JPH08511644A - マイクロプロセッサのためのリセット及びウオッチドッグシステム並びにこのマイクロプロセッサ及びこのシステムを含む機器 - Google Patents

Abstract

(57)【要約】 マイクロプロセッサ（2）並びにリセット及びウオッチドッグ回路（4）を含み、マイクロプロセッサ（2）が、マイクロプロセッサ（2）の動作が正常であることを示す第１パルス列（Pl）を発生し、リセット及びウオッチドッグ回路（4）が、パルス列（P1）の中の不規則性に応答してリセット信号（RST）を発生するシステムである。第１パルス列（P1）は、実質的にマイクロプロセッサ（2）で受信される第２パルス列（P2）の同期したソフトウェアコピーであり、第２パルス列（P2）は好ましくは制限ａｃ商用電源電圧信号（M）であり、コピーはマイクロプロセッサ（2）の適当なプログラミングによって生成される。リセット及びウオッチドッグ回路（4）が、第１パルス列（P1）及び第２パルス列（P2）を受信し、第１パルス列（P1）と第２パルス列（P2）との間の同期の乱れに応答してリセット信号（RST）を供給する。

Description

【発明の詳細な説明】 マイクロプロセッサのためのリセット及びウオッチドッグシステム 並びにこのマイクロプロセッサ及びこのシステムを含む機器 本発明はマイクロプロセッサ並びにリセット及びウオッチドッグ回路を含み、 マイクロプロセッサが、マイクロプロセッサの動作が正常であることを示すパル ス列を発生し、リセット及びウオッチドッグ回路が、パルス列の立ち上がりの不 規則性に応答してリセット信号を発生するシステムに関する。 本発明は、更に、上記のシステムを含むマイクロプロセッサによって制御され る商用電源による機器に関する。 上記のシステムは、なかんずく、米国特許ＵＳ4,586,179号から既知である。 電源がオンされる時に、リセット及びウオッチドッグ回路がマイクロプロセッサ のためのリセット信号を発生する。続いてマイクロプロセッサが、マイクロプロ セッサが正常に動作していることを表示するパルス列を発生する。パルス列のパ ターンはマイクロプロセッサのプログラミングに依存する。このパルス列はリセ ット及びウオッチドッグ回路によってモニターされる。乱れが生じた場合、例え ば短時間の一時的な電源電圧の降下が生じた場合、マイクロプロセッサに故障が 発生した場合或いは他の原因による場合、パルス列のパターンが乱れるか又はパ ルスが一時的に抜ける。この乱れはリセット及びウオッチドッグ回路によって検 出され、これがマイクロプロセッサにリセット信号を供給する。検出のための既 知のリセット及びウオッチドッグ回路は、単安定マルチバイブレータによるタイ マーを具えている。このタイマーはパルス列のエッジで定期的に再起動する。こ のタイマーは、エッジが見つからないか又は遅過ぎる場合には直ちにリセット信 号を供給する。このタイマーの時定数は外部装置によって決定され、パルス列の 周期に合うようになっている。 この既知のシステムはいくつかの欠点を持っている。パルス列の発生はコンピ ュータの中で比較的長い計算時間を必要とする。パルス列の周期は長くなり過ぎ てはいけない。なぜならこれはリセット及びウオッチドッグ回路で大きな時定数 を必要とするからである。更に、パルス列の周期に合った時定数に基づく外部の リセット及びウオッチドッグ回路が必要になる。 本発明の目的の一つは、マイクロプロセッサとリセット及びウオッチドッグ回 路との簡潔なシステムを提供することである。このため、本発明によれば、前記 の型のシステムにおいて、パルス列が、マイクロプロセッサの適当なプログラミ ングによって生成された第１パルス列であり且つ実質的にマイクロプロセッサに よって受信されるべき第２パルス列からの同期した誘導パルスであり、リセット 及びウオッチドッグ回路が、第１パルス列及び第２パルス列を受信し、第１パル ス列と第２パルス列との立ち上がりの間の同期の乱れに応答してリセット信号を 供給するように構成されることを特徴とする。 マイクロプロセッサは受信した第２パルス列のソフトウェアコピーを作る。こ のコピー即ち第１パルス列は、受信した第２パルス列のエッジと実質的に一致す るエッジを持つ。コピーソフトウェアは極めて簡潔にすることができ、殆ど計算 時間を必要としない。リセット及びウオッチドッグ回路は２つのパルス列を相互 に比較する。２つのパルス列間の同期が乱れると、リセット及びウオッチドッグ 回路がリセット信号を発生する。原理的には、マイクロプロセッサによって受信 される第２パルス列は任意の周期の信号でよい。これは、どのような精度の要求 も課せられない極めて簡単な発振器で発生される。この観点から極めて有利な本 発明によるシステムの実施例は、第２パルス列がａｃ商用電源電圧から導出され ることを特徴とする。この場合、ａｃ商用電源電圧は既知の低い周期を持ち、簡 単なリミッタ回路によってパルス列に変換することができるので、発振器を全く 必要としない。 マイクロプロセッサによって発生される第１パルス列は、受信した第２パルス 列の正確なコピーである必要はない。このコピーは位相シフト又は逆位相であっ てもよく、受信した第２パルス列と異なるデューティサイクルを持っていてもよ い。これは、リセット及びウオッチドッグ回路の実現形態による。本発明による システムの他の実施例は、リセット及びウオッチドッグ回路が、第１パルス列と 第２パルス列とのエッジの間の時間が所定の限界を超える時にリセット信号を供 給するための一致回路を具えることを特徴とする。上記のリセット及びウオッチ ドッグ回路は、相互にパルスエッジの位相が合っている複数のパルス列に対して 極めて適している。このような場合、マイクロプロセッサは、単に受信した第２ パルス列のエッジをコピーして第１パルス列を形成すればよい。 本発明によるシステムの有利な実施例は、更に、第１パルス列の瞬間値と第１ 基準電圧とを比較し第１パルス列に対して反転している第１パルス列を供給する ための第１出力を有する第１コンパレータ、制限ａｃ商用電源電圧の瞬間値と第 ２基準電圧とを比較し第２パルス列を供給するための第２出力を有する第２コン パレータ、第１出力と第２出力との間に接続されたダイオード、及び、第１基準 電圧を受信するための第１入力及び第１出力に接続される第２入力を有する第３ コンパレータを具えることを特徴とする。このリセット及びウオッチドッグ回路 は、電源オンリセット、監視機能、監視リセット及びａｃ商用電源電圧からの第 ２パルス列の生成を巧く結合している。 第１パルス列は常に第２パルス列より僅かに遅れる。一致回路がこの僅かな位 相差に応答し望ましくないリセット信号を発生することがある。これを簡単に防 ぐことができる他の実施例は、更に、第１コンパレータの第１出力から第３コン パレータの第２入力に転送される信号を濾波するための低域通過フィルタを具え ることを特徴とする。この低域通過フィルタは、第２パルス列と第１パルス列と の間の小さな位相差から生じる短いパルスを阻止する。 本発明によるシステムは、特に商用電源を用いるマイクロプロセッサ制御の電 気機器に適している。このような機器の例は、アイロン、コーヒーメーカー、電 気ケトル、深いフライパン、ロースター、レンジ、オーブン、グリル、マイクロ 波オーブン、ホットプレート、室ヒーター、輻射ヒーター、ファンヒーター、ヘ アドライヤー、ヘアカーラー、パントースター、サンドウィッチトースター或い は電気毛布のような家庭用の熱機器である。更に、この機器は、真空掃除機（84 ）、コーヒー挽器、ジューサー、ミキサー或いはファンのようなモーター駆動機 器であり得る。他の用途としては、タイマー、サンルーム、シェイバー、オーデ ィオ及びビデオ機器、及び、コンピュータである。 本発明のこれら及び他の観点は、図面を用いて記述され説明される。 図１は、本発明によるマイクロプロセッサ並びにリセット及びウオッチドッグ 回路のブロック図、 図２は、図１のブロック図に関する信号波形を示す図、 図３は、本発明によるシステムに用いられる回路の回路図、 図４は、本発明によるシステムを具えた、商用電源を用いマイクロプロセッサ で制御される電気機器を示す図、 図５は、本発明によるシステムを具えた、商用電源を用いマイクロプロセッサ で制御される電気機器を示す図である。 これらの図面で同一のエレメントには同一の参照記号が付されている。 図１のブロック図に示されるシステムは、マイクロプロセッサ２、リセット及 びウオッチドッグ回路４、リミッタ回路６及び商用電源整流器８を具える。リミ ッタ回路６は、図２に示すようにａｃ商用電源電圧Ｍを第２パルス列P2に変換す る。第２パルス列P2はマイクロプロセッサ２のデータ入力10及びリセット及びウ オッチドッグ回路４の第１入力12に供給される。マイクロプロセッサ２は、図２ に示すように、ソフトウェアの制御の下に第２パルス列P2をコピーしてデータ出 力14上に第１パルス列P1を生成する。第１パルス列P1は、第２パルス列P2に比ベ て小さい遅延ｄＴを持つ。第１パルス列P1の形状はソフトウェアに依存する。遅 延ｄＴは大きくても良いし、更に用いられるリセット及びウオッチドッグ回路４ に依存するが、第１パルス列P1のデューティサイクルが第２パルス列P2のそれと 異なっていても良い。しかしながら、２つのパルス列P1及びP2の周期は同一であ る。リセット及びウオッチドッグ回路４は更に第２入力16を持ち、これはマイク ロプロセッサ２のデータ出力14に接続され、リセット信号RSTを供給するリセッ ト出力18はマイクロプロセッサ２のリセット入力20に接続される。リセット及び ウオッチドッグ回路４は、第２パルス列P2と第１パルス列P1との同期が乱れると リセット信号を発生する。これは、マイクロプロセッサ２の障害のために、第１ パルス列P1が一時的に消失するか又は過剰の遅延時間を持つ場合である。マイク ロプロセッサ２がエッジに追随し、これををコピーすることができる限りにおい て、制限ａｃ商用電源電圧Ｍの代わりに、例えば周波数及び／又はデューティサ イクルがどのような精度の要求にも殆ど合致する必要のないような、簡単なＲＣ 発振器によって生成されるどのような周期的信号でも用いることができる。リセ ット及びウオッチドッグ回路４は種々の方法で形成することができる。一致回路 は例えば論理ＡＮＤ又は論理ＸＯＲであり、パルス列間の位相関係に依存するも のが適している。 図３は、３つのコンパレータによってリセット及びウオッチドッグ回路４とリ ミッタ回路６とを結合した回路の回路図である。ａｃ商用電源電圧Ｍは、直列抵 抗器22及び逆平行の２つのダイオード24及び26によって制限され、直列抵抗器28 及びコンデンサ30からなるＲＣフィルタにより濾波されてＲＦ干渉が抑制され、 続いてコンパレータ34の反転入力32に供給される。コンパレータ34の非反転入力 36はアースに接続される。コンパレータ34の出力38は、プルアップ抵抗器40を介 して正電源電圧に接続されると同時に、アース電位と正電源電圧との間で変化す る電圧を有する第２パルス列P2を供給する。出力38はリセット及びウオッチドッ グ回路４の第１入力12に接続され、更にこれはマイクロプロセッサ２のデータ入 力10に接続される。 マイクロプロセッサ２のデータ出力14からの第１パルス列P1は、リセット及び ウオッチドッグ回路４の第２入力16に現れ、カップリングコンデンサ42を介して コンパレータ46の反転入力44に供給される。反転入力44は、ダイオード48及び抵 抗器50を介してアースに接続される。ダイオード48は、第１パルス列P1が負方向 に向かうステップの間通電する。従って、第１パルス列P1の相対的に低い方の信 号値は実質的にアース電位に固定される。コンパレータ46の非反転入力52は、抵 抗器54を介してアースに接続され、抵抗器56を介して正電源電圧に接続される。 トランジスタ54及び56は電圧分配器として機能し、基準電圧Ｖrefをコンパレー タ46の非反転入力52に供給する。出力58は、第１パルス列P1が存在する限り、第 １パルス列P1に対して反転したウオッチドッグ信号Ｖwdを供給する。第１パルス 列P1が存在しない場合は、抵抗器50が、データ出力14のｄｃレベルに拘わらず、 反転入力44上の電圧をアース電位に等しくする。第１パルス列P1が遮断されると これに従って出力58が相対的に高い信号レベルをとる。出力58は、プルアップ抵 抗器60とこの抵抗器に並列のフィルタコンデンサ62を介して正電源電圧に接続さ れる。出力58は、更に、ダイオード64を介して第１入力12に接続され、これによ りコンパレータ34の出力38に接続される。ダイオード64のカソードが出力38側に 位置している。コンパレータ34は、従って、コンパレータ46の出力58が高い信号 レベルにある時は、ダイオード64を介して出力58をアース電位に引き下げること ができる。 この回路は、更にコンパレータ66を具え、その非反転入力68は基準電圧Ｖref を受信し、その反転入力70は出力58に接続される。コンパレータ66は出力72を有 し、これはプルアップ抵抗器74を介して正電源電圧に接続される。リセット出力 18は出力72に接続され、出力58が高い信号レベルにある時に活性低リセット信号 RSTを供給する。これは第１パルス列P1が存在しない場合である。他の全ての場 合においては、ウオッチドッグ信号Ｖwdと第２パルス列P2とは逆位相である。ウ オッチドッグ信号Ｖwdが高く第２パルス列P2が低いときは、コンパレータ34がダ イオード64を介して出力58をアースに引下げる。反転入力70が次に低くなりリセ ットは行われない。ウオッチドッグ信号Ｖwdが低く第２パルス列P2が高いときは 、ダイオード64がカットオフされ、反転入力70は低い。ここでもリセットは行わ れない。マイクロプロセッサ２における計算時間のために生起する第２パルス列 P2と第１パルス列P1との間の遅延ｄＴの結果として、フィルタコンデンサ62は、 反転入力70上に生成される短時間の信号ピークを消してしまう。活性高リセット 信号は、コンパレータ66の非反転入力68と反転入力70とを交換することによって 得られる。 この回路は、更に電源オンリセット機能を持つ。電源電圧が供給される時に第 １パルス列P1がまだ使用可能ではない場合、コンパレータ34の出力38も高いとき にコンパレータ46の出力58も高くなる。 ここに開示されたシステムは商用電源を用いる電気機器に使用するのに最適で ある。図４は第１の例であるアイロン76を示し、その底板78は回転ノブ80で設定 される温度に加熱される。隔室82に収容されたマイクロプロセッサが、回転ノブ 80の設定に基づいて底板78の温度を制御する。図５は、マイクロプロセッサで制 御される真空掃除機84における他の利用を示す図である。モーターハウジング88 又はその他の箇所に配置された制御エレメント86の指示の下に、マイクロプロセ ッサが機能を完遂する。

Claims (1)

1. 【特許請求の範囲】 １．マイクロプロセッサ（2）及びリセット及びウオッチドッグ回路（4）を含み 、マイクロプロセッサ（2）がマイクロプロセッサ（2）の動作が正常であること を示すパルス列（P1）を発生し、リセット及びウオッチドッグ回路（4）がパル ス列（P1）の立ち上がりの不規則性に応答してリセット信号（RST）を発生する システムにおいて、パルス列が、マイクロプロセッサ（2）の適当なプログラミ ングによって生成された第１パルス列（P1）であり且つ実質的にマイクロプロセ ッサ（2）によって受信されるべき第２パルス列（P2）からの同期した誘導パル スであって、リセット及びウオッチドッグ回路（4）が、第１パルス列（P1）及 び第２パルス列（P2）を受信（12,16）し、第１パルス列（P1）と第２パルス列 （P2）との間の立ち上がりの同期の乱れに応答してリセット信号（RST）を供給 するように構成されることを特徴とするシステム。 ２．第２パルス列（P2）がａｃ商用電源電圧（M）から導出されることを特徴と する請求項１に記載のシステム。 ３．リセット及びウオッチドッグ回路（4）が、第１パルス列（P1）と第２パル ス列（P2）とのエッジの間の時間が所定の限界を超える時にリセット信号（RST ）を供給するための一致回路（46,64）を具えることを特徴とする請求項１又は ２に記載のシステム。 ４．第１パルス列（P1）の瞬間値と第１基準電圧（Vref）とを比較し、第１パル ス列（P1）に対して反転している第１パルス列（Vwd）を供給するための第１出 力（58）を有する第１コンパレータ（46）、 制限ａｃ商用電源電圧（M）の瞬間値と第２基準電圧とを比較し、第２パル ス列（P2）を供給するための第２出力（38）を有する第２コンパレータ（34）、 第１出力（58）と第２出力（38）との間に接続されたダイオード（64）、及 び、第１基準電圧（Vref）を受信するための第１入力（68）及び第１出力（58） に接続される第２入力（70）を有する第３コンパレータ（66） を具えることを特徴とする請求項２又は３に記載のシステム。 ５．更に、第１コンパレータ（46）の第１出力（58）から第３コンパレータ（66 ）の第 ２入力（70）に転送される信号を濾波するための低域通過フィルタ（60,62）を 具えることを特徴とする請求項４に記載のシステム。 ６．商用電源を用い、マイクロプロセッサによって制御される電気機器（76,84 ）において、 商用電源を用いる電気的負荷、 電気的負荷の制御機能（80,86）を制御するためのマイクロプロセッサ、 マイクロプロセッサをリセットするためのリセット及びウオッチドッグ回路 を具え、 マイクロプロセッサ及びリセット及びウオッチドッグ回路が請求項１、２、 ３、４又は５に記載のシステムの部分を構成することを特徴とする機器。 ７．請求項６に記載の電気機器が、アイロン（76）、コーヒーメーカー、電気ケ トル、深いフライパン、ロースター、レンジ、オーブン、グリル、マイクロ波オ ーブン、ホットプレート、室ヒーター、輻射ヒーター、ファンヒーター、ヘアド ライヤー、ヘアカーラー、パントースター、サンドウィッチトースター、電気毛 布、真空掃除機（84）、コーヒー挽器、ジューサー、ミキサー、ファン、タイマ ー、サンルーム、シェイバー、オーディオ及びビデオ機器、及び、コンピュータ を含む一群のうちの機器であることを特徴とする電気機器。