CN101556494A - 使电子系统复位的方法、电路及其装置 - Google Patents

使电子系统复位的方法、电路及其装置 Download PDF

Info

Publication number
CN101556494A
CN101556494A CNA2009101068867A CN200910106886A CN101556494A CN 101556494 A CN101556494 A CN 101556494A CN A2009101068867 A CNA2009101068867 A CN A2009101068867A CN 200910106886 A CN200910106886 A CN 200910106886A CN 101556494 A CN101556494 A CN 101556494A
Authority
CN
China
Prior art keywords
signal
diode
transistor
period
round
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2009101068867A
Other languages
English (en)
Inventor
汪显方
刘建伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen H&T Intelligent Control Co Ltd
Original Assignee
Shenzhen H&T Intelligent Control Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen H&T Intelligent Control Co Ltd filed Critical Shenzhen H&T Intelligent Control Co Ltd
Priority to CNA2009101068867A priority Critical patent/CN101556494A/zh
Publication of CN101556494A publication Critical patent/CN101556494A/zh
Priority to PCT/CN2009/076207 priority patent/WO2010121481A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24Resetting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)

Abstract

本发明涉及使电子系统复位的方法,由为系统供电的交流电中得到其高电平或低电平持续时间为T1其低电平或其高电平持续时间为T2的、其周期为T1+T2的第一周期信号;由系统引出周期为T3的第二周期信号;将第一周期信号和第二周期信号进行逻辑运算,得到第三周期信号并将其输送到受控开关的控制端。本发明还揭示了实现上述方法的电路及带有所述电路的装置。实施本发明的使电子系统复位的方法、电路及装置,具有以下有益效果:可以实时监测系统的工作状态,自动、可靠地使系统复位。

Description

使电子系统复位的方法、电路及其装置
技术领域
本发明涉及使电子系统复位的方法、电路及其系统。
背景技术
绝大多数电子系统都是使用交流电源来供电的,但是常常因电网干扰、雷电等原因导致系统出现死机的异常工作状态。电子系统的智能控制单元一般都会有复位电路,这些复位电路的作用是在系统芯片的复位信号线上提供出保持一定时间(设其为T)的高电平或低电平,系统芯片检测到该电压后,采取复位动作,清除工作存储器内容、程序计数器清零、使CPU从存储器中调出初始化文件、对各控制芯片端口进行初始化等,这些动作需要时间完成,通常设为T0,通常而言,有的复位电路采用的是芯片,有的采用的是分立器件。但不管哪一种方式,一旦复位完成之后将不管系统工作是否正常都不会再次对系统复位;而且现有技术中复位电路通常需要人工操作,系统不会将复位电路的动作与系统本身的状态联系起来,这样会造成系统已经工作不正常,而复位电路却没有动作的情况出现。
发明内容
本发明要解决的技术问题在于,针对现有技术的上述需要人工操作、滞后与系统出现故障的时间、不能根据系统一次复位后的状态对系统再次复位等缺陷,提供一种可以自动操作、在系统状态不正常时可以自动复位、根据系统状态可以多次复位的使系统复位的方法及实现该方法的电路。
本发明解决其技术问题所采用的技术方案是:构造一种使系统复位的方法,包括如下步骤:
A)由为系统供电的交流电中得到其高电平或低电平持续时间为T1其低电平或其高电平持续时间为T2的、其周期为T1+T2的第一周期信号;
B)由系统引出周期为T3的第二周期信号;
C)将上述第一周期信号和第二周期信号进行逻辑运算,得到第三周期信号;
D)将所述第三周期信号输送到控制所述复位信号线上电平的受控开关的控制端。
在本发明所述的使系统复位的方法中,所述步骤A)进一步包括:衰减为所述系统供电的交流电,并将所述衰减后的交流电整形,得到占空比大致为0.5的方波信号。
在本发明所述的使系统复位的方法中,所述第二交流信号包括由所述系统产生或由所述系统现有脉冲信号中取得的方波信号。
在本发明所述的使系统复位的方法中,所述步骤C)中的逻辑运算包括逻辑与或逻辑或。
本发明还揭示了一种实现上述使系统复位的电路,包括用于产生其周期为T1+T2、其高电平或低电平持续时间为T1其低电平或其高电平持续时间为T2、的第一周期信号的第一周期信号产生及整形模块、用于产生其周期为T3的第二周期信号的第二周期信号产生及缓冲模块、用于对所述第一周期信号和第二周期信号进行逻辑运算的逻辑运算模块和用于控制复位信号线上电平的受控开关器件,所述逻辑运算模块的输出连接在所述受控开关的控制端上。
在本发明所述的复位电路中,所述第一周期信号包括通过该系统交流电源的交流电波形通过衰减、整形而得到的、其高低电平持续时间大致相同的方波脉冲信号,所述第一周期信号在一个周期内的高电平或低电平持续时间包括10ms或8.333ms。
在本发明所述的复位电路中,所述第二周期信号包括所述系统产生的或由系统现有信号缓冲、整形而得到的脉冲信号,所述第二周期信号的频率范围包括100Hz-50KHz;其占空比范围包括0.1-0.5。
在本发明所述的复位电路中,所述逻辑运算模块包括逻辑与或逻辑或模块,所述受控开关包括晶体管。
在本发明所述的复位电路中,衰减后的交流电信号输入到晶体管Q1的基极,所述晶体管Q1的发射极接地,其集电极通过电阻R1连接到电源正端,其集电极和发射极之间并接有电容C1;所述晶体管Q1的集电极还与二极管D1的负极连接,二极管D1的正极与二极管D2的正极相连,所述第二周期信号连接在二极管D2的负极和二极管D3的正极,二极管D3的负极连接在电源正端;二极管D2的正极还通过电容C2接地,同时还通过电阻R2连接到晶体管Q2的基极,所述晶体管Q2的基极还通过电阻R3连接在电源正端上,所述晶体管Q2的发射极连接到电源正端,其集电极通过电阻R4接地,复位信号由所述晶体管Q2的集电极输出。
在本发明所述的复位电路中,衰减后的交流电信号输入到晶体管Q11的基极,所述晶体管Q11的发射极接地,其集电极通过电阻R11连接到电源正端,其集电极和发射极之间并接有电容C11;所述晶体管Q11的集电极还与二极管D11的正极连接,所述二极管D11的负极通过并接的电阻R12和电容C12接地,二极管D11的负极还与二极管D12的负极连接,二极管D12的正极还与二极管D13的负极相连,二极管D13的正极接地,所述第二周期信号连接在所述二极管D12的正极;同时,二极管D12的负极还通过电阻R13连接在晶体管Q12的基极,晶体管Q2的发射极接地,其集电极通过电阻R14连接到电源正端,复位信号由所述晶体管Q12的集电极输出。
本发明还涉及一种装置,在本发明所述的装置中,其包括电子电路,所述电子电路包括如权利要求5所述的复位电路。
实施本发明的使电子系统复位的方法、电路及其装置,具有以下有益效果:由于采用交流电源的交流电波形来提取第一周期信号,同时由系统本身状态提前第二周期信号,并采用上述第一周期信号和第二周期信号的逻辑运算而得到的第三周期信号来控制复位信号线上的受控开关器件,所以可以自动操作、在系统状态不正常时可以自动复位、根据系统状态可以多次复位。
附图说明
图1是本发明使电子系统复位的方法、电路及其装置第一实施例中使电子系统复位的方法流程图;
图2是所述第一实施例中复位电路的结构示意图;
图3是所述第一实施例中复位电路的电路图;
图4是本发明使电子系统复位的方法、电路及其装置第二实施例的电路图。
具体实施方式
下面将结合附图对本发明实施例作进一步说明。
如图1所示,在本发明使电子系统复位的方法、电路其装置的第一实施例中,该方法包括如下步骤:
步骤S11由交流电中得到第一周期信号:大多数的电子系统,都是由交流电作为电源,通常的做法时间电网上的交流电引入系统的电源部分,由系统的电源部分对交流电进行整流,电压稳定等步骤后得到稳定的直流电压供给系统。在本步骤中,就是将进入系统的电网交流电衰减,得到一个恰当的电压后再将其整形,从而得到第一周期信号;由于是直接从交流电得到的,并没有进行频率变换,所以该第一周期信号的周期仍然是交流电的周期,只不过其波形由于已经通过整形,变为方波。这样做的好处是明显的:首先,只要电网不断电,就可以维持第一周期信号的产生;其次,该第一周期信号的产生非常简单、可靠,而且成本低;同时,交流电50或60Hz的频率也完全满足所需要的第一周期信号的要求。在本实施例中,第一周期信号的占空比是0.5,即在同一个周期内,高低电平所持续的时间是相等的;第一周期信号的频率是50Hz,其低电平或高电平的持续时间为10ms;在其他实施例中,如果其第一周期信号的频率是60Hz,则其低电平或高电平的持续时间为8.333ms。通常而言,系统本身对复位信号的参数是有一定要求的,而复位电路的作用就是在需要的时候产生出符合系统需要的复位信号传递到系统的复位线上。一般的复位电路只能在上电或人工操作的时候产生复位信号,而本实施例中的复位电路除具有一般复位电路的功能外,还可以在任何时候、只要系统出现问题,就能产生复位信号,导致系统复位。例如,假设系统为低电平复位,当系统需要复位时(例如上电),需要在复位信号线上持低电平时间为T,之后系统开始复位;且该电子系统由复位开始到复位完成需要的时间为T0。通常,T及T0不大于1ms,而上述第一周期信号的低电平持续时间T1或高电平持续时间T2都大于上述T和T0,因此本实施例中的第一周期信号的参数是符合要求的。
步骤S12取得表示系统本身状态的第二周期信号:系统在正常工作时需要处理各种信号,所以,在系统、特别是数字系统正常工作时,其总会输出各种数字信号,这些信号在一定程度上表示了系统的状态。此外单独构建一个在本系统各种参数正常时输出一个特定的脉冲周期信号的模块对于系统而言并不难,因此,在本实施例中,在执行步骤S11的同时,是由系统专门构建了一个第二周期信号产生的模块来产生第二周期信号的,当然,在其他实施例中,第二周期信号也可以是由系统正常工作时产生的其他信号经缓冲及整形而得,而不是专门产生的,只要其参数满足第二周期信号的要求即可;具体来讲,就是第二周期信号的周期T3小于上述时间T;在本实施例中,第二周期信号的占空比是0.1,其频率是50KHz;因此,第二周期信号的周期T3是满足上述要求的;在其他实施例中,占空比也可以是0.1到0.5,频率可以是100Hz到50KHz之间的值。
步骤S13对上述第一周期信号和第二周期信号进行逻辑运算得到第三周期信号:在本步骤中,将上述第一周期信号和第二周期信号进行逻辑运算,得到第三周期信号。由于系统复位的开始是检测该系统的复位信号线上是否保持了一定时间的特定电平,如果特定电平在上述系统复位信号线上保持了一定时间,则系统开始复位。在不同的系统中,上述复位电平可以是高电平,也可以是低电平,因此在本步骤采用的逻辑运算模块也可能不同。在本实施例中,采用的逻辑运算模块是逻辑与电路,而在其他实施例中,也可以采用其他逻辑运算电路,例如,逻辑或电路等。具体采用何种逻辑运算电路,需要根据其控制复位信号线上电平的开关器件的具体电路和该系统采用的是高电平复位还是低电平复位等具体情况来判断。
步骤S14第三周期信号传送到受控开关的控制端:在本步骤中,将上述步骤S13中得到的第三周期信号传送到控制复位信号线上的复位电平的受控开关器件的受控端上。该受控开关在上述第三周期信号的控制下,在上述第一周期信号和第二周期信号都正常的情况下,复位信号线上保持在不复位的电平,在本实施例中,是保持高电平;而在第二周期信号出现问题的情况下(通常是断掉或缺失,表明系统出现故障或工作状态不正常),使得复位信号线上的电平维持复位电平的时间超过系统需要的复位信号保持时间,使系统复位,在本实施例中,就是在复位信号线上保持一定时间的低电平,该时间大于上述的时间T。
图2示出了本发明第一实施例中实现其系统复位的电路结构框图,该电路包括第一周期信号产生及整形模块1、第二周期信号产生及整形模块(图中未示出)、逻辑运算模块2以及受控开关器件3;其中,第二周期信号产生及整形模块用于产生第二周期信号,该第二周期是一个占空比为0.1-0.5、周期为T3的方波信号,由于在系统中产生该信号只是在系统芯片中增加一个信号发生模块,其与系统芯片中的其他信号产生电路除参数不同外并没有其他不同,因此在图2中并未示出,此处也不再详述。上述第二周期信号产生及整形模块的输出连接在逻辑运算模块2的一个输入端上;同时,将供给该系统的交流电衰减后输送到第一周期信号产生及整形电路1(图2中的AC输入),第一周期信号产生及整形电路1的输出连接到逻辑运算模块2的另外一个输入端,该逻辑运算模块2的输出端连接在受控开关器件3的控制端,该受控开关3还包括电源端和接地端,该受控开关器件的输出端连接到系统的复位信号线(即图2中的RESET输出)。
图3是图2所描述电路框图的具体电路图,在图3中,整个电路图被虚线分为三部分,分别对应于图2中的第一周期信号产生及整形模块1、逻辑运算模块2和受控开关器件3。其中,第一周期信号产生及整形模块1包括晶体管Q1、电容C1和电阻R1;逻辑运算模块2包括二极管D1、二极管D2、二极管D3、电容C2和电阻R3;受控开关器件3包括晶体管Q2和电阻R2;其中,衰减过的交流电由图3中的AC INPUT输入到晶体管Q1的基极,晶体管Q1的发射极接地,其集电极通过电阻R1连接到电源正端(图3中标记为VCC),同时,上述晶体管Q1的集电极和发射极之间并接有电容C1;此外,上述晶体管Q1的集电极还与二极管D1的负极连接,二极管D1的正极与二极管D2的正极连接,二极管D2的负极与二极管D3的正极连接,二极管D3的负极连接在上述电源正端;由上述第二周期信号产生及整形模块输出的第二周期信号连接在二极管D2的负极和二极管D3的正极的连接点;同时,二极管D2的正极还通过电容C2接地并通过电阻R3连接在电源正端上,二极管D2的正极还通过电阻R2连接到晶体管Q2的基极,上述晶体管Q2的发射极连接到电源正端,其集电极通过电阻R4接地,复位信号由所述晶体管Q2的集电极输出。
图4是本发明第二实施例中的具体电路图,第二实施例与第一实施例的区别在于其具体电路图不同,但其实现方法和电路框图是相同的。实际上,第一实施例和第二实施例分别是通常使用的低电平复位和高电平复位的实现方式,除了最后输出的复位电平的高低不同及为实现该输出的复位电平高低不同而对电路采取了不同的连接方式外,其他基本上是相同的。
如图4所示,整个电路图也被虚线分为三部分,分别对应于图2中的第一周期信号产生及整形模块1、逻辑运算模块2和受控开关器件3。其中,第一周期信号产生及整形模块1包括晶体管Q11、电容C11和电阻R11;逻辑运算模块2包括二极管D11、二极管D12、二极管D13、电容C12和电阻R12;受控开关器件3包括晶体管Q12、电阻R13和电阻R14;其中,衰减过的交流电由图4中的AC INPUT输入到晶体管Q11的基极,晶体管Q11的发射极接地,其集电极通过电阻R11连接到电源正端(图4中标记为VCC),同时,上述晶体管Q11的集电极和发射极之间并接有电阻C1;此外,晶体管Q11的集电极还与二极管D11的正极连接,二极管D11的负极通过并联的电容C12和电阻R12与地连接,二极管D11的负极还与二极管D12的负极连接,二极管D12的正极与二极管D13的负极连接,二极管D13的正极接地,上述第二周期信号发生及整形模块输出的第二周期信号传输到上述二极管D12的正极和二极管D13的负极的连接点上;同时,二极管D12的负极还连接到电阻R13的一端,电阻R13的另一端连接在晶体管Q12的积极上,晶体管Q12的发射极接地,晶体管Q12的集电极通过电阻R14连接到电源正端,同时,复位信号由所述晶体管Q12的集电极输出。
此外,本发明还揭示了一种使用上述复位电路的装置。这种装置都包括电子电路(或者这些装置本身就是由电子电路构成的),通常包括一个嵌入式的微处理器,需要对上述微处理器复位;这种装置的一个共同的特点是其电子电路的复位电路部分都根据其需要分别采用了上述实施例中的复位电路。这些装置可以是一个单独的电子电路,例如,集成电路(IC)、完成某种功能的电路板等;也可以是带有电子电路装置,包括通信产品(例如,各种基站设备、交换机、各种传输设备等)、带有电子电路及机械执行机构的工控装置(产品)、控制装置(例如汽车的电控装置)及内嵌需要复位的具有单独功能的装置(例如汽车)等。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1、一种使电子系统复位的方法,其特征在于,包括如下步骤:
A)由为系统供电的交流电中得到其高电平或低电平持续时间为T1其低电平或其高电平持续时间为T2的、其周期为T1+T2的第一周期信号;
B)由系统引出周期为T3的第二周期信号;
C)将上述第一周期信号和第二周期信号进行逻辑运算,得到第三周期信号;
D)将所述第三周期信号输送到控制所述复位信号线上电平的受控开关的控制端。
2、根据权利要求1所述的使系统复位的方法,其特征在于,所述步骤A)进一步包括:衰减为所述系统供电的交流电,并将所述衰减后的交流电整形,得到占空比大致为0.5的方波信号。
3、根据权利要求3所述的使电子系统复位的方法,其特征在于,所述第二周期信号包括由所述系统产生或由所述系统现有脉冲信号中取得的方波信号。
4、根据权利要求4所述的使电子系统复位的方法,其特征在于,所述步骤C)中的逻辑运算包括逻辑与或逻辑或。
5、一种实现权利要求1所述的电子系统复位方法的复位电路,其特征在于,包括用于产生其周期为T1+T2、其高电平或低电平持续时间为T1其低电平或其高电平持续时间为T2的第一周期信号的第一周期信号产生及整形模块、用于产生其周期为T3的第二周期信号的第二周期信号产生及缓冲模块、用于对所述第一周期信号和第二周期信号进行逻辑运算的逻辑运算模块和用于控制复位信号线上电平的受控开关器件,所述逻辑运算模块的输出连接在所述受控开关的控制端上。
6、根据权利要求5所述的复位电路,其特征在于,所述第一周期信号包括通过该系统交流电源的交流电波形通过衰减、整形而得到的、其高低电平持续时间大致相同的方波脉冲信号,所述第一周期信号在一个周期内的高电平或低电平持续时间包括10ms或8.333ms;所述第二周期信号包括所述系统产生的或由系统现有信号缓冲、整形而得到的脉冲信号,所述第二周期信号的频率范围包括100Hz-50KHz;其占空比范围包括0.1-0.5。
7、根据权利要求6所述的复位电路,其特征在于,所述逻辑运算模块包括逻辑与或逻辑或模块,所述受控开关包括晶体管。
8、根据权利要求7所述的复位电路,其特征在于,衰减后的交流电信号输入到晶体管Q1的基极,所述晶体管Q1的发射极接地,其集电极通过电阻R1连接到电源正端,其集电极和发射极之间并接有电容C1;所述晶体管Q1的集电极还与二极管D1的负极连接,二极管D1的正极与二极管D2的正极相连,所述第二周期信号连接在二极管D2的负极和二极管D3的正极,二极管D3的负极连接在电源正端;二极管D2的正极还通过电容C2接地,同时还通过电阻R2连接到晶体管Q2的基极,所述晶体管Q2的基极还通过电阻R3连接在电源正端上,所述晶体管Q2的发射极连接到电源正端,其集电极通过电阻R4接地,复位信号由所述晶体管Q2的集电极输出。
9、根据权利要求8所述的复位电路,其特征在于,衰减后的交流电信号输入到晶体管Q11的基极,所述晶体管Q11的发射极接地,其集电极通过电阻R11连接到电源正端,其集电极和发射极之间并接有电容C11;所述晶体管Q11的集电极还与二极管D11的正极连接,所述二极管D11的负极通过并接的电阻R12和电容C12接地,二极管D11的负极还与二极管D12的负极连接,二极管D12的正极还与二极管D13的负极相连,二极管D13的正极接地,所述第二周期信号连接在所述二极管D12的正极;同时,二极管D12的负极还通过电阻R13连接在晶体管Q12的基极,晶体管Q2的发射极接地,其集电极通过电阻R14连接到电源正端,复位信号由所述晶体管Q12的集电极输出。
10、一种装置,所述装置包括电子电路,其特征在于,所述电子电路包括如权利要求5所述的复位电路。
CNA2009101068867A 2009-04-24 2009-04-24 使电子系统复位的方法、电路及其装置 Pending CN101556494A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CNA2009101068867A CN101556494A (zh) 2009-04-24 2009-04-24 使电子系统复位的方法、电路及其装置
PCT/CN2009/076207 WO2010121481A1 (zh) 2009-04-24 2009-12-29 使电子系统复位的方法、电路及其装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2009101068867A CN101556494A (zh) 2009-04-24 2009-04-24 使电子系统复位的方法、电路及其装置

Publications (1)

Publication Number Publication Date
CN101556494A true CN101556494A (zh) 2009-10-14

Family

ID=41174627

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2009101068867A Pending CN101556494A (zh) 2009-04-24 2009-04-24 使电子系统复位的方法、电路及其装置

Country Status (2)

Country Link
CN (1) CN101556494A (zh)
WO (1) WO2010121481A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010121481A1 (zh) * 2009-04-24 2010-10-28 深圳和而泰智能控制股份有限公司 使电子系统复位的方法、电路及其装置
CN109982147A (zh) * 2019-03-13 2019-07-05 青岛海信电器股份有限公司 复位装置、复位处理方法及显示设备
US11010252B2 (en) 2019-03-13 2021-05-18 Hisense Visual Technology Co., Ltd. Reset device and display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1126522A (zh) * 1994-04-06 1996-07-10 菲利浦电子有限公司 微处理器用复位和监视系统及包含这种微处理器和这种系统的器具

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004272571A (ja) * 2003-03-07 2004-09-30 Seiko Epson Corp 電子機器及び電子機器のリセット方法
CN100414643C (zh) * 2004-01-15 2008-08-27 威达电股份有限公司 电源开启重置的解除装置及方法
CN101556494A (zh) * 2009-04-24 2009-10-14 深圳和而泰智能控制股份有限公司 使电子系统复位的方法、电路及其装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1126522A (zh) * 1994-04-06 1996-07-10 菲利浦电子有限公司 微处理器用复位和监视系统及包含这种微处理器和这种系统的器具

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010121481A1 (zh) * 2009-04-24 2010-10-28 深圳和而泰智能控制股份有限公司 使电子系统复位的方法、电路及其装置
CN109982147A (zh) * 2019-03-13 2019-07-05 青岛海信电器股份有限公司 复位装置、复位处理方法及显示设备
US11010252B2 (en) 2019-03-13 2021-05-18 Hisense Visual Technology Co., Ltd. Reset device and display device
US11593214B2 (en) 2019-03-13 2023-02-28 Hisense Visual Technology Co., Ltd. Reset device and display device

Also Published As

Publication number Publication date
WO2010121481A1 (zh) 2010-10-28

Similar Documents

Publication Publication Date Title
CN104836446B (zh) 隔离式变换器的控制方法、控制电路及开关电源
CN103887985A (zh) 无线感应式电源供应器的控制装置及控制方法
CN208299427U (zh) 过压保护电路及过压保护装置
CN102419400A (zh) 三相输入设备输入缺相检测方法
CN109963393A (zh) 一种闪断开关检测电路
CN101799520A (zh) 一种三相电源缺相检测方法及检测电路
CN204180043U (zh) 按键防抖电路及电子装置
CN101556494A (zh) 使电子系统复位的方法、电路及其装置
CN105510655A (zh) 过压保护电路及测试电源
CN206775117U (zh) 一种基于低压载波的台区反孤岛保护系统
CN105391320A (zh) 多相电源电路
CN201854021U (zh) 一种用于usb无线上网卡的软启动电路
CN204779824U (zh) 恒电位仪同步通断器
CN105991295B (zh) 一种u接口远供馈电电路
CN103683184A (zh) 欠压-过压保护装置及方法
CN202797862U (zh) 一种新型智能控制器脱扣电路
CN205304589U (zh) 电源控制电路
CN103116068A (zh) 一种检测洗衣机用电量的控制电路及控制方法
CN209625152U (zh) 一种定时开关机电路和电子设备
CN203838509U (zh) 用于智能仪表通讯的微功耗M-bus从机端电路
CN207218378U (zh) 局域用电网络在线开关调制数字通讯控制系统
CN102570203B (zh) 智能延时插座及其使用方法
CN202206130U (zh) 一种带数据收集和数据传输功能的智能电涌保护器
CN205407571U (zh) 开关电源的控制电路
CN202474448U (zh) 智能延时插座

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20091014