JPH08330690A - 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 - Google Patents

配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造

Info

Publication number
JPH08330690A
JPH08330690A JP7165879A JP16587995A JPH08330690A JP H08330690 A JPH08330690 A JP H08330690A JP 7165879 A JP7165879 A JP 7165879A JP 16587995 A JP16587995 A JP 16587995A JP H08330690 A JPH08330690 A JP H08330690A
Authority
JP
Japan
Prior art keywords
thermal expansion
expansion coefficient
package
semiconductor element
ppm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7165879A
Other languages
English (en)
Other versions
JP3210837B2 (ja
Inventor
Koichi Yamaguchi
浩一 山口
Noriaki Hamada
紀彰 濱田
Hideto Yonekura
秀人 米倉
Takeshi Kubota
武志 窪田
Yasuyoshi Kunimatsu
廉可 國松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=26417374&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH08330690(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP16587995A priority Critical patent/JP3210837B2/ja
Publication of JPH08330690A publication Critical patent/JPH08330690A/ja
Application granted granted Critical
Publication of JP3210837B2 publication Critical patent/JP3210837B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Glass Compositions (AREA)

Abstract

(57)【要約】 【構成】Cuなどのメタライズ配線層を絶縁基板の表面
あるいは内部に配設した配線基板あるいは半導体素子収
納用パッケージにおいて、絶縁基板を線熱膨張係数が6
〜18ppm/℃(40℃〜400℃)かつ屈伏点が4
00℃〜800℃かつPbを含有しない結晶性ガラスが
20〜80体積%、線熱膨張係数が6ppm/℃以上
(40℃〜400℃)のフィラーを80〜20体積%の
組成を持つ成形体を焼成して得られた線熱膨張係数が8
〜18ppm/℃(40℃〜400℃)の焼結体により
構成し、これを少なくとも有機樹脂を含む絶縁体の表面
に配線導体が被着形成された外部電気回路基板上に実装
する。 【効果】メタライズ配線層の同時焼成を可能とし、高熱
膨張の絶縁基板を高品質で且つ安価に製造することがで
き、外部電気回路基板に実装しても電気的接続が安定し
た信頼性の高い基板を提供できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、メタライズ配線層を具
備する配線基板、その配線基板を具備する半導体素子収
納用パッケージおよびその実装構造に関するものであ
る。
【0002】
【従来技術】従来、配線基板は、絶縁基板の表面あるい
は内部にメタライズ配線層が配設された構造からなる。
また、この配線基板を用いた代表的な例として、半導体
素子、特にLSI(大規模集積回路素子)等の半導体集
積回路素子を収容するための半導体素子収納用パッケー
ジは、一般にアルミナセラミックス等の電気絶縁材料か
らなり、その上面中央部に半導体素子を収容するための
凹所を有する絶縁基板と、前記絶縁基板の凹所周辺から
下面にかけて導出されるタングステン、モリブデン等の
高融点金属粉末から成る複数個のメタライズ配線層と、
前記絶縁基板の下面または側面に形成され、メタライズ
配線層が電気的に接続される複数個の接続パッドと、前
記接続パッドにロウ付け取着される接続端子と、蓋体と
から構成されている。そして、絶縁基板の凹所底面に半
導体素子をガラス、樹脂等から成る接着剤を介して接着
固定させ、半導体素子の各電極とメタライズ配線層とを
ボンディングワイヤを介して電気的に接続させるととも
に絶縁基板上面に蓋体をガラス、樹脂等の封止材を介し
て接合させ、絶縁基板と蓋体とから成る容器内部に半導
体素子が気密に封止される。
【0003】また、かかる半導体素子収納用パッケージ
と外部電気回路基板の配線導体とは、半導体素子収納用
パッケージに接続された接続端子と外部電気回路基板の
配線導体とを半田等により電気的に接続される。
【0004】一般に、半導体素子の集積度が高まるほ
ど、半導体素子に形成される電極数も増大するが、これ
に伴いこれを収納する半導体収納用パッケージにおける
端子数も増大することになる。ところが、電極数が増大
するに伴いパッケージ自体の寸法を大きくする必要があ
るが、それと同時に小型化が要求されるためにパッケー
ジにおける端子の密度を高くすることが必要となる。
【0005】これまでのパッケージにおける端子の密度
を高めるための構造としては、パッケージの下面にコバ
ールなどの金属ピンを接続したピングリッドアレイ(P
GA)が最も一般的であるが、最近では、パッケージの
4つの側面に導出されたメタライズ配線層にガルウイン
グ状(L字状)の金属ピンが接続されたタイプのクワッ
ドフラットパッケージ(QFP)、パッケージの4つ側
面に電極パッドを備えリードピンがないリードレスチッ
プキャリア(LCC)、さらに絶縁基板の下面に半田か
らなる球状端子を多数配置したボールグリッドアレイ
(BGA)等があり、これらの中でもBGAが最も高密
度化が可能であると言われている。
【0006】このボールグリッドアレイ(BGA)で
は、接続パッドに半田などのロウ材からなる球状端子を
ロウ付けした端子により構成し、この球状端子を外部電
気回路基板の配線導体上に載置当接させ、しかる後、約
250〜400℃の温度で加熱して前記端子を溶融して
配線導体に接合させることによって外部電気回路基板上
に実装される。
【0007】また、半導体素子収納用パッケージにおけ
る絶縁基板としては、従来よりアルミナやムライトが用
いられているが、最近では低温焼成化および低誘電率化
を目的として、絶縁基板をガラス−セラミックスなどの
焼結体により構成することが提案されている。
【0008】例えば、特開昭63−117929号公報
においては、ZnO−Al2 3 −SiO2 でアルカリ
金属を含まないガラスセラミック体が提案されており、
かかる公報によれば、化学組成と熱処理条件の制御によ
って珪酸亜鉛の他にコーディライトまたは亜鉛尖小石の
結晶を生成させて線熱膨張係数を制御した基板が提案さ
れている。
【0009】
【発明が解決しようとする問題点】これらのパッケージ
における絶縁基板として従来より使用されているアルミ
ナ、ムライトなどのセラミックスは、200MPa以上
の高強度を有し、しかもメタライズ配線層との多層化に
おいて信頼性が高いことで有用ではあるが、その線熱膨
張係数は約4〜7ppm/℃程度であるのに対して、パ
ッケージが実装される外部電気回路基板として最も多用
されているガラス−エポキシ絶縁体などからなるプリン
ト基板の線熱膨張係数は12〜18ppm/℃と非常に
大きい。
【0010】そのため、半導体素子収納用パッケージや
配線基板をプリント基板などの外部電気回路基板に実装
した場合、半導体素子の作動時に発する熱が絶縁基板と
外部電気回路基板の両方に繰り返し印加されると前記絶
縁基板と外部電気回路基板との間に両者の線熱膨張係数
の相違に起因する大きな熱応力が発生する。この熱応力
は、パッケージにおける端子数がおよそ300以下の比
較的少ない場合には、大きな影響はないが、端子数が3
00を超え、パッケージそのものが大型化するに従いそ
の影響が増大する傾向にある。その結果、熱応力が絶縁
基板下面の接続パッドの外周部、及び外部電気回路基板
の配線導体と端子との接合界面に作用し、接続パッドが
絶縁基板より剥離したり、端子が配線導体より剥離し、
パッケージの接続端子を外部電極回路の配線導体に長期
にわたり安定に電気的接続できないという欠点を有して
いた。
【0011】また、特開昭63−117929号公報に
おけるガラスセラミック体を利用した集積回路パッケー
ジ基板では高い線熱膨張係数の基板が得られると報告さ
れているものの、公報に記載されているように同一の組
成でもわずかな熱処理条件の相違により析出結晶相が変
化し線熱膨張係数を安定して制御することが難しく、し
かも高価な結晶性ガラスを使用するため、パッケージを
安価に製造することができないものである。また、配線
基板や半導体素子収納用パッケージでは、より安価に作
製するために、メタライズ配線層と同時に焼成すること
が望まれる。
【0012】従って、本発明は、ガラス−エポキシ樹脂
等を絶縁体とする外部電気回路に対して、強固に且つ長
期にわたり安定した接続状態を維持できる高信頼性の配
線基板、半導体素子収納用パッケージならびにその実装
構造を提供することを目的とするものである。
【0013】さらに、メタライズ配線層との同時焼成を
可能とし、バインダーの効率的な除去を行うことができ
る高品質で且つ安価な配線基板および半導体素子収納用
パッケージを提供することを目的とするものである。
【0014】
【問題点を解決するための手段】本発明によれば、絶縁
基板の表面あるいは内部にメタライズ配線層が配設され
た配線基板ならびに半導体素子が収納されたパッケージ
における絶縁基板を、40℃〜400℃における線熱膨
張係数が6〜18ppm/℃、屈伏点が400℃〜80
0℃であり、かつPbを含有しない結晶性ガラスを20
〜80体積%と、40℃〜400℃における線熱膨張係
数が6ppm/℃以上のフィラーを80〜20体積%の
割合で含む成形体を焼成した40℃〜400℃における
線熱膨張係数が8〜18ppm/℃の焼結体により構成
することを特徴とする。
【0015】また、本発明によれば、少なくとも有機樹
脂を含む絶縁体の表面に配線導体が被着形成された外部
電気回路基板上に、絶縁基板として上記の焼結体を有す
る半導体素子収納用パッケージを接続端子を介して回路
基板の配線導体にロウ付け接合し実装されるものであ
る。
【0016】
【作用】本発明によれば、配線基板や、半導体素子収納
用パッケージの絶縁基板として、40℃〜200℃にお
ける線熱膨張係数が6〜18ppm/℃の結晶性ガラス
と、6ppm/℃以上のフィラーとの混合物を成形焼成
してなるガラス−セラミック焼結体を用いることによ
り、焼結体の線熱膨張係数を8〜18ppm/℃の範囲
で容易に制御することができるともに、再現よく製造す
ることができる。
【0017】また、上記結晶性ガラスとして屈伏点を4
00℃〜800℃のガラスを用いることにより、成形時
に添加された有機樹脂等の成形用バインダーを効率的に
除去するとともに、絶縁基体と同時に焼成されるメタラ
イズとの焼成条件のマッチングを図ることできる。ま
た、結晶性ガラスとして、Pbを実質的に含まないガラ
スを用いることにより、Pbによる被毒防止のための格
別な装置や管理を必要とせず、安全に且つ安価に焼結体
を作製することができる。
【0018】このように、ガラス−エポキシ基板などの
プリント基板からなる外部電気回路に対して実装される
半導体素子収納用パッケージにおける絶縁基板として4
0〜400℃の温度範囲における線熱膨張係数が8〜1
8ppm/℃のセラミックスを用いることにより、絶縁
基板と外部電気回路基板との間に両者の線熱膨張係数の
差が小さくなり、その結果、絶縁基板と外部電気回路基
板の線熱膨張係数の相違に起因する熱応力によって端子
が外部電気回路の配線導体とが接続不良を起こすことが
なく、容器内部に収容する半導体素子と外部電気回路と
を長期間にわたり正確に、且つ強固に電気的接続させる
ことができる。
【0019】
【実施例】以下、本発明を一実施例を示す添付図面に基
づき詳細に説明する。図1乃至図3は本発明におけるB
GA型の半導体素子収納用パッケージとその実装構造の
一実施例を示し、Aは半導体素子収納用パッケージ、B
は外部電気回路基板である。
【0020】半導体素子収納用パッケージAは、絶縁基
板1と蓋体2とメタライズ配線層3と接続端子4および
パッケージの内部に収納される半導体素子5により構成
され、絶縁基板1及び蓋体2は半導体素子5を内部に気
密に収容するための容器6を構成する。つまり、絶縁基
板1は上面中央部に半導体素子5が載置収容される凹部
1aが設けてあり、凹部1a底面には半導体素子5はガ
ラス、樹脂等の接着剤を介して接着固定される。
【0021】また、絶縁基板1には半導体素子5が載置
収容される凹部1aの周辺から下面にかけて複数個のメ
タライズ配線層3が被着形成されており、更に絶縁基板
1の下面には図2に示すように多数の凹部1bが設けら
れており、凹部1bの底面にはメタライズ配線層3と電
気的に接続された接続パッド3aが被着形成されてい
る。この接続パッド3aの表面には半田(錫−鉛合金)
などのロウ材から成る突起状端子4が外部電気回路基板
への接続端子4として取着されている。この突起状端子
4の取付方法としては、球状もしくは柱状のロウ材を接
続パッド3aに並べる方法と、スクリーン印刷法により
ロウ材を接続パッド上に印刷する方法がある。
【0022】この接続パッド3aに取着されている接続
端子4は絶縁基板1の下面に突出部4aを有しており、
半導体素子5の各電極が接続されている接続パッド3a
を外部電気回路基板Bの配線導体8に接続させるととも
に半導体素子収納用パッケージAを外部電気回路基板B
上に実装させる作用を為す。
【0023】なお、接続パッド3aと電気的に接続され
たメタライズ配線層3は、半導体素子5の各電極とボン
ディングワイヤ7を介して電気的に接続されることによ
り、半導体素子の電極は、接続パッド3aと電気的に接
続されることになる。
【0024】一方、外部電気回路基板Bは、絶縁体9と
配線導体8により構成されており、絶縁体9は、少なく
とも有機樹脂を含む材料からなるプリント基板からな
る。具体的には、ガラス−エポキシ系複合材料などのよ
うな40〜400℃における線熱膨張係数が12〜16
ppm/℃の絶縁材料からなる。また、この回路基板B
の表面に形成される配線導体8は、絶縁体との線熱膨張
係数の整合性と、良電気伝導性の点で通常Cu、Au、
Al、Ni、Pb−Snなどの金属導体からなる。
【0025】半導体素子収納用パッケージAを上記外部
電気回路基板Bに実装するには、パッケージAの絶縁基
板1下面の接続パッド3aに取着されている半田から成
る突起状端子4を外部電気回路基板Bの配線導体8上に
載置当接させ、しかる後、約250〜400℃の温度で
加熱することにより、半田などのロウ材からなる突起状
端子4自体が溶融し、端子4を配線導体8に接合させる
ことによって外部電気回路基板B上に実装される。この
時、配線導体8の表面には端子4とのロウ材による接続
を容易に行うためにロウ材が被着形成されていることが
望ましい。
【0026】また、他の例として、図3に示すように前
記接続端子として、接続パッド3aに対して高融点材料
からなる球状端子10を低融点ロウ材11によりロウ付
けしたものが適用できる。この高融点材料は、ロウ付け
に使用される低融点ロウ材よりも高融点であることが必
要で、ロウ付け用ロウ材が例えばPb40重量%−Sn
60重量%の低融点の半田からなる場合、球状端子は例
えばPb90重量%−Sn10重量%の高融点半田や、
Cu、Ag、Ni、Al、Au、Pt、Feなどの金属
により構成される。
【0027】かかる構成においてはパッケージAの絶縁
基板1下面の接続パッド3aに取着されている球状端子
10を外部電気回路基板Bの配線導体8上に載置当接さ
せ、しかる後、球状端子10を半田などのロウ材12に
より配線導体8に接着させて外部電気回路基板B上に実
装することができる。また、低融点のロウ材としてAu
−Sn合金を用いて接続端子を外部電気回路基板に接続
してもよく、さらに上記球状端子に代わりに柱状の端子
を用いてもよい。
【0028】次に、図4にリードレスチップキャリア
(LCC)型パッケージCの外部電気回路基板Bへの実
装構造について説明する。なお、図4において、図1と
同一部材については同一の番号を付与した。図4におけ
るパッケージCでは、半導体素子の電極と個々に接続さ
れたメタライズ配線層3が絶縁基板1の4つの側面に導
出され、側面に導出されたメタライズ層が接続端子4を
構成している。また、このパッケージCによれば、電磁
波障害を防止するために、半導体素子5を収納する凹部
1aにエポキシ樹脂等が充填され、また凹部は導電性樹
脂からなる蓋体13により密閉されている。また、パッ
ケージCの底面にはアースのための導電層14が形成さ
れている。
【0029】このパッケージCの外部電気回路基板Bに
実装するには、パッケージCの絶縁基板1側面の接続端
子4を外部電気回路基板Bの配線導体8上に載置当接さ
せてロウ材等により電気的に接続する。この時、接続端
子4や配線導体8の表面にはロウ材による接続を容易に
行うためでそれぞれロウ材が被着されていることが望ま
しい。
【0030】本発明によれば、このような外部電気回路
基板Bの表面に実装される半導体素子収納用パッケージ
として、その絶縁基板1が40〜400℃の温度範囲に
おける線熱膨張係数が8〜18ppm/℃、特に9〜1
4ppm/℃の焼結体からなることが重要である。これ
は、前述した外部電気回路基板Bとの熱膨張差により熱
応力の発生を緩和し、外部電気回路基板Bとパッケージ
Aとの電気的接続状態を長期にわたり良好な状態に維持
するために重要であり、この線熱膨張係数が8ppm/
℃より小さいか、あるいは18ppm/℃より大きい
と、いずれも熱膨張差に起因する熱応力が大きくなり、
外部電気回路基板BとパッケージAとの電気的接続状態
が悪化することを防止することができない。
【0031】なお、絶縁基板の熱膨張係数が8〜18p
pm/℃と大きくなるに伴い、Siを基板とする半導体
素子との熱膨張差が逆に大きくなってしまう。そのた
め、接着材としては、半導体素子が熱膨張差により剥離
しないように半導体素子の絶縁基板への接着材を適宜選
択することが必要である。望ましくは、その熱膨張差を
緩衝可能な可撓性の材料により接着することが望まし
く、例えば、エポキシ系、ポリイミド系などの有機系接
着材や、場合によってはこれにAgなどの金属を配合し
たものが好適に使用される。
【0032】本発明によれば、このような高線熱膨張係
数を有する絶縁基板を構成する焼結体として、結晶性ガ
ラス20〜80体積%と、フィラー成分を80〜20体
積%含む成形体を焼成してなる焼結体により構成するも
のである。この結晶性ガラスとフィラー成分の量を上記
の範囲に限定したのは、結晶性ガラス成分量が20体積
%より少ないと液相焼結することができずに高温で焼成
する必要があり、その場合、メタライズ同時焼成におい
てメタライズが溶融してしまう。また、80体積%より
多いと焼結体の特性が結晶性ガラスの特性に大きく依存
してしまい、材料特性の制御が困難となるとともに、焼
結開始温度が低くなるためにバインダーが残存するとい
った問題が生じる。また、原料のコストも高くなる。
【0033】また、結晶性ガラス中には、かつPbを含
有しないことも必要である。これは、Pbが毒性を有す
るため、製造工程中での被毒を防止するための格別な装
置および管理を必要とするために焼結体を安価に製造す
ることができないためである。Pbが不純物として不可
避的に混入する場合を考慮すると、Pb量は0.05重
量%以下であることが望ましい。
【0034】さらに、結晶性ガラスの屈伏点は400℃
〜800℃、特に400〜650℃であることも必要で
ある。これは、結晶性ガラスおよびフィラーからなる混
合物を成形する場合、有機樹脂等の成形用バインダーを
添加するが、このバインダーを効率的に除去するととも
に、絶縁基体と同時に焼成されるメタライズとの焼成条
件のマッチングを図るために必要であり、屈伏点が40
0℃より低いと結晶性ガラスが低い温度で焼結が開始さ
れるために、例えばAg、Cu等の焼結開始温度が60
0〜800℃のメタライズとの同時焼成ができず、また
成形体の緻密化が低温で開始するためにバインダーは分
解揮散できなくなりバインダー成分が残留し特性に影響
を及ぼす結果になるためである。一方、屈伏点が800
℃より高いと結晶性ガラス量を多くしないと焼結しにく
くなるため、高価な結晶性ガラスを大量に必要とするた
めに焼結体のコストを高めることになる。
【0035】また、上記結晶性ガラスはその屈伏点に応
じ、フィラー量も適宜調整することが望ましい。即ち、
結晶性ガラスの屈伏点が400℃〜650℃と低い場
合、低温での焼結性が高まるためフィラーの含有量は5
0〜80体積%の比較的多く配合できる。これに対し
て、結晶性ガラスの屈伏点が650℃〜800℃と低い
場合、焼結性が低下するためフィラーの含有量は20〜
50体積%の比較的少なく配合することが望ましい。
【0036】本発明において用いられる結晶性ガラス
は、フィラー無添加では収縮開始温度は700℃以下
で、850℃以上では溶融してしまい、メタライズ配線
層等を配設することができない。しかし、フィラーを2
0〜80体積%の割合で混合することにより焼成温度に
おいて、結晶の析出とフィラー成分を液相焼結させるた
めの液相を形成させることができる。また、成形体全体
の収縮開始温度を上昇させることができるため、このフ
ィラーの含有量の調整により用いるメタライズの種類に
よりメタライズ配線層との同時焼成条件のマッチングを
図ることができる。また、原料コストを下げるためには
高価な結晶性ガラスの含有量を減少させることが好まし
い。
【0037】例えば、メタライズ配線層として、Cu、
Ag、Ni、Pd、Auのうちの1種以上により構成す
る場合、これらのメタライズの焼成は600〜1000
℃で生じるため、同時焼成を行うには、結晶性ガラスの
屈伏点は400℃〜650℃であり、フィラーの含有量
は50〜80体積%であるのが好ましい。また、このよ
うに高価な結晶性ガラスの配合量を低減することにより
焼結体のコストも低減できる。
【0038】また、結晶性ガラスの40℃〜400℃に
おける線熱膨張係数が6〜18ppm/℃、特に、7〜
13ppm/℃であることも必要である。これは、線熱
膨張係数が上記範囲を逸脱するとフィラーとの熱膨張差
が生じ、焼結体の強度の低下の原因になる。また、フィ
ラーの線熱膨張係数が6ppm/℃未満では、焼結体の
線熱膨張係数を8〜18ppm/℃にすることも困難と
なる。
【0039】上記の特性を満足する結晶性ガラスとして
は、例えばSiO2 −MgO、SiO2 −Al2 3
Na2 O、SiO2 −MgO−CaO、SiO2 −Al
2 3 −Li2 O、SiO2 −MgO−Li2 O、Si
2 −ZnO−Li2 O、SiO2 −MgO−BaO、
SiO2 −BaO−Al2 3 −B2 3 、SiO2
Na2 O−P2 5 −CaO、SiO2 −Na2 O−A
2 3 −P2 5 −ZnO、SiO2 −BaO−Al
2 3 −MgO−TiO2 −ZrO2 、SiO2 −Al
2 3 −BaO−Na2 O、SiO2 −Li2 O−Al
2 3 −K2 O−P2 5 −ZnO、SiO2 −Al2
3 −CaO−B2 3 −Na2 O等の組成物が挙げら
れる。
【0040】この結晶性ガラスとフィラーとの混合物
は、適当な成形の有機樹脂バインダーを添加した後、所
望の成形手段、例えば、ドクターブレード、圧延法、金
型プレス等によりシート状に任意の形状に成形後、焼成
する。
【0041】焼成にあたっては、まず、成形のために配
合したバインダー成分を除去する。バインダーの除去
は、100〜700℃の温度で水蒸気を含有する窒素雰
囲気中で行われる。この時、成形体の収縮開始温度は7
00〜850℃程度であることが望ましく、かかる収縮
開始温度がこれより低いとバインダーの除去が困難とな
るため、成形体中の結晶化ガラスの特性、特に屈伏点を
前述したように制御することが必要となる。
【0042】焼成は、850℃〜1300℃の酸化性雰
囲気中で行われ、これにより相対密度90%以上まで緻
密化される。この時の焼成温度が850℃より低いと緻
密化することができず、1300℃を越えるとメタライ
ズ配線層との同時焼成でメタライズ層が溶融してしま
う。
【0043】このようにして作製されたガラスセラミッ
ク焼結体中には、フィラー成分以外に結晶性ガラスから
生成した結晶相、結晶性ガラスとフィラーとの反応によ
り生成した結晶相が存在し、これらの結晶相の粒界には
ガラス相が存在する。析出する結晶相としては、焼結体
全体の線熱膨張係数を高める上で、40〜400℃にお
ける線熱膨張係数が6ppm/℃以上の結晶相が析出す
ることが望ましい。
【0044】このような線熱膨張係数が6ppm/℃以
上の結晶相としては、クリストバライト(SiO2 )、
クォーツ(SiO2 )、トリジマイト(SiO2 )、フ
ォルステライト(2MgO・SiO2 )、スピネル(M
gO・Al2 3 )、ウォラストナイト(CaO・Si
2 )、モンティセラナイト(CaO・MgO・SiO
2 )、ネフェリン(Na2 O・Al2 3 ・Si
2 )、リチウムシリケート(Li2 O・SiO2 )、
ジオプサイド(CaO・MgO・2SiO2 )、メルビ
ナイト(3CaO・MgO・2SiO2 )、アケルマイ
ト(2CaO・MgO・2SiO2 )、マグネシア(M
gO)、アルミナ(Al2 3 )、カーネギアイト(N
2 O・Al2 3 ・2SiO2 )、エンスタタイト
(MgO・SiO2 )、ホウ酸マグネシウム(2MgO
・B2 3 )、セルシアン(BaO・Al2 3 ・2S
iO2 )、B2 3 ・2MgO・2SiO2 、ガーナイ
ト(ZnO・Al2 3 )、ペタライト(LiAlSi
4 10)の群から選ばれる少なくとも1種以上が挙げら
れる。これらの中でも特に8ppm/℃以上の結晶相が
良い。
【0045】また、上記焼結体を絶縁基板として、C
u、Ag、Ni、Pd、Auのうちの1種以上からなる
メタライズ配線層を配設した配線基板やパッケージを製
造するには、絶縁基板を構成するための前述したような
結晶化ガラスとフィラーからなる原料粉末に適当な有機
バインダー、可塑剤、溶剤を添加混合して泥漿物を作る
とともに該泥漿物をドクターブレード法やカレンダーロ
ール法を採用することによってグリーンシート(生シー
ト)と作製する。そして、メタライズ配線層3及び接続
パッドとして、適当な金属粉末に有機バインダー、可塑
剤、溶剤を添加混合して得た金属ペーストを前記グリー
ンシートに周知のスクリーン印刷法により所定パターン
に印刷塗布する。また、場合によっては、前記グリーン
シートに適当な打ち抜き加工してスルーホールを形成
し、このホール内にもメタライズペーストを充填する。
そしてこれらのグリーンシートを複数枚積層し、グリー
ンシートとメタライズとを同時焼成することにより多層
構造のパッケージを得ることができる。
【0046】以下、本発明をさらに具体的な例で説明す
る。
【0047】実施例1 結晶性ガラスとして、重量比率で74%SiO2 −14
%Li2 O−4%Al2 3 −2%P2 5 −2%K2
O−2%ZnO−2%Na2 O(Pb含有量50ppm
以下、屈伏点480℃)のガラスと、フィラー成分とし
て、クォーツ(SiO2 、線熱膨張係数15ppm/
℃)、ガーナイト(ZnO・Al2 3 、線熱膨張係数
10ppm/℃)、ペタライト(LiAlSi4 10
線熱膨張係数8ppm/℃)、フォルステライト(2M
gO・SiO2 、線熱膨張係数10ppm/℃)、クリ
ストバライト(SiO2 、線熱膨張係数20ppm/
℃)、ウォラストナイト(CaO・SiO2 、線熱膨張
係数9ppm/℃)、エンスタタイト(MgO・SiO
2 、線熱膨張係数9ppm/℃)を表1に示す調合組成
になるように秤量混合した。この混合物を粉砕後、有機
バインダーを添加して十分に混合した後、1軸プレス法
により3.5×3.5×15mmの形状の成形体を作製
し、この成形体を700℃のN2 +H2 O中で脱バイン
ダ処理した後、大気の雰囲気中で850〜1300℃で
焼成して焼結体を作製した。
【0048】次に、上記のようにして得られた焼結体に
対して40〜400℃の線熱膨張係数を測定し表1に示
した。また、焼結体を直径60mm、厚さ2mmに加工
し、JISC2141の手法で比誘電率と誘電損失を求
めた。測定はLCRメータ(Y.H.P4284A)を
用いて行い、1MHz,1.0Vrsmの条件で25℃
における静電容量を測定し、この静電容量から25℃に
おける比誘電率を測定した。また、脱バインダー処理後
における残留炭素の有無を確認した。
【0049】(実装時の熱サイクル試験)次に、表1に
おける各原料組成物を用いて、溶媒としてトルエンとイ
ソプロピルアルコール、バインダーとしてアクリル樹
脂、可塑剤としてDBP(ジブチルフタレート)を用い
てドクターブレード法により厚み500μmのグリーン
シートを作製した。
【0050】このグリーンシートの表面にCuメタライ
ズペーストをスクリーン印刷法に基づきメタライズ配線
層を塗布した。また、グリーンシートの所定箇所にスル
ーホールを形成しスルーホール内が最終的に基板の下面
に露出するように形成し、そのスルーホール内にもCu
メタライズペーストを充填した。そして、メタライズペ
ーストが塗布されたグリーンシートをスルーホールの位
置合わせを行いながら6枚積層し圧着した。
【0051】この積層体を700℃でN2 +H2 O中で
脱バインダ後、各焼成温度で窒素雰囲気中でメタライズ
配線層と絶縁基板とを同時に焼成しパッケージ用の配線
基板を作製した。
【0052】次に、配線基板の下面にスルーホールに接
続する箇所に凹部を形成しCuメタライズからなる接続
パッドを作製した。そして、その接続パッドに図1に示
すように半田(錫30〜10%−鉛70〜90%)から
なる接続端子を取着した。なお、接続端子は、1cm2
当たり30端子の密度で配線基板の下面全体に形成し
た。
【0053】一方、ガラス−エポキシ基板からなる40
〜800℃における線熱膨張係数が13ppm/℃の絶
縁体の表面に銅箔からなる配線導体が形成されたプリン
ト基板を準備した。
【0054】そして、上記のパッケージ用配線基板をプ
リント基板の上の配線導体とパッケージ用絶縁基板の接
続端子が接続されるように位置合わせし、これをN2
雰囲気中で260℃で3分間熱処理しパッケージ用配線
基板をプリント基板表面に実装した。この熱処理により
パッケージ用配線基板の半田からなる接続端子が溶けて
プリント基板の配線導体と電気的に接続されたことを確
認した。
【0055】次に、上記のようにしてパッケージ用配線
基板をプリント基板表面に実装したものを大気の雰囲気
にて−40℃と125℃の各温度に制御した恒温槽に試
験サンプルを15分/15分の保持を1サイクルとして
最高1000サイクル繰り返した。そして、各サイクル
毎にプリント基板の配線導体とパッケージ用配線基板と
の電気抵抗を測定し電気抵抗に変化が現れるまでのサイ
クル数を表1に示した。また、同時焼成によるCuメタ
ライズ層に対して、メタライズ層の剥離、溶融、焼結不
良についての評価を行った。
【0056】
【表1】
【0057】表1より明らかなように、フィラーの含有
量が20体積%より少ない試料No.1、2では、いずれ
も焼結開始温度が低くなり脱バイ不良が生じ、80体積
%を越える試料No.6では、メタライズ層が溶融した。
【0058】これに対してフィラー量が20〜80体積
%の本発明品は、脱バイ不良の発生がなく、Cuメタラ
イズの同時焼成も良好であった。また、線熱膨張係数が
8〜18ppm/℃のガラスセラミックを絶縁基板とし
て作製したパッケージ用配線基板では昇降温1000サ
イクル後もプリント基板の配線導体とパッケージ用配線
基板との間に電気抵抗変化は全く見られず、極めて安定
で良好な電気的接続状態を維持できた。
【0059】実施例2 結晶性ガラスとして、屈伏点および40〜400℃にお
ける線熱膨張係数が表2に示すような特性を有する組成
のガラスを準備し、これにフィラーとしてフォルステラ
イト、Al2 3 、クォーツ、クリストバライトを用い
て表2に示す割合で添加し、この混合物を粉砕後、有機
バインダーを添加して十分に混合した後、1軸プレス法
により3.5×3.5×15mmの形状の成形体を作製
し、この成形体を大気の雰囲気中で800〜1200℃
で焼成して焼結体を作製した。そして得られた焼結体に
対して、実施例1と同様な方法で、焼結体中の結晶相、
40〜400℃の線熱膨張係数、比誘電率、実装時の熱
サイクル試験を行い、さらに、700℃における脱バイ
ンダー処理における残留炭素の有無、および同時焼成に
よるCuメタライズの配線層について観察した。その結
果を表3に示した。
【0060】
【表2】
【0061】
【表3】
【0062】表2、表3の結果から明らかなように、屈
伏点が400℃より低い試料No.25では脱バイ不良を
生じ、しかも基板からのメタライズ層の剥がれが観察さ
れた。屈伏点が800℃を越える試料No.26では焼成
温度を高めないと焼結することができず、そのためにC
uのメタライズができなかった。また、結晶化ガラスの
線熱膨張係数が6〜18ppm/℃を逸脱する試料No.
19、27では、フィラーとの熱膨張差に起因すると思
われるクラックの発生が認められた。
【0063】これに対して、屈伏点および線熱膨張係数
が特定の範囲を満足する本発明品では、いずれもバイン
ダーの除去をほぼ完全に行うことができ、緻密質な焼結
体を作製することができた。また、Cuメタライズ層と
の同時焼成も可能であり強固な接着強度を示した。
【0064】
【発明の効果】以上詳述したように、本発明の配線基板
および半導体素子収納用パッケージによれば、線熱膨張
係数が大きいプリント基板などの外部電気回路基板に実
装した場合に、両者の線熱膨張係数の差に起因する応力
発生を抑制し、パッケージと外部電気回路とを長期間に
わたり正確、かつ強固に電気的接続させることが可能と
なる。しかも、半導体回路素子の大型化による多ピン化
に十分対応できる信頼性の高いパッケージの実装構造を
実現できる。
【0065】さらに、高コストの結晶性ガラスと低コス
トのフィラーとの組み合わせにより原料コストを下げ、
しかもメタライズとの同時焼成を可能とし、バインダー
の効率的な除去を行うことができるため、高品質で且つ
安価な配線基板および半導体素子収納用パッケージを提
供できる。
【図面の簡単な説明】
【図1】本発明のBGA型の半導体素子収納用パッケー
ジの実装構造を説明するための断面図である。
【図2】図1の要部拡大断面図である。
【図3】接続端子の他の実施例における要部拡大断面図
である。
【図4】本発明のリードレスチップキャリア型のパッケ
ージの実装構造を説明するための断面図である。
【符号の説明】
1・・・絶縁基板 1b・・凹部 2・・・蓋体 3・・・メタライズ配線層 3a・・接続パッド 4・・・接続端子 4a・・突出部 5・・・半導体素子 6・・・容器 8・・・配線導体 9・・・絶縁体 A・・・BGA型パッケージ B・・・外部電気回路基板 C・・・LCC型パッケージ
フロントページの続き (72)発明者 窪田 武志 鹿児島県国分市山下町1番1号 京セラ株 式会社鹿児島国分工場内 (72)発明者 國松 廉可 鹿児島県国分市山下町1番4号 京セラ株 式会社総合研究所内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】絶縁基板の表面あるいは内部にメタライズ
    配線層が配設された配線基板において、前記絶縁基板
    が、40℃〜400℃における線熱膨張係数が6〜18
    ppm/℃、屈伏点が400℃〜800℃であり、かつ
    Pbを含有しない結晶性ガラスを20〜80体積%と、
    40℃〜400℃における線熱膨張係数が6ppm/℃
    以上のフィラーを80〜20体積%の割合で含む成形体
    を焼成した40℃〜400℃における線熱膨張係数が8
    〜18ppm/℃の焼結体からなることを特徴とする配
    線基板。
  2. 【請求項2】接続端子が取着された絶縁基板と、蓋体と
    からなる容器内部に半導体素子が収納され、前記接続端
    子と前記半導体素子の電極とが前記絶縁基板の表面ある
    いは内部に配設されたメタライズ配線層により電気的に
    接続されてなる半導体素子収納用パッケージにおいて、
    前記絶縁基板が、40℃〜400℃における線熱膨張係
    数が6〜18ppm/℃、屈伏点が400℃〜800℃
    であり、かつPbを含有しない結晶性ガラスを20〜8
    0体積%と、40℃〜400℃における線熱膨張係数が
    6ppm/℃以上のフィラーを80〜20体積%の割合
    で含む成形体を焼成した40℃〜400℃における線熱
    膨張係数が8〜18ppm/℃の焼結体からなることを
    特徴とする半導体素子収納用パッケージ。
  3. 【請求項3】少なくとも有機樹脂を含む絶縁体の表面に
    配線導体が被着形成された外部電気回路基板上に、請求
    項2記載の半導体素子収納用パッケージの前記接続端子
    を前記配線導体にロウ付け接合し実装してなることを特
    徴とする半導体素子収納用パッケージの実装構造。
JP16587995A 1995-03-31 1995-06-30 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 Expired - Lifetime JP3210837B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16587995A JP3210837B2 (ja) 1995-03-31 1995-06-30 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7621495 1995-03-31
JP7-76214 1995-03-31
JP16587995A JP3210837B2 (ja) 1995-03-31 1995-06-30 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造

Publications (2)

Publication Number Publication Date
JPH08330690A true JPH08330690A (ja) 1996-12-13
JP3210837B2 JP3210837B2 (ja) 2001-09-25

Family

ID=26417374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16587995A Expired - Lifetime JP3210837B2 (ja) 1995-03-31 1995-06-30 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造

Country Status (1)

Country Link
JP (1) JP3210837B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0951070A1 (en) * 1998-04-16 1999-10-20 Shin-Etsu Chemical Co., Ltd. Semiconductor encapsulating epoxy resin compositions, and semiconductor devices encapsulated therewith

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0951070A1 (en) * 1998-04-16 1999-10-20 Shin-Etsu Chemical Co., Ltd. Semiconductor encapsulating epoxy resin compositions, and semiconductor devices encapsulated therewith

Also Published As

Publication number Publication date
JP3210837B2 (ja) 2001-09-25

Similar Documents

Publication Publication Date Title
JP3426926B2 (ja) 配線基板およびその実装構造
JP3346693B2 (ja) ガラス−セラミック焼結体およびそれを用いた配線基板
JP3339999B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3323043B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3297567B2 (ja) 半導体素子収納用パッケージおよびその実装構造
JP3210837B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3323074B2 (ja) 配線基板、半導体素子収納用パッケージおよびその実装構造
JP3193275B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3699571B2 (ja) 配線基板およびその実装構造
JP3719834B2 (ja) 低温焼成セラミックス
JP3305579B2 (ja) 配線基板、半導体素子収納用パッケージおよび実装構造
JP3347583B2 (ja) 配線基板の実装構造
JP3210844B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JPH1117065A (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3740225B2 (ja) 配線基板の実装構造
JP3450998B2 (ja) 配線基板およびその実装構造
JP3314131B2 (ja) 配線基板
JP3748315B2 (ja) 配線基板、半導体素子収納用パッケージおよび実装構造
JPH10135370A (ja) 配線基板、半導体素子収納用パッケージおよびその実装構造
JP2002324876A (ja) 配線基板およびその実装構造
JPH11335156A (ja) 低温焼成磁器組成物および磁器の製造方法
JP3677468B2 (ja) パッケージおよびその実装構造
JP3784221B2 (ja) 配線基板およびその製造方法
JP3420450B2 (ja) 半導体素子収納用パッケージ
JP3439962B2 (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080713

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080713

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090713

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090713

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110713

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120713

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120713

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130713

Year of fee payment: 12

EXPY Cancellation because of completion of term