JPH0824160B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0824160B2 JPH0824160B2 JP60220632A JP22063285A JPH0824160B2 JP H0824160 B2 JPH0824160 B2 JP H0824160B2 JP 60220632 A JP60220632 A JP 60220632A JP 22063285 A JP22063285 A JP 22063285A JP H0824160 B2 JPH0824160 B2 JP H0824160B2
- Authority
- JP
- Japan
- Prior art keywords
- active layer
- resistance value
- resistance element
- resistance
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体装置の製造方法に関し、特に半導体
基板の表面部に形成された抵抗素子の抵抗値を設定する
方法に関するものである。
基板の表面部に形成された抵抗素子の抵抗値を設定する
方法に関するものである。
第２図は従来の半導体装置の製造方法における抵抗素
子の形成工程を説明するための図であり、第２図Ａ〜Ｃ
は上記工程の主要段階における基板表面の状態を示す平
面図である。
子の形成工程を説明するための図であり、第２図Ａ〜Ｃ
は上記工程の主要段階における基板表面の状態を示す平
面図である。
図において、１は半導体基板で、その表面部には活性
層２が形成され、またこの活性層２の両端部には、該活
性層２とオーミック接触するオーミック電極３が配置さ
れており、該活性層２及びオーミック電極３により抵抗
素子が構成されている。また６は上記半導体基板１と活
性層２との境界部分の一部をエッチング除去して形成さ
れた凹部で、上記活性層２はこの凹部６によって活性層
２における上記オーミック電極３間の電流通路が規制さ
れて、その抵抗値が所定の値に設定されている。なお４
は上記凹部６を形成する際、エッチングマスクとなる所
定パターンの開口５を有するレジスト膜である。
層２が形成され、またこの活性層２の両端部には、該活
性層２とオーミック接触するオーミック電極３が配置さ
れており、該活性層２及びオーミック電極３により抵抗
素子が構成されている。また６は上記半導体基板１と活
性層２との境界部分の一部をエッチング除去して形成さ
れた凹部で、上記活性層２はこの凹部６によって活性層
２における上記オーミック電極３間の電流通路が規制さ
れて、その抵抗値が所定の値に設定されている。なお４
は上記凹部６を形成する際、エッチングマスクとなる所
定パターンの開口５を有するレジスト膜である。
次に製造方法について説明する。
まず半導体基板１の表面部の一部にイオン注入及びア
ニーリングを施して所定の活性層２を形成し、その後該
活性層２の両端部に、該活性層２とオーミック接触する
オーミック電極３を形成して、抵抗素子を形成する（第
２図Ａ）。
ニーリングを施して所定の活性層２を形成し、その後該
活性層２の両端部に、該活性層２とオーミック接触する
オーミック電極３を形成して、抵抗素子を形成する（第
２図Ａ）。
次に上記抵抗素子の抵抗値を測定し、その測定値に基
づいて、上記抵抗値調整用の凹部６の位置及び大きさを
算出する。そしてその位置及び大きさに応じたパターン
の開口５を有するレジスト膜４を上記半導体基板１全面
に形成し、これをマスクとして上記半導体基板１と活性
層２との境界部分を選択的にエッチングする。これによ
り上記活性層２の中央部分の幅が狭まり上記抵抗素子の
抵抗値が所定の値に設定される（第２図Ｂ）。そして最
後に上記レジスト膜４を除去する（第２図Ｃ）。
づいて、上記抵抗値調整用の凹部６の位置及び大きさを
算出する。そしてその位置及び大きさに応じたパターン
の開口５を有するレジスト膜４を上記半導体基板１全面
に形成し、これをマスクとして上記半導体基板１と活性
層２との境界部分を選択的にエッチングする。これによ
り上記活性層２の中央部分の幅が狭まり上記抵抗素子の
抵抗値が所定の値に設定される（第２図Ｂ）。そして最
後に上記レジスト膜４を除去する（第２図Ｃ）。
このように活性層２の中央部の幅を上記凹部６により
制限してその抵抗値を大きくすることにより、所望の抵
抗値を有する抵抗素子を得ることができる。
制限してその抵抗値を大きくすることにより、所望の抵
抗値を有する抵抗素子を得ることができる。
ところが、従来の抵抗素子の形成方法では、抵抗素子
の抵抗値を調整するための凹部６を選択的なエッチング
により形成していたので、以下のような問題があった。
の抵抗値を調整するための凹部６を選択的なエッチング
により形成していたので、以下のような問題があった。
すなわち上記エッチングの際マスクとして用いるレジ
スト膜４の位置合わせを、その誤差を±１μｍ以下に抑
えて行うことは困難であり、このため抵抗素子の抵抗値
を正確に制御することは困難であった。
スト膜４の位置合わせを、その誤差を±１μｍ以下に抑
えて行うことは困難であり、このため抵抗素子の抵抗値
を正確に制御することは困難であった。
また抵抗素子の抵抗値は１つではなく、その抵抗素子
の用途等に応じていろいな値に設定する必要があるが、
このように抵抗値の異なる抵抗素子を形成するために
は、その都度上記抵抗値調整用凹部６を形成するための
レジスト膜４の開口パターン５を変更しなければならな
ず、第２図B,Cに示す工程，つまりレジスト膜４を用い
た写真製版工程，エッチング処理工程を、異なるパター
ンの凹部６に対して繰り返し行わなければならず、工程
の増大を招くこととなるという問題点があった。
の用途等に応じていろいな値に設定する必要があるが、
このように抵抗値の異なる抵抗素子を形成するために
は、その都度上記抵抗値調整用凹部６を形成するための
レジスト膜４の開口パターン５を変更しなければならな
ず、第２図B,Cに示す工程，つまりレジスト膜４を用い
た写真製版工程，エッチング処理工程を、異なるパター
ンの凹部６に対して繰り返し行わなければならず、工程
の増大を招くこととなるという問題点があった。
この発明は上記のような問題点を解決するためになさ
れたもので、所望の抵抗値を有する抵抗素子を正確かつ
簡単に形成することができる半導体装置の製造方法を得
ることを目的とする。
れたもので、所望の抵抗値を有する抵抗素子を正確かつ
簡単に形成することができる半導体装置の製造方法を得
ることを目的とする。
本発明に係る半導体装置の製造方法は、半導体基板の
表面部に活性層を形成し、該活性層の両端部に、該活性
層とオーミック接触するオーミック電極を形成して抵抗
素子を形成する第１の工程と、上記活性層内に絶縁性領
域を、偏向可能な集束イオンビームの活性層への照射に
より、これが上記活性層内で所定の面積を占めるよう所
定の平面パターンでもって形成して上記抵抗素子の抵抗
値を設定する第２の工程とを含むものである。
表面部に活性層を形成し、該活性層の両端部に、該活性
層とオーミック接触するオーミック電極を形成して抵抗
素子を形成する第１の工程と、上記活性層内に絶縁性領
域を、偏向可能な集束イオンビームの活性層への照射に
より、これが上記活性層内で所定の面積を占めるよう所
定の平面パターンでもって形成して上記抵抗素子の抵抗
値を設定する第２の工程とを含むものである。
〔作用〕 この発明においては、抵抗値を設定するための所定パ
ターンの絶縁性領域の形成を偏向可能な集束イオンビー
ムの活性層への照射により行うようにしたから、上記絶
縁性領域の選択的な形成にマスクを用いる必要がなくな
り、これによりマスク位置ずれによる抵抗値のばらつき
を回避することができる。また絶縁性領域の形成が、集
束イオンビームの走査により、設定された平面パターン
通り忠実に行われることとなり、上記抵抗素子の抵抗値
を正確に設定することができる。さらに抵抗値の偏向は
上記集束イオンビームの走査領域を変更するだけで簡単
に行うことができる。
ターンの絶縁性領域の形成を偏向可能な集束イオンビー
ムの活性層への照射により行うようにしたから、上記絶
縁性領域の選択的な形成にマスクを用いる必要がなくな
り、これによりマスク位置ずれによる抵抗値のばらつき
を回避することができる。また絶縁性領域の形成が、集
束イオンビームの走査により、設定された平面パターン
通り忠実に行われることとなり、上記抵抗素子の抵抗値
を正確に設定することができる。さらに抵抗値の偏向は
上記集束イオンビームの走査領域を変更するだけで簡単
に行うことができる。
以下この発明の一実施例を図について説明する。
第１図は本発明の一実施例による半導体装置の製造方
法における抵抗素子の形成工程を説明するための図であ
り、第１図A,Bは上記工程の主要段階における基板表面
の状態を示す平面図である。
法における抵抗素子の形成工程を説明するための図であ
り、第１図A,Bは上記工程の主要段階における基板表面
の状態を示す平面図である。
図において１〜３は第２図と同一のものを示し、７は
半導体基板１と活性層２とにまたがって形成された所定
パターンを有する絶縁領域で、この絶縁領域７により上
記抵抗素子の抵抗値が所望の値に設定されている。また
この絶縁領域７は上記基板１上に設定された所定の領域
に、任意のパターンが描画できる集束イオンビームによ
りイオンを打ち込んで、そのイオン注入領域を絶縁性の
領域に変えたものである。上記イオン注入領域には注入
時にダメージが入る、つまりこの領域の半導体結晶中で
は多数の結晶欠陥が生じており、この結晶欠陥による伝
導電子及び正孔の捕獲によりこの部分の半導体は真性状
態に近づきその抵抗値が非常に高くなっている。
半導体基板１と活性層２とにまたがって形成された所定
パターンを有する絶縁領域で、この絶縁領域７により上
記抵抗素子の抵抗値が所望の値に設定されている。また
この絶縁領域７は上記基板１上に設定された所定の領域
に、任意のパターンが描画できる集束イオンビームによ
りイオンを打ち込んで、そのイオン注入領域を絶縁性の
領域に変えたものである。上記イオン注入領域には注入
時にダメージが入る、つまりこの領域の半導体結晶中で
は多数の結晶欠陥が生じており、この結晶欠陥による伝
導電子及び正孔の捕獲によりこの部分の半導体は真性状
態に近づきその抵抗値が非常に高くなっている。
次に製造方法について説明する。
まずGaAs基板１上にSiのイオン注入処理、及びアニー
ルを施して活性層２を形成し、その後全面にAu−Geを蒸
着し、リフトオフ法によってパターニングして、上記活
性層２の両端部にこれに接触するようAu−Geを残し、さ
らに熱処理を行ってこれをオーミック電極３とする（第
１図Ａ）。
ルを施して活性層２を形成し、その後全面にAu−Geを蒸
着し、リフトオフ法によってパターニングして、上記活
性層２の両端部にこれに接触するようAu−Geを残し、さ
らに熱処理を行ってこれをオーミック電極３とする（第
１図Ａ）。
そして上記抵抗素子の抵抗値を測定し、測定値と所望
の抵抗値との差から上記活性層２の絶縁化すべき領域７
を決定する。その後例えば200keVに加速したBeの集束イ
オンビームを上記絶縁化すべき領域７上に走査しながら
照射してイオンを打ち込む。これにより上記絶縁化すべ
き領域では、打ち込まれたイオンの衝撃により結晶欠陥
が発生し、この結晶欠陥による伝導電子及び正孔の捕獲
によりこの部分の半導体は真性状態に近づきその抵抗値
が高くなる。これにより上記活性層２はこのイオン打ち
込み量及びイオン照射領域の平面パターンに応じた面積
に基づく抵抗値を持つこととなり、所望の抵抗値を有す
る抵抗素子を得ることができる。
の抵抗値との差から上記活性層２の絶縁化すべき領域７
を決定する。その後例えば200keVに加速したBeの集束イ
オンビームを上記絶縁化すべき領域７上に走査しながら
照射してイオンを打ち込む。これにより上記絶縁化すべ
き領域では、打ち込まれたイオンの衝撃により結晶欠陥
が発生し、この結晶欠陥による伝導電子及び正孔の捕獲
によりこの部分の半導体は真性状態に近づきその抵抗値
が高くなる。これにより上記活性層２はこのイオン打ち
込み量及びイオン照射領域の平面パターンに応じた面積
に基づく抵抗値を持つこととなり、所望の抵抗値を有す
る抵抗素子を得ることができる。
このように本実施例では、抵抗値を設定するための所
定パターンの絶縁領域７の形成を偏向可能な集束イオン
ビームの活性層２への照射により行うようにしたので、
上記絶縁領域７の選択的な形成にマスクを用いる必要が
なくなり、これによりマスク位置ずれによる抵抗値のば
らつきを回避することができる。また絶縁領域７の形成
が、集束イオンビームの走査により、設定された平面パ
ターン通り忠実に行われることとなり、上記抵抗素子の
抵抗値を正確に設定することができる。さらに、抵抗値
の変更は、上記集束イオンビームが任意のパターンの描
画ができるものであるため、その走査領域を変更するだ
けで簡単に行うことができる。
定パターンの絶縁領域７の形成を偏向可能な集束イオン
ビームの活性層２への照射により行うようにしたので、
上記絶縁領域７の選択的な形成にマスクを用いる必要が
なくなり、これによりマスク位置ずれによる抵抗値のば
らつきを回避することができる。また絶縁領域７の形成
が、集束イオンビームの走査により、設定された平面パ
ターン通り忠実に行われることとなり、上記抵抗素子の
抵抗値を正確に設定することができる。さらに、抵抗値
の変更は、上記集束イオンビームが任意のパターンの描
画ができるものであるため、その走査領域を変更するだ
けで簡単に行うことができる。
なお、上記実施例では、GaAs基板を用いたが、これは
その他の基板，例えばSi基板，他のIII−Ｖ族化合物半
導体基板あるいはII−VI族化合物半導体基板であっても
よい。
その他の基板，例えばSi基板，他のIII−Ｖ族化合物半
導体基板あるいはII−VI族化合物半導体基板であっても
よい。
また集束イオンビームとして、加速電圧200keVのBeビ
ームを示したが、これに限るものではなく、その他、イ
オンの打ち込みにより絶縁領域を形成できるものならど
のような集束イオンビームであってもよい。
ームを示したが、これに限るものではなく、その他、イ
オンの打ち込みにより絶縁領域を形成できるものならど
のような集束イオンビームであってもよい。
以上のように本発明に係る半導体装置の製造方法によ
れば、抵抗値を設定するための所定パターンの絶縁性領
域の形成を偏向可能な集束イオンビームの活性層への照
射により行うようにしたので、上記絶縁性領域の選択的
な形成にマスクを用いる必要がなくなり、これによりマ
スク位置ずれによる抵抗値のばらつきを回避することが
でき、また絶縁性領域の形成が、集束イオンビームの走
査により、設定された平面パターン通り忠実に行われる
こととなり、上記抵抗素子の抵抗値を正確に設定するこ
とができる効果がある。さらに抵抗値の変更は上記集束
イオンビームの走査領域を変更するだけで簡単に行うこ
とができるという効果もある。
れば、抵抗値を設定するための所定パターンの絶縁性領
域の形成を偏向可能な集束イオンビームの活性層への照
射により行うようにしたので、上記絶縁性領域の選択的
な形成にマスクを用いる必要がなくなり、これによりマ
スク位置ずれによる抵抗値のばらつきを回避することが
でき、また絶縁性領域の形成が、集束イオンビームの走
査により、設定された平面パターン通り忠実に行われる
こととなり、上記抵抗素子の抵抗値を正確に設定するこ
とができる効果がある。さらに抵抗値の変更は上記集束
イオンビームの走査領域を変更するだけで簡単に行うこ
とができるという効果もある。
第１図はこの発明の一実施例による半導体装置の製造方
法における抵抗素子の形成プロセスを説明するための平
面図、第２図は従来の半導体装置の製造方法における抵
抗素子の形成プロセスを説明するための平面図である。 １……半導体基板、２……活性層、３……オーミック電
極、７……絶縁領域。 なお、図中同一符号は同一または相当部分を示す。
法における抵抗素子の形成プロセスを説明するための平
面図、第２図は従来の半導体装置の製造方法における抵
抗素子の形成プロセスを説明するための平面図である。 １……半導体基板、２……活性層、３……オーミック電
極、７……絶縁領域。 なお、図中同一符号は同一または相当部分を示す。
Claims (1)
- 【請求項１】半導体基板の表面部に活性層を形成し、該
活性層の両端部に、該活性層とオーミック接触するオー
ミック電極を形成して抵抗素子を形成する第１の工程
と、 上記活性層内に絶縁性領域を、偏向可能な集束イオンビ
ームの活性層への照射により、これが上記活性層内で所
定の面積を占めるよう所定の平面パターンでもって形成
して上記抵抗素子の抵抗値を設定する第２の工程とを含
むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60220632A JPH0824160B2 (ja) | 1985-10-03 | 1985-10-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60220632A JPH0824160B2 (ja) | 1985-10-03 | 1985-10-03 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6279658A JPS6279658A (ja) | 1987-04-13 |
| JPH0824160B2 true JPH0824160B2 (ja) | 1996-03-06 |
Family
ID=16754011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60220632A Expired - Lifetime JPH0824160B2 (ja) | 1985-10-03 | 1985-10-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0824160B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02119244A (ja) * | 1988-10-28 | 1990-05-07 | Nec Corp | 半導体集積回路の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3888734A (en) * | 1971-06-15 | 1975-06-10 | Babcock & Wilcox Co | Compact nuclear reactor |
| JPS4837232A (ja) * | 1971-09-15 | 1973-06-01 | ||
| DE2219397C3 (de) * | 1972-04-20 | 1975-07-24 | Bayer Ag, 5090 Leverkusen | Behälter zum pneumatischen Mischen von pulvrigem oder körnigem Gut |
| JPS5160484A (en) * | 1974-11-22 | 1976-05-26 | Mitsubishi Electric Corp | Handotaisochino seizohoho |
-
1985
- 1985-10-03 JP JP60220632A patent/JPH0824160B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6279658A (ja) | 1987-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0412615B2 (ja) | ||
| JP2762396B2 (ja) | サイリスタ | |
| US5693548A (en) | Method for making T-gate of field effect transistor | |
| JPH0824160B2 (ja) | 半導体装置の製造方法 | |
| JPH0159574B2 (ja) | ||
| JPH0434822B2 (ja) | ||
| JPS59228718A (ja) | 半導体装置 | |
| JP2520870B2 (ja) | 半導体装置の製造方法 | |
| JPS62154622A (ja) | 半導体装置の製造方法 | |
| JP2846988B2 (ja) | 電界放出型電子放出源素子 | |
| JPS61136226A (ja) | オ−ミツク電極の製造方法 | |
| JPS6169176A (ja) | 半導体装置の製造方法 | |
| KR100216592B1 (ko) | 다중게이트의 제조 방법 | |
| JPH0476924A (ja) | 半導体装置の製造方法 | |
| KR0168020B1 (ko) | 가변 저항 반도체 소자 및 그 제조방법 | |
| JPH0510821B2 (ja) | ||
| JPS60145612A (ja) | 半導体装置の製造方法 | |
| JPS6074627A (ja) | 半導体装置の製造方法 | |
| JPH02237022A (ja) | 導電性領域を形成する方法及び半導体装置の製造方法 | |
| JPS61198730A (ja) | 半導体装置製造のエツチング方法 | |
| JPH02220449A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH02139960A (ja) | 半導体装置における抵抗素子の製造方法 | |
| JPH01157564A (ja) | 半導体装置製造法 | |
| JPH06290702A (ja) | 電子放射素子及びその製造方法 | |
| JPS6240722A (ja) | 半導体装置の製造方法 |