JPH02237022A - 導電性領域を形成する方法及び半導体装置の製造方法 - Google Patents

導電性領域を形成する方法及び半導体装置の製造方法

Info

Publication number
JPH02237022A
JPH02237022A JP5718589A JP5718589A JPH02237022A JP H02237022 A JPH02237022 A JP H02237022A JP 5718589 A JP5718589 A JP 5718589A JP 5718589 A JP5718589 A JP 5718589A JP H02237022 A JPH02237022 A JP H02237022A
Authority
JP
Japan
Prior art keywords
conductive region
resistance value
region
implanted
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5718589A
Other languages
English (en)
Inventor
Masahiro Kato
正裕 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP5718589A priority Critical patent/JPH02237022A/ja
Publication of JPH02237022A publication Critical patent/JPH02237022A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路の製造方法に関し、特に詳細に
は、半導体基板内に不純物元素をイオン注入し、その後
活性化処理であるアニーリングし?導電性領域を形成す
る方法及び半導体装置の製造方法に関する。
〔従来の技術〕
従来、半導体集積回路内に所定の導電率(抵抗率)を持
った導電性領域(抵抗領域)を形成する方法として、導
電性領域を形成したい■領域に、まず、不純物元素をイ
オン注入し、その後熱処理(アニーリング)によって電
気的活性化を行う方法が知られている。
この方法は、特にGaAsをはじめとするm−V族化合
物半導体の高抵抗基板にブレーナ型の導電性領域を形成
する際、利用され、このブレーナ型の導電性領域は、例
えば電界効果トランジスタ(FET)、ショットキバリ
アダイオード(SBD)、抵抗等の構成要素として使用
される。
そして、この導電性領域の導電率(抵抗率)は不純物元
素のイオン注入の諸条件、例えば、不純物元素の種類、
加速エネルギー、注入ドーズ量、基板に対する注入角度
等、及び活性化熱処理条件(アニール、アニーリング)
、例えば、熱処理温度条件、熱処理時間、昇温条件、冷
却速度条件を変えることによってのみ制御している。
〔発明が解決しようとする課題〕
しかし、上記条件のみでイオン注入法を制御し、導電性
領域の抵抗値を所望の値になるように行っても、イオン
注入条件のバラツキ、熱処理条件のバラツキ等により所
望の値からずれてしまうことがある。そして、一連の半
導体集積回路製造プロセス終了後に、導電性領域の抵抗
値が所望の値からずれてしまっていることがわかっても
、その抵抗値を修正することが不可能であった。
そのため、集積回路内での構成素子レベルでの歩留りの
向上、ひいては、半導体装置としての集積回路レベルで
の歩留り向上の妨げとなっていた。
本発明は上記問題点を解決し、所望の抵抗、値を有する
導電性領域を高歩留りで形成する方法を提供することを
目的とする。
〔課題を解決するための手段〕
本発明の導電性領域を形成する方法では、半導体基板内
に不純物元素を第1の加速電圧でイオン注入し、所望の
抵抗値より大きい抵抗値を有する導電性領域を形成し、
第1の加速電圧より低い第2の加速電圧で、半導体基板
内に不純物元素をイオン注入し、導電性領域の抵抗値を
評価し、その評価した抵抗値に基づいて、前記導電性領
域の抵抗値が所望の値となるようにアニーリングするこ
とを特徴とする。
更に本発明では、上記第3の工程でのアニーリングを局
所加熱法で行い、高精度でかつ簡単に導電率を修正する
ことを特徴とする。
また、本発明の半導体装置の製造方法では、半導体基板
内に不純物元素を第1の加速電圧でイオン注入し、所望
の抵抗値より大きい抵抗値を有する導電性領域を形成し
、導電性領域に電極を形成し、第1の加速電圧より小さ
い第2の加速電圧で、半導体基板内に不純物元素をイオ
ン注入し、半導体装置の完成前、前記所定の領域の抵抗
値を評価し、その評価した抵抗値に基づいて、前記導電
性領域の抵抗値が所望の値となるようにアニーリングし
て半導体装置内の導電性領域を形成する。
〔作用〕
本発明の導電性領域の形成方法では、まず不純物元素を
所定の領域にイオン注入し、その後、アニーリングし、
所望の導電率より高《なるようにしておく。次に不純物
元素を先の所定の領域にイオン注入し、その所定の領域
の導電率を評価したのち、その評価の結果にしたがって
、後からイオン注入した不純物元素のアニーリングを行
い、先の所定の領域の導電率を微調整して所望の値とし
ている。
また、後から注入したイオンのアニーリングにおいて、
局所表面加熱法を使用することにより、より正確な導電
率の微調整が可能になる。
また、上記方法で半導体装置内の導電性領域を形成する
ことにより、所望の特性を有する半導体装置を製造でき
る。
〔実施例〕
以下図面を参照しつつ本発明に従う実施例について説明
する。
同一符号を付した要素は同一機能を有するため重複する
説明は省略する。
第1図は本発明に従う半導体装置を製造する方法の一部
である導電性領域を形成する方法の一実施例の工程図を
示す。
第1図に・示す工程は、半導体装置、例えば半導体集積
回路の製造工程のうち本発明に従う一実施例の導電性領
域の形成工程に関連する工程のみを示している。その他
の工程については従来の製造工程を使用できるので説明
゛は省略する。
この第1図に示すように、上記実施例に示す導電性領域
を形成する方法は、形成すべき導電性領域に不純物イオ
ンを注入する第1イオン注入工程1と、第1イオン注入
工程で注入された不純物イオンをアニーリングする第1
のアニーリング工程2と、導電性領域を形成すべき場所
の両端部に電極を設ける電極形成工程3と、先の導電性
領域にオーバーラップする領域に、更に不純物イオンを
注入する第2イオン注入工程4と、半導体装置の集積回
路形成後、第2イオン注入工程で注入した不純物イオン
をア五一リングする第27二一リング工程5とより構成
されている。
以下、上記各工程及び上記実施例の原理について、第2
図、第3図を用いて詳細に説明していく。
まず、第2図(a)に示すように、第1イオン注入工程
1前にGaAs基板10内に導電性領域を形成すべき領
域の両端部にn+領域10a、10bを形成しておく。
このようにn+領域10a110bを設けてあるのは、
その上に形成する電極13と導電性領域12との間のオ
ーミックコンタクトを形成するためである。そして、導
電性領域を形成すべき部分以外をフォトレジストや絶縁
膜11等で覆い、形成すべき導電性領域の場所のみに不
純物イオンを注入できるようにする。
次に、第2図(b)に示すように第1イオン注入工程1
を実施し、例えばSi+を所定のドーズ量だけ、第1の
加速電圧、例えば100kVで注入する。この第1イオ
ン注入工程1により、導電性領域を形成すべき場所12
に不純物イオンが注入される。ここで打ち込む不純物イ
オンのドーズ量は、次に第17二一リング工程2で活性
化した際、その導電性領域の抵抗値がその所望のものよ
りわずかに大きくなるように選択する。
次に、第1アニーリング工程2を実施し、例えばN2雰
囲気中で800℃、30分程度、で全体に一様加熱して
アニーリングを行い、第1イオン注入工程1で注入した
不純物イオンを活性化して、導電性領域12を形成する
次に、第2図(c)に示すように、電極形成工程3を実
施し、先の工程で形成された導電性領域の両端部のn 
領域10a,10b上に電極13を形成する。
そして、次に、第2図(d)に示すように、先に形成し
た導電性領域12とオーバーラップした部分12aを除
き、フォトレジストや絶縁膜等でマスクし、このオーバ
ラツプした部分のみを晒した状態で第2イオン注入工程
4を実施する。
この第2イオン注入工程4では第1のイオン注入工程1
で注入した不純物イオンと同じ不純物イオン、例えばS
l を加速電圧を第2の加速電圧、例えば30kVで打
ち込む。この第2の加速電圧は先の第1イオン注入工程
1の第1の加速電圧より小さくしておくことが本発明の
特徴である。
次に、半導体装置の集積回路を完成した後、第2図(e
)に示すように、第2アニーリング工程5を実施する。
この第27二一リング工程5では、先の電極形成工程3
で形成した電極に測定用ブローブ等を介して測定器を接
続し、先の工程で形成した導電性領域12の抵抗値を測
定する。測定された抵抗値に基づき、導電性領域を局所
的にレーザスポット15で照射し、局所的アニーリング
を行う。この局所アニーリングにより、第2イオン注入
工程4で導電性領域の表面部に打ち込んだ不純物イオン
を部分的または全体を活性化し、導電性領域の抵抗値が
所望の値となるようにする。
このように、まず第1イオン注入工程1及び第17二一
リング工程2で所望の抵抗値より大きめな抵抗値を有す
る導電性領域を形成し、その後、浅くイオン注入したの
ち、先に形成した導電性領域の抵抗値を評価しながら所
望の抵抗値となるように局一所アニーリングをして、所
定の不純物イオンの量だけ活性化している。ここで第1
イオン注入工程1及び第2イオン注入工程4で注入され
たイオンを全て活性化したとき得られる抵抗値R1と、
第1イオン注入工程でイオン注入したイオンが活性化さ
れたとき得られる抵抗値R2と、所望の抵抗値R3との
関係が 旧<  R3<  12 となるように第1及び第2イオン注入工程1、4でのド
ーズ量、加速電圧、注入イオン種等を選択しなければな
らない。
そして、上記工程において、第1の加速電圧より第2の
加速電圧を低くしておくことが好ましいのは以下の理由
による。
これは、まず第1に加速電圧を低くしておくと不純物の
打ち込み深さが浅くなり、この後に実施する第27二一
リング工程5での局所アニールが行いやすく、第2には
加速電圧を低くし、打ち込み深さを浅くすることにより
、ドーズ量を変えることにより広い範囲に渡って導電率
、すなわち抵抗率を変えることができるからである。上
記第2の点について第3図を用いて説明する。
第3図は、GaAs基板上に長さ20μm1幅5μmの
領域を晒すようにマスクパターンを形成し、Sl イオ
ンを加速電圧、ドーズ量を変えてイオン注入し、完全に
アニーリングして導電性領域を形成し、その両端にオー
ミック電極をつけて、その導電性領域の抵抗値を測定し
た結果を示してある。この第3図に示すように、加速電
圧が低い方が、同じドーズ量だけイオン注入しても抵抗
値が高い。また、加速電圧が低いほうが、ドーズ量に対
して抵抗値の変動幅が大きく、広い範囲に渡って抵抗値
の:A整が可能になる。
これらの点からも、第2イオン注入工程4で加速電圧を
低くしておくことにより、第2のアニーリング工程5で
の導電性領域の抵抗率の調整が、広い範囲で微調整が可
能になる。
なお、第2イオン注入工程4でイオンを注入した際には
注入領域での結晶性が破壊され、一時的に導電性領域の
抵抗値が若干上昇するが、第1イオン注入工程では深い
領域に導電領域が形成されるため、加速電圧が小さい第
2イオン注入工程による結晶性破壊の影響は小さい。そ
して第27二一リングにより、第17二一リング工程2
終了後の導電性領域の抵抗値よりは低くすることができ
る。
本発明は上記実施例に限定されるものでなく、種々の変
形例が考えられ得る。
具体的には、上記実施例では、導電性領域の両端部に電
極を設け、この電極を利用して導電性領域の抵抗値を測
定しているが、この様な電極を設けず、測定用ブローブ
を導電性領域の両端部に当接させて抵抗値を測定しても
よい。
また、上記実施例では、導電性領域の抵抗値を直接測定
しているが、形成した集積回路の特性等より導電性領域
の抵抗値を評価し、この評価に基づいて第27二一リン
グ工程でのアニーリングを調整するようにしてもよい。
また更に、上記実施例の第27二一リング工程では、レ
ーザスポット照射による局所加熱を用いているが、この
方法以外の局所加熱励起手段、ランブ加熱、低温のフラ
ツシニアニール等でもよい。
また更に上記実施例では、第1イオン注入工程と第2イ
オン注入工程で同じイオン種を打ち込んでいるが、別の
イオン種を打ち込むようリしてもよい。
〔発明の効果〕
本発明では、先に説明したように、導電性領域の抵抗値
を正確に形成でき、その結果所望の特性の半導体装置を
歩留りよく製造することができる。
【図面の簡単な説明】
第1図は本発明に従う実施例の工程の一部を示す図、第
2図は第1図に示す各工程における半導体装置の断面構
造図、及び第3図はイオン注入による加速電圧、ドーズ
量及び抵抗値との関係を示すグラフ図である。 1 0 ・−G a A s基板、10a110b・・
・n 領域、12・・・導電性領域、13・・・電極、
15・・・レーザスポット。 実施例の工程 第  1  図 第2図

Claims (1)

  1. 【特許請求の範囲】 1、半導体基板内に不純物元素を第1の加速電圧でイオ
    ン注入し、所望の抵抗値より大きい抵抗値を有する導電
    性領域を形成する第1工程と、前記第1の加速電圧より
    低い第2の加速電圧で、半導体基板内に不純物元素をイ
    オン注入する第2の工程と、 前記第2の工程の後、前記所定の領域の抵抗値を評価し
    、その評価した抵抗値に基づいて、前記導電性領域の抵
    抗値が所望の値となるようにアニーリングする第3の工
    程とを含む半導体基板内に導電性領域を形成する方法。 2、前記第3の工程のアニーリングが局所表面アニール
    である請求項1記載の導電性領域を形成する方法。 3、半導体装置の製造方法において、 半導体基板内に不純物元素を第1の加速電圧でイオン注
    入し、所望の抵抗値より大きい抵抗値を有する導電性領
    域を形成する第1工程と、 前記導電性領域に電極を形成する第2の工程と、前記第
    1の加速電圧より低い第2の加速電圧で、半導体基板内
    に不純物元素をイオン注入する第3の工程と、 半導体装置の完成前、前記所定の領域の抵抗値を評価し
    、その評価した抵抗値に基づいて、前記導電性領域の抵
    抗値が所望の値となるようにアニーリングする第4の工
    程とにより半導体基板内に導電性領域を形成する半導体
    装置の製造方法。
JP5718589A 1989-03-09 1989-03-09 導電性領域を形成する方法及び半導体装置の製造方法 Pending JPH02237022A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5718589A JPH02237022A (ja) 1989-03-09 1989-03-09 導電性領域を形成する方法及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5718589A JPH02237022A (ja) 1989-03-09 1989-03-09 導電性領域を形成する方法及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH02237022A true JPH02237022A (ja) 1990-09-19

Family

ID=13048441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5718589A Pending JPH02237022A (ja) 1989-03-09 1989-03-09 導電性領域を形成する方法及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH02237022A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019106457A (ja) * 2017-12-12 2019-06-27 トヨタ自動車株式会社 評価用ウエハの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019106457A (ja) * 2017-12-12 2019-06-27 トヨタ自動車株式会社 評価用ウエハの製造方法

Similar Documents

Publication Publication Date Title
US4267011A (en) Method for manufacturing a semiconductor device
US5017508A (en) Method of annealing fully-fabricated, radiation damaged semiconductor devices
US4297782A (en) Method of manufacturing semiconductor devices
JPH0412615B2 (ja)
US4434013A (en) Method of making a self-aligned Schottky metal semi-conductor field effect transistor with buried source and drain
US6140164A (en) Method of manufacturing a semiconductor device
EP0030370B1 (en) Ion implanted reverse-conducting thyristor
JPH02237022A (ja) 導電性領域を形成する方法及び半導体装置の製造方法
JPS62265769A (ja) 電界効果トランジスタのスレツシヨルド電圧を調節する方法
US6291306B1 (en) Method of improving the voltage coefficient of resistance of high polysilicon resistors
JPH02237023A (ja) 導電性領域を形成する方法及び半導体装置の製造方法
USH546H (en) Formation of thin-film resistors on silicon substrates
US4416055A (en) Method of fabricating a monolithic integrated circuit structure
JP2520870B2 (ja) 半導体装置の製造方法
JPS62140451A (ja) 多結晶シリコン抵抗及び配線の製造方法
JPH04168763A (ja) ポリシリコン抵抗体の製造方法
JPS6142914A (ja) 半導体装置の製造方法
EP0259616A1 (en) Silicon semiconductor device structure and process for forming same
JP3182226B2 (ja) 導電性多結晶シリコン膜の製造方法
JPH01136331A (ja) 抵抗値調整装置及び抵抗値調整方法
JPS6030112B2 (ja) トランジスタの製造方法
JPH0528909B2 (ja)
JPH0824160B2 (ja) 半導体装置の製造方法
JPS63114159A (ja) トリム可能な高い値の多結晶シリコン抵抗
JPH02139960A (ja) 半導体装置における抵抗素子の製造方法