JPH01136331A - 抵抗値調整装置及び抵抗値調整方法 - Google Patents
抵抗値調整装置及び抵抗値調整方法Info
- Publication number
- JPH01136331A JPH01136331A JP62295632A JP29563287A JPH01136331A JP H01136331 A JPH01136331 A JP H01136331A JP 62295632 A JP62295632 A JP 62295632A JP 29563287 A JP29563287 A JP 29563287A JP H01136331 A JPH01136331 A JP H01136331A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- resistance value
- ions
- value
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 14
- 238000005468 ion implantation Methods 0.000 claims abstract description 32
- 150000002500 ions Chemical class 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000012535 impurity Substances 0.000 claims abstract description 11
- 239000007943 implant Substances 0.000 claims abstract description 4
- 239000004065 semiconductor Substances 0.000 claims description 7
- 239000007924 injection Substances 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims description 3
- 238000010884 ion-beam technique Methods 0.000 claims 1
- 238000005259 measurement Methods 0.000 claims 1
- 238000002513 implantation Methods 0.000 abstract description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 3
- 229910052785 arsenic Inorganic materials 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ＩＣ基板上にイオン注入等で形成された抵
抗値を所定の抵抗値に調整する抵抗値調整装置に関する
。
抗値を所定の抵抗値に調整する抵抗値調整装置に関する
。
または、半導体基板に活性化した不純物を含んで形成さ
れた抵抗部と、この抵抗部に配設された少なくとも一対
の電−とを備える抵抗素子の抵抗値を調整する抵抗値調
整方法に関する。
れた抵抗部と、この抵抗部に配設された少なくとも一対
の電−とを備える抵抗素子の抵抗値を調整する抵抗値調
整方法に関する。
ＩＣ基板上に抵抗を形設する方法として、イオン注入法
、熱拡散法等が知られている。第３図はモノリシックＩ
Ｃ基板１上に形設された抵抗の構造を示すもので、イオ
ン注入で形成された抵抗部２の両側には電極３，３がオ
ーミック接触して設けられている。製造工程としては、
最初にホトレジストや３１０２などのマスクを介して抵
抗部２を形成し、それからりフトオフ法などにより電極
３．３を構成する。この場合、電極３．３が形設された
時点で抵抗値が測定できる。
、熱拡散法等が知られている。第３図はモノリシックＩ
Ｃ基板１上に形設された抵抗の構造を示すもので、イオ
ン注入で形成された抵抗部２の両側には電極３，３がオ
ーミック接触して設けられている。製造工程としては、
最初にホトレジストや３１０２などのマスクを介して抵
抗部２を形成し、それからりフトオフ法などにより電極
３．３を構成する。この場合、電極３．３が形設された
時点で抵抗値が測定できる。
ところで、イオンを注入することにより抵抗を形成する
場合、イオンの注入による欠陥が発生し、注入されたイ
オンの多くが所定の置換位置になくキャリアとして十分
な機能を果たさないこと等から非常に高い表面比抵抗の
特性を示す。そのため、注入イオンの活性化のため６０
０℃以上の温度でアニールしなければならない。また、
熱拡散により抵抗を形成する場合でも同程度の温度まで
加熱する必要がある。
場合、イオンの注入による欠陥が発生し、注入されたイ
オンの多くが所定の置換位置になくキャリアとして十分
な機能を果たさないこと等から非常に高い表面比抵抗の
特性を示す。そのため、注入イオンの活性化のため６０
０℃以上の温度でアニールしなければならない。また、
熱拡散により抵抗を形成する場合でも同程度の温度まで
加熱する必要がある。
しかし、抵抗値を測定したところ目的値とかなりずれて
いても、再度イオンを注入しアニールすることができな
かった。アニール処理による高熱から、電極等が破壊さ
れるおそれがあるからである。そのため従来は、ＩＣ基
板に精度良く抵抗を設定することができなかった。
いても、再度イオンを注入しアニールすることができな
かった。アニール処理による高熱から、電極等が破壊さ
れるおそれがあるからである。そのため従来は、ＩＣ基
板に精度良く抵抗を設定することができなかった。
特に電極としてＡＩを使用する場合、再結晶温度が低く
自己拡散の活性化エネルギが小さいので、熱処理を受け
ると容易にヒロックが発生する。さらに、ＡＩは酸化膜
の生成熱が低いので酸化されやすく、酸化されることに
よりボンディング不良や多層配線におけるスルーホール
部の接続不良の原因になる。
自己拡散の活性化エネルギが小さいので、熱処理を受け
ると容易にヒロックが発生する。さらに、ＡＩは酸化膜
の生成熱が低いので酸化されやすく、酸化されることに
よりボンディング不良や多層配線におけるスルーホール
部の接続不良の原因になる。
そこでこの発明は、ＩＣ基板上にイオン注入等で形成さ
れた抵抗を所定の目的値に調整できる抵抗値調整装置を
提供することにより、ＩＣ基板上に設定する抵抗値の精
度の向上を図るものである。
れた抵抗を所定の目的値に調整できる抵抗値調整装置を
提供することにより、ＩＣ基板上に設定する抵抗値の精
度の向上を図るものである。
上記問題点を解決するためこの発明は、半導体基板に活
性化した不純物を含んで形成された抵抗部と、この抵抗
部に配設された少なくとも一対の電極とを備える抵抗素
子の抵抗値を調整する抵抗値調整装置において、一対の
電極間の抵抗値を測定する抵抗測定手段と、抵抗部に所
定のイオンを集束させて注入する集束イオン注入手段と
、抵抗測定手段の測定値が目的値になったときに集束イ
オン・注入手段によるイオン注入を停止させる注入制御
手段とを備えることを特徴とする。
性化した不純物を含んで形成された抵抗部と、この抵抗
部に配設された少なくとも一対の電極とを備える抵抗素
子の抵抗値を調整する抵抗値調整装置において、一対の
電極間の抵抗値を測定する抵抗測定手段と、抵抗部に所
定のイオンを集束させて注入する集束イオン注入手段と
、抵抗測定手段の測定値が目的値になったときに集束イ
オン・注入手段によるイオン注入を停止させる注入制御
手段とを備えることを特徴とする。
または、半導体基板に活性化した不純物を含んで形成さ
れた抵抗部と、この抵抗部に配設された少なくとも一対
の電極とを備える抵抗素子の抵抗値を調整する抵抗値調
整方法において、一対の電極間の抵抗値を測定しながら
、抵抗部の所定のイオンを集束させて注入し、抵抗の測
定値が目的値になったときに、イオン注入を停止させる
ことを特徴とする。
れた抵抗部と、この抵抗部に配設された少なくとも一対
の電極とを備える抵抗素子の抵抗値を調整する抵抗値調
整方法において、一対の電極間の抵抗値を測定しながら
、抵抗部の所定のイオンを集束させて注入し、抵抗の測
定値が目的値になったときに、イオン注入を停止させる
ことを特徴とする。
この発明は以上のように構成されているので、ＩＣ基板
上に形設された電極に接続された抵抗値測定手段と、上
記電極間に形成された抵抗部にイオンを注入する集束イ
オン注入手段の相互作用により、上記抵抗部の抵抗値の
精度の向上が図れる。
上に形設された電極に接続された抵抗値測定手段と、上
記電極間に形成された抵抗部にイオンを注入する集束イ
オン注入手段の相互作用により、上記抵抗部の抵抗値の
精度の向上が図れる。
または、抵抗値を測定しながら所定のイオンを集束させ
て注入することにより、容易に所定の抵抗を半導体基板
に設定することができる。
て注入することにより、容易に所定の抵抗を半導体基板
に設定することができる。
以下、この発明に係る抵抗値調整装置の一実施例を添付
図面に基づき説明する。なお説明において、同一要素に
は同一符号を用い、重複する説明は省略する。
図面に基づき説明する。なお説明において、同一要素に
は同一符号を用い、重複する説明は省略する。
第１図は、この実施例を示す斜視図である。モノリシッ
クＩＣ基板１には、活性化した不純物を含んで形成され
た抵抗部２が形成されている。この抵抗部２の両側には
ＡＩ、Ａｕなどの電極３゜３が一対形設されており、こ
の電極３．３には抵抗測定手段４が電気的に接続されて
いる。さらに上記抵抗部２には、集束イオン注入装置５
がイオンを集束的に注入できるようセットされている。
クＩＣ基板１には、活性化した不純物を含んで形成され
た抵抗部２が形成されている。この抵抗部２の両側には
ＡＩ、Ａｕなどの電極３゜３が一対形設されており、こ
の電極３．３には抵抗測定手段４が電気的に接続されて
いる。さらに上記抵抗部２には、集束イオン注入装置５
がイオンを集束的に注入できるようセットされている。
上記抵抗測定手段４には注入制御手段６が接続されてお
り、この注入制御手段６は上記集束イオン注入手段５に
接続されている。集束イオン注入手段５は、９．Ｐ、Ａ
ｓ、Ｇａ、ＳＬなどの不純物原子をイオンにし、これに
高いエネルギを与えてＩＣ基板に打ち込み、不純物ドー
ピングを行うものであり、加速したイオンを０，１μｍ
の径に絞ることができるので、所定のイオンをＩＣ基板
にレジスト塗布することなく注入することができる。
り、この注入制御手段６は上記集束イオン注入手段５に
接続されている。集束イオン注入手段５は、９．Ｐ、Ａ
ｓ、Ｇａ、ＳＬなどの不純物原子をイオンにし、これに
高いエネルギを与えてＩＣ基板に打ち込み、不純物ドー
ピングを行うものであり、加速したイオンを０，１μｍ
の径に絞ることができるので、所定のイオンをＩＣ基板
にレジスト塗布することなく注入することができる。
注入制御手段６は、たとえば比較回路を含んで構成され
、抵抗測定手段４で測定された電極３゜３間の抵抗値と
目的値を比較しながら、集束イオン注入手段５を電気的
あるいは機械的に制御する。
、抵抗測定手段４で測定された電極３゜３間の抵抗値と
目的値を比較しながら、集束イオン注入手段５を電気的
あるいは機械的に制御する。
具体的には、定期的に電極３，３間の抵抗値を測定し、
逐次目的値と比較する。なお、集束イオンの注入時間に
対する抵抗の増大量が実験的、経験的に判明している場
合には、ＣＰＵなどで足りない抵抗量を増加するのに要
する時間を算出してもよい。この場合、電極間の抵抗の
測定および目的値との比較は一度で良いので、短時間で
抵抗を調整することができる。
逐次目的値と比較する。なお、集束イオンの注入時間に
対する抵抗の増大量が実験的、経験的に判明している場
合には、ＣＰＵなどで足りない抵抗量を増加するのに要
する時間を算出してもよい。この場合、電極間の抵抗の
測定および目的値との比較は一度で良いので、短時間で
抵抗を調整することができる。
なお、この発明が適用されるＩＣ基板はモノリシックＩ
Ｃ基板に限定されるものではなく、例えば、ハイブリッ
ドＩＣ基板に用いられるチップにも適用することができ
る。重要なことは、抵抗値をモニタしながら集束イオン
を注入する点である。
Ｃ基板に限定されるものではなく、例えば、ハイブリッ
ドＩＣ基板に用いられるチップにも適用することができ
る。重要なことは、抵抗値をモニタしながら集束イオン
を注入する点である。
以下、この実施例の作用を、説明する。例えばＧａＡｓ
基板であれば、Ｇａイオンを注入することにより、注入
部分の抵抗値が増加するので、当初の抵抗部２の抵抗値
が目的値より小さい場合、集束イオン注入装置５でＧａ
イオンを注入する。
基板であれば、Ｇａイオンを注入することにより、注入
部分の抵抗値が増加するので、当初の抵抗部２の抵抗値
が目的値より小さい場合、集束イオン注入装置５でＧａ
イオンを注入する。
このとき、抵抗値測定手段４で常に電極３，３の間の抵
抗値をモニタし、目標値に達した時点でイオンの注入を
停止する。
抗値をモニタし、目標値に達した時点でイオンの注入を
停止する。
次に、第２図に基づき抵抗値調整方法の一実施例を説明
する。
する。
まず、半導体基板に活性化した不純物を含んで形成され
た抵抗部の両側に設定された電極間の抵抗を測定する（
ステップ１０２）。
た抵抗部の両側に設定された電極間の抵抗を測定する（
ステップ１０２）。
次に、測定値（以下、「Ｒ」という。）と目的値とを比
較して、Ｒが目的値より小さい場合にはステップ１０４
に進み、イオン注入がなされる。
較して、Ｒが目的値より小さい場合にはステップ１０４
に進み、イオン注入がなされる。
一方、Ｒが目的値より大きい場合には抵抗値の調整処理
を終了する（ステップ１０７）。ステップ１０４でイオ
ン注入がなされている間も抵抗値は定期的に測定され（
ステップ１０５）、Ｒが目的値に達したか否かが判断さ
れる（ステップ１０６）。Ｒが目的値に達していない場
合にはステップ１０４に戻り、抵抗値を増加するためス
テップ１０４乃至ステップ１０６が繰り返される。
を終了する（ステップ１０７）。ステップ１０４でイオ
ン注入がなされている間も抵抗値は定期的に測定され（
ステップ１０５）、Ｒが目的値に達したか否かが判断さ
れる（ステップ１０６）。Ｒが目的値に達していない場
合にはステップ１０４に戻り、抵抗値を増加するためス
テップ１０４乃至ステップ１０６が繰り返される。
なお上記一連の処理は、ＣＰＵなどで自動的に行うが、
手動でもよい。なお、手動で任意に切り替えられるよう
構成すれば、故障時の対処が容易になる。
手動でもよい。なお、手動で任意に切り替えられるよう
構成すれば、故障時の対処が容易になる。
従来の方法では、ＧａＡｓ基板上にＳＬのイオンを注入
したところ、抵抗値は±８０％程度変動していたが、こ
の実施例によれば、±３％程度の精度に向上させること
ができた。
したところ、抵抗値は±８０％程度変動していたが、こ
の実施例によれば、±３％程度の精度に向上させること
ができた。
この発明は以上説明したように構成されているので、Ｉ
Ｃ基板に形成された抵抗部の抵抗値を簡単かつ高精度に
調整することができる。したがって、ＩＣ基板の精度お
よび信頼性の向上が図れる。
Ｃ基板に形成された抵抗部の抵抗値を簡単かつ高精度に
調整することができる。したがって、ＩＣ基板の精度お
よび信頼性の向上が図れる。
または、容易かつ短時間で目的値に調整することができ
る。したがって、高精度なＩＣ基板を短時間で製造する
ことができる。
る。したがって、高精度なＩＣ基板を短時間で製造する
ことができる。
第１図はこの発明に係る抵抗値調整装置の一実施例を示
す斜視図、第２図はこの発明に係る抵抗調整方法の一実
施例を示す工程図、第３図はＩＣ基板上に形成された抵
抗の構造を示す斜視図である。 １・・・モノリシックＩＣ基板 ２・・・抵抗部 ３・・・電極４・・・抵抗値
測定手段 ５・・・集束イオン注入手段６・・・注入制
御手段 第２図
す斜視図、第２図はこの発明に係る抵抗調整方法の一実
施例を示す工程図、第３図はＩＣ基板上に形成された抵
抗の構造を示す斜視図である。 １・・・モノリシックＩＣ基板 ２・・・抵抗部 ３・・・電極４・・・抵抗値
測定手段 ５・・・集束イオン注入手段６・・・注入制
御手段 第２図
Claims (1)
- 【特許請求の範囲】 １、半導体基板に活性化した不純物を含んで形成された
抵抗部と、この抵抗部に配設された少なくとも一対の電
極とを備える抵抗素子の抵抗値を調整する抵抗値調整装
置において、 前記一対の電極間の抵抗値を測定する抵抗測定手段と、 前記抵抗部に所定のイオンを集束させて注入する集束イ
オン注入手段と、 前記抵抗測定手段の測定値が目的値になったときに前記
集束イオン注入手段によるイオン注入を停止させる注入
制御手段とを備えることを特徴とする抵抗値調整装置。 ２、前記集束イオン注入手段が、前記所定のイオンをほ
ぼ０．１μｍの径で集束させる集束イオンビームを注入
するところの特許請求の範囲第１項記載の抵抗値調整装
置。 ３、半導体基板に活性化した不純物を含んで形成された
抵抗部と、この抵抗部に配設された少なくとも一対の電
極とを備える抵抗素子の抵抗値を調整する抵抗値調整方
法において、 前記一対の電極間の抵抗値を測定しながら、前記抵抗部
に所定のイオンを集束させて注入し、前記抵抗の測定値
が目的値になったときに、前記イオン注入を停止させる
ことを特徴とする抵抗値調整方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62295632A JPH01136331A (ja) | 1987-11-24 | 1987-11-24 | 抵抗値調整装置及び抵抗値調整方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62295632A JPH01136331A (ja) | 1987-11-24 | 1987-11-24 | 抵抗値調整装置及び抵抗値調整方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01136331A true JPH01136331A (ja) | 1989-05-29 |
Family
ID=17823157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62295632A Pending JPH01136331A (ja) | 1987-11-24 | 1987-11-24 | 抵抗値調整装置及び抵抗値調整方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01136331A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5451529A (en) * | 1994-07-05 | 1995-09-19 | Taiwan Semiconductor Manufacturing Company | Method of making a real time ion implantation metal silicide monitor |
| WO1999008306A1 (en) * | 1997-08-06 | 1999-02-18 | Advanced Micro Devices, Inc. | Semiconductor process compensation utilizing non-uniform ion implantation methodology |
-
1987
- 1987-11-24 JP JP62295632A patent/JPH01136331A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5451529A (en) * | 1994-07-05 | 1995-09-19 | Taiwan Semiconductor Manufacturing Company | Method of making a real time ion implantation metal silicide monitor |
| WO1999008306A1 (en) * | 1997-08-06 | 1999-02-18 | Advanced Micro Devices, Inc. | Semiconductor process compensation utilizing non-uniform ion implantation methodology |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4707909A (en) | Manufacture of trimmable high value polycrystalline silicon resistors | |
| US4746377A (en) | Semiconductor device with thermally oxidized insulating and arsenic diffusion layers | |
| JPH01136331A (ja) | 抵抗値調整装置及び抵抗値調整方法 | |
| US20040203214A1 (en) | Method of manufacturing semiconductor device | |
| US6291306B1 (en) | Method of improving the voltage coefficient of resistance of high polysilicon resistors | |
| USH546H (en) | Formation of thin-film resistors on silicon substrates | |
| JPH0637163A (ja) | イオン注入評価法 | |
| JPH04168763A (ja) | ポリシリコン抵抗体の製造方法 | |
| JP2520870B2 (ja) | 半導体装置の製造方法 | |
| JP2004039776A (ja) | 温度測定方法および装置温度の管理方法 | |
| JPH02237022A (ja) | 導電性領域を形成する方法及び半導体装置の製造方法 | |
| JP3510750B2 (ja) | 半導体装置 | |
| EP0055140A2 (en) | Method of manufacturing a GaAs field effect transistor | |
| JPS63114159A (ja) | トリム可能な高い値の多結晶シリコン抵抗 | |
| JPH02237023A (ja) | 導電性領域を形成する方法及び半導体装置の製造方法 | |
| JP3401731B2 (ja) | 電荷測定方法 | |
| JPH0528909B2 (ja) | ||
| JP3105325B2 (ja) | 半導体素子の製造方法 | |
| JPH02139960A (ja) | 半導体装置における抵抗素子の製造方法 | |
| JPS6336577A (ja) | 半導体装置の製造方法 | |
| JPH01300552A (ja) | 半導体装置の製造方法 | |
| JPS6342406B2 (ja) | ||
| JPH11111635A (ja) | 半導体装置およびその製造方法 | |
| JPH0228325A (ja) | 半導体装置の製造方法 | |
| JPH0555242A (ja) | 半導体素子の製造方法 |