JPH04168763A - ポリシリコン抵抗体の製造方法 - Google Patents
ポリシリコン抵抗体の製造方法Info
- Publication number
- JPH04168763A JPH04168763A JP29640990A JP29640990A JPH04168763A JP H04168763 A JPH04168763 A JP H04168763A JP 29640990 A JP29640990 A JP 29640990A JP 29640990 A JP29640990 A JP 29640990A JP H04168763 A JPH04168763 A JP H04168763A
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- value
- layer
- resistor
- resistance value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 44
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title abstract description 7
- 239000012535 impurity Substances 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims description 13
- 150000002500 ions Chemical class 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 32
- 239000002344 surface layer Substances 0.000 abstract description 2
- 238000013461 design Methods 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 7
- 238000000137 annealing Methods 0.000 description 5
- 238000012937 correction Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000009966 trimming Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、Si集積回路等に集積されるポリシリコン抵
抗体の製造方法に関する。
抗体の製造方法に関する。
〈従来の技術〉
ポリシリコン抵抗体は、一般に、アナログICにおける
アンプのフィードバック抵抗、あるいはSRAMの負荷
抵抗等として用いられている。このような抵抗体の製造
方法としては、従来、例えばSi基板上に、CVD法等
によりポリシリコン層を成膜し、このポリシリコン層中
にPあるいはB等の導電性不純物をイオン注入し、さら
に絶縁膜にて被覆した後、その不純物をアニールにより
活性化する、等の方法が採用されている。
アンプのフィードバック抵抗、あるいはSRAMの負荷
抵抗等として用いられている。このような抵抗体の製造
方法としては、従来、例えばSi基板上に、CVD法等
によりポリシリコン層を成膜し、このポリシリコン層中
にPあるいはB等の導電性不純物をイオン注入し、さら
に絶縁膜にて被覆した後、その不純物をアニールにより
活性化する、等の方法が採用されている。
〈発明が解決しようとする課題〉
ところで、従来のポリシリコン抵抗体の製造方法によれ
ば、ポリシリコンの成膜条件による粒径のバラツキ等、
さらに不純物のイオン注入量やアニール等の諸条件によ
り、得られた抵抗体の抵抗値にバラツキが生じることが
あり、所望の高抵抗値を再現性よく得ることが難しい。
ば、ポリシリコンの成膜条件による粒径のバラツキ等、
さらに不純物のイオン注入量やアニール等の諸条件によ
り、得られた抵抗体の抵抗値にバラツキが生じることが
あり、所望の高抵抗値を再現性よく得ることが難しい。
そこで、従来では、作製した抵抗体の抵抗値を測定し、
その測定値が設計値から外れている場合には、抵抗体を
トリミング等により加工して、抵抗値を設計値に一致さ
せるといった補正を行っている。ところか、このような
補正法によると、トリミングによる加工しろ等の余分な
面積が必要となるため集積度が低下するという問題、さ
らには集積素子数が多い場合、それぞれを加工するのに
多くの時間を要し、これによりスループットが悪いとい
った問題があった。
その測定値が設計値から外れている場合には、抵抗体を
トリミング等により加工して、抵抗値を設計値に一致さ
せるといった補正を行っている。ところか、このような
補正法によると、トリミングによる加工しろ等の余分な
面積が必要となるため集積度が低下するという問題、さ
らには集積素子数が多い場合、それぞれを加工するのに
多くの時間を要し、これによりスループットが悪いとい
った問題があった。
〈課題を解決するための手段〉
上記の従来の問題点を解決するために、本発明では、形
成した抵抗体つまり不純物ドープを行った後のポリシリ
コン層の抵抗値を測定し、その測定値があらかじめ設定
した値から外れているときには、第1図に示すように、
ポリシリコン層2中に、その上層に形成した被覆絶縁膜
4を通じて所定の不純物(例えばPやB等)をイオン注
入する。
成した抵抗体つまり不純物ドープを行った後のポリシリ
コン層の抵抗値を測定し、その測定値があらかじめ設定
した値から外れているときには、第1図に示すように、
ポリシリコン層2中に、その上層に形成した被覆絶縁膜
4を通じて所定の不純物(例えばPやB等)をイオン注
入する。
く作用〉
不純物ドープ等を行うことによって得られたポリシリコ
ン抵抗体に、さらに不純物をイオン注入により再ドープ
することにより、その抵抗体の抵抗値を変化させること
ができる。従って、作製したポリシリコン抵抗体の抵抗
値を測定し、その測定値が設計値よりも高い場合には、
ポリシリコン層にドープした不純物と同じ導電形の不純
物を、一方、低い場合には異なる導電形の不純物を、そ
れぞれ設計値から外れた抵抗値分に相当する量だけイオ
ン注入することにより、ポリシリコン抵抗体の抵抗値を
設計値に一致させることが可能となる。
ン抵抗体に、さらに不純物をイオン注入により再ドープ
することにより、その抵抗体の抵抗値を変化させること
ができる。従って、作製したポリシリコン抵抗体の抵抗
値を測定し、その測定値が設計値よりも高い場合には、
ポリシリコン層にドープした不純物と同じ導電形の不純
物を、一方、低い場合には異なる導電形の不純物を、そ
れぞれ設計値から外れた抵抗値分に相当する量だけイオ
ン注入することにより、ポリシリコン抵抗体の抵抗値を
設計値に一致させることが可能となる。
〈実施例〉
本発明の実施例を、以下、図面に基づいて説明する。
第1図は本発明のポリシリコン抵抗体の製造方法の手順
を説明する図である。
を説明する図である。
まず、(a)に示すように、Si基板1表面上に5i0
2等の絶縁膜1aを形成し、次いでその絶縁膜1a表面
上にCVD法等によりポリシリコン層を一様に積層した
後、そのポリシリコン層中に、PやAsあるいはB等の
導電性不純物を、所定の量だけイオン注入してドープポ
リシリコン層2を形成する。
2等の絶縁膜1aを形成し、次いでその絶縁膜1a表面
上にCVD法等によりポリシリコン層を一様に積層した
後、そのポリシリコン層中に、PやAsあるいはB等の
導電性不純物を、所定の量だけイオン注入してドープポ
リシリコン層2を形成する。
次に、(b)に示すように、フォトリソグラフィ法によ
って、後の工程で形成する電極とオーミックコンタクト
をとる部分のドープポリシリコン層2のみが露呈するよ
うに、この層2の表面をフォトレジスト膜6により選択
的に被覆した後、その露呈部に、先と同じ導電形の不純
物を高濃度でイオン注入してコンタクト部3を形成する
。次いでフォトレジスト膜6を除去した後、フォトリソ
グラフィ法・エツチング等によってドープポリシリコン
層2の不要な部分を除去する(C)。
って、後の工程で形成する電極とオーミックコンタクト
をとる部分のドープポリシリコン層2のみが露呈するよ
うに、この層2の表面をフォトレジスト膜6により選択
的に被覆した後、その露呈部に、先と同じ導電形の不純
物を高濃度でイオン注入してコンタクト部3を形成する
。次いでフォトレジスト膜6を除去した後、フォトリソ
グラフィ法・エツチング等によってドープポリシリコン
層2の不要な部分を除去する(C)。
次に、フォトレジストを除去した後、5i02等の絶縁
層4をSi基板1上の全面に積層する(d)。
層4をSi基板1上の全面に積層する(d)。
この状態で、アニール等の熱処理を施して注入した不純
物の活性化を行う。次いで、(e)に示すように、フォ
トリソグラフィ法・エツチング等によってコンタクト部
3の窓あけを行い、さらにWやTi等の電極用金属層を
成膜した後、その膜をパターニングして電極5を形成す
る。そして、げ)に示すように絶縁層4の平坦化を行う
。
物の活性化を行う。次いで、(e)に示すように、フォ
トリソグラフィ法・エツチング等によってコンタクト部
3の窓あけを行い、さらにWやTi等の電極用金属層を
成膜した後、その膜をパターニングして電極5を形成す
る。そして、げ)に示すように絶縁層4の平坦化を行う
。
以上の工程によりSi基板1上に、ドープポリシリコン
層2つまりポリシリコン抵抗体と、その両端部にそれぞ
れコンタクト部3を通じて導通する電極5を得ることが
できる。
層2つまりポリシリコン抵抗体と、その両端部にそれぞ
れコンタクト部3を通じて導通する電極5を得ることが
できる。
さて、本発明方法においては、得られたポリシリコン抵
抗体の抵抗値を測定し、その測定値が所望の設計値から
外れている場合には、(区に示すように、抵抗体として
のドープポリシリコン層2の表面層に不純物を絶縁層4
を通じて高エネルギでイオン注入して、不純物再注入領
域2aを形成した後、再度、不純物活性化のための熱処
理を行う。
抗体の抵抗値を測定し、その測定値が所望の設計値から
外れている場合には、(区に示すように、抵抗体として
のドープポリシリコン層2の表面層に不純物を絶縁層4
を通じて高エネルギでイオン注入して、不純物再注入領
域2aを形成した後、再度、不純物活性化のための熱処
理を行う。
すなわち、抵抗測定値が設計値よりも高い場合には、ド
ープポリシリコン層2中の不純物と同じ導電形の不純物
を、一方、低い場合には異なる導電形の不純物を、それ
ぞれ設計値から外れた抵抗値分に相当する量だけイオン
注入した後、アニール等の熱処理を施す。このような不
純物イオンの再注入・熱処理により、ドープポリシリコ
ン層2の抵抗値を設計値に一致するように補正でき、こ
れにより、常に一定の高抵抗値を有するポリシリコン抵
抗体を得ることが可能となる。
ープポリシリコン層2中の不純物と同じ導電形の不純物
を、一方、低い場合には異なる導電形の不純物を、それ
ぞれ設計値から外れた抵抗値分に相当する量だけイオン
注入した後、アニール等の熱処理を施す。このような不
純物イオンの再注入・熱処理により、ドープポリシリコ
ン層2の抵抗値を設計値に一致するように補正でき、こ
れにより、常に一定の高抵抗値を有するポリシリコン抵
抗体を得ることが可能となる。
ここで、ドープポリシリコン層2の上層に形成される絶
縁層4は、注入不純物のアニール時の外方への拡散を防
止するために、その膜厚が、通常1μm程度と厚く、こ
のため、上記の抵抗値補正時の不純物イオン注入は、例
えばMeV以上の高エネルギて行う必要がある。
縁層4は、注入不純物のアニール時の外方への拡散を防
止するために、その膜厚が、通常1μm程度と厚く、こ
のため、上記の抵抗値補正時の不純物イオン注入は、例
えばMeV以上の高エネルギて行う必要がある。
なお、S1ウエハやS1チツプに形成した複数のポリシ
リコン抵抗体のうち一部のみの抵抗値補正を行う場合に
は、例えば第2図に示すように、フォトリソグラフィ法
等により補正を行う部分以外を、膜厚の厚いフナトレジ
スト膜7て被覆しておき、この状態て、不純物イオン注
入を高エネルギで行うようにすればよい。さらに、ウェ
ハもしくはイオンビームのいずれか一方を走査して、補
正を要する部分のみ不純物を選択的にイオン注入する等
の方法により、ドープポリシリコン層2に不純イオンを
再注入するようにしてもよい。
リコン抵抗体のうち一部のみの抵抗値補正を行う場合に
は、例えば第2図に示すように、フォトリソグラフィ法
等により補正を行う部分以外を、膜厚の厚いフナトレジ
スト膜7て被覆しておき、この状態て、不純物イオン注
入を高エネルギで行うようにすればよい。さらに、ウェ
ハもしくはイオンビームのいずれか一方を走査して、補
正を要する部分のみ不純物を選択的にイオン注入する等
の方法により、ドープポリシリコン層2に不純イオンを
再注入するようにしてもよい。
また、電極5の材料としてAA等の低融点金属を用いる
場合には、抵抗値補正時においてイオン注入後の熱処理
により電極が溶解することがあるが、その場合には、(
e)工程においてコンタクト部3の窓あけを行った後に
、まずはその窓内部にポリシリコン・高融点金属等を積
層して、この状態て抵抗値の測定行い、次いで抵抗値補
正を行った後に、AA等の低融点金属を成膜・パターニ
ングするようにすればよい。
場合には、抵抗値補正時においてイオン注入後の熱処理
により電極が溶解することがあるが、その場合には、(
e)工程においてコンタクト部3の窓あけを行った後に
、まずはその窓内部にポリシリコン・高融点金属等を積
層して、この状態て抵抗値の測定行い、次いで抵抗値補
正を行った後に、AA等の低融点金属を成膜・パターニ
ングするようにすればよい。
〈発明の効果〉
以」二説明したように、本発明によれば、所定の不純物
をドープすることによって得られたポリシリコン抵抗体
の抵抗測定値が、所望の設計値から外れている場合には
、イオン注入によりポリシリコン抵抗体中に不純物を再
度ドープすることにより抵抗値の補正を行うので、従来
のように、トリミング等の加工技術を要することなく、
ポリシリコン抵抗体の製造プロセス技術のみを用いた簡
単な工程を付加するたけて、抵抗値を容易に補正するこ
とが可能となり、スループットが向上する。
をドープすることによって得られたポリシリコン抵抗体
の抵抗測定値が、所望の設計値から外れている場合には
、イオン注入によりポリシリコン抵抗体中に不純物を再
度ドープすることにより抵抗値の補正を行うので、従来
のように、トリミング等の加工技術を要することなく、
ポリシリコン抵抗体の製造プロセス技術のみを用いた簡
単な工程を付加するたけて、抵抗値を容易に補正するこ
とが可能となり、スループットが向上する。
また、抵抗値補正のための加工しろが不要て、Siウェ
ハやSiチップ等の面積を存効に利用することが可能と
なる。なお、イオン注入法は、ビーム走査等によって不
純物を所望の部位に選択的に注入できることから、−枚
のウェハあるいは一チップ内において抵抗値がばらつい
た場合でも、そのばらつきを低減することも可能となる
。
ハやSiチップ等の面積を存効に利用することが可能と
なる。なお、イオン注入法は、ビーム走査等によって不
純物を所望の部位に選択的に注入できることから、−枚
のウェハあるいは一チップ内において抵抗値がばらつい
た場合でも、そのばらつきを低減することも可能となる
。
第1図は本発明のポリシリコン抵抗体の製造方法の手順
を説明する図で、第2図はその変形例の説明図である。 1・・・Si基板 2・・・ドープポリシリコン 2a・・・不純物再注入領域 3・・・コンタクト部 4・・・絶縁層 5・・・電極 特許出願人 株式会社島津製作所代 理 人
弁理士 西1)新 (b) (c)
を説明する図で、第2図はその変形例の説明図である。 1・・・Si基板 2・・・ドープポリシリコン 2a・・・不純物再注入領域 3・・・コンタクト部 4・・・絶縁層 5・・・電極 特許出願人 株式会社島津製作所代 理 人
弁理士 西1)新 (b) (c)
Claims (1)
- 基板上にポリシリコン層を積層し、この層中に所定の
導電性不純物をドープすることによって抵抗体を形成す
る方法において、上記不純物ドープを行った後の上記ポ
リシリコン層の抵抗値を測定し、その測定値があらかじ
め設定した値から外れているときには、上記ポリシリコ
ン層中に、その上層に形成した被覆絶縁膜を通じて所定
の不純物をイオン注入することを特徴とする、ポリシリ
コン抵抗体の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29640990A JPH04168763A (ja) | 1990-10-31 | 1990-10-31 | ポリシリコン抵抗体の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29640990A JPH04168763A (ja) | 1990-10-31 | 1990-10-31 | ポリシリコン抵抗体の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04168763A true JPH04168763A (ja) | 1992-06-16 |
Family
ID=17833174
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29640990A Pending JPH04168763A (ja) | 1990-10-31 | 1990-10-31 | ポリシリコン抵抗体の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04168763A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH098063A (ja) * | 1995-06-23 | 1997-01-10 | Nec Corp | 半導体集積装置の製造方法 |
WO1999008306A1 (en) * | 1997-08-06 | 1999-02-18 | Advanced Micro Devices, Inc. | Semiconductor process compensation utilizing non-uniform ion implantation methodology |
US6620635B2 (en) | 2002-02-20 | 2003-09-16 | International Business Machines Corporation | Damascene resistor and method for measuring the width of same |
US6635983B1 (en) * | 1999-09-02 | 2003-10-21 | Micron Technology, Inc. | Nitrogen and phosphorus doped amorphous silicon as resistor for field emission device baseplate |
KR20040044725A (ko) * | 2002-11-21 | 2004-05-31 | 삼성전자주식회사 | 저농도 이온 도핑된 실리콘 저항 측정용 샘플 및 이의제조 방법 |
DE102006011708A1 (de) * | 2006-03-14 | 2007-09-20 | Infineon Technologies Ag | Polykristalliner Widerstand und Verfahren zu dessen Herstellung |
-
1990
- 1990-10-31 JP JP29640990A patent/JPH04168763A/ja active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH098063A (ja) * | 1995-06-23 | 1997-01-10 | Nec Corp | 半導体集積装置の製造方法 |
WO1999008306A1 (en) * | 1997-08-06 | 1999-02-18 | Advanced Micro Devices, Inc. | Semiconductor process compensation utilizing non-uniform ion implantation methodology |
JP2001512904A (ja) * | 1997-08-06 | 2001-08-28 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 非均一イオン注入法を用いる半導体処理の補償 |
US6635983B1 (en) * | 1999-09-02 | 2003-10-21 | Micron Technology, Inc. | Nitrogen and phosphorus doped amorphous silicon as resistor for field emission device baseplate |
US6911766B2 (en) | 1999-09-02 | 2005-06-28 | Micron Technology, Inc. | Nitrogen and phosphorus doped amorphous silicon as resistor for field emission display device baseplate |
US7097526B2 (en) | 1999-09-02 | 2006-08-29 | Micron Technology, Inc. | Method of forming nitrogen and phosphorus doped amorphous silicon as resistor for field emission display device baseplate |
US7239075B2 (en) | 1999-09-02 | 2007-07-03 | Micron Technology, Inc. | Nitrogen and phosphorus doped amorphous silicon as resistor for field emission display device baseplate |
US6620635B2 (en) | 2002-02-20 | 2003-09-16 | International Business Machines Corporation | Damascene resistor and method for measuring the width of same |
US6815319B2 (en) | 2002-02-20 | 2004-11-09 | International Business Machines Corporation | Damascene resistor and method for measuring the width of same |
US7176485B2 (en) | 2002-02-20 | 2007-02-13 | International Business Machines Corporation | Damascene resistor and method for measuring the width of same |
KR20040044725A (ko) * | 2002-11-21 | 2004-05-31 | 삼성전자주식회사 | 저농도 이온 도핑된 실리콘 저항 측정용 샘플 및 이의제조 방법 |
DE102006011708A1 (de) * | 2006-03-14 | 2007-09-20 | Infineon Technologies Ag | Polykristalliner Widerstand und Verfahren zu dessen Herstellung |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0466166A1 (en) | Gate or interconnection for semiconductor device and method of manufacture thereof | |
KR100363667B1 (ko) | 안정화된폴리실리콘저항기및그제조방법 | |
US4502894A (en) | Method of fabricating polycrystalline silicon resistors in integrated circuit structures using outdiffusion | |
JPS60109260A (ja) | 補償された多結晶シリコン抵抗素子 | |
JPH04168763A (ja) | ポリシリコン抵抗体の製造方法 | |
KR980006372A (ko) | 반도체장치의 커패시터 제조방법 | |
US6136634A (en) | Method of manufacturing semiconductor resistors | |
JPS63202953A (ja) | 半導体装置の製造方法 | |
JPH0528909B2 (ja) | ||
JPS5826177B2 (ja) | 半導体装置の製造方法 | |
JPS5934999Y2 (ja) | 抵抗体 | |
JP2901262B2 (ja) | ポリシリコン抵抗素子の製造方法 | |
JPH0437060A (ja) | 半導体抵抗素子 | |
JP2009239068A (ja) | 半導体装置及びその製造方法 | |
JPS63305544A (ja) | 拡散抵抗の形成方法 | |
JPH09321224A (ja) | 半導体装置及びその製造方法 | |
WO1997007545A1 (fr) | Procede de fabrication d'un circuit integre a semi-conducteur | |
JPH02291120A (ja) | GaAs電界郊果トランジスタの製法 | |
JPH01268169A (ja) | バイポーラトランジスタ | |
JPH02199865A (ja) | 半導体装置の製造方法 | |
JPH06252391A (ja) | Mosfet及びその製造方法 | |
JPS6068611A (ja) | 半導体装置の製造方法 | |
JPS6328341B2 (ja) | ||
JPS5891630A (ja) | 半導体装置の製造方法 | |
JPS6066474A (ja) | 半導体装置の製造方法 |