JPS6030112B2 - トランジスタの製造方法 - Google Patents
トランジスタの製造方法Info
- Publication number
- JPS6030112B2 JPS6030112B2 JP14086776A JP14086776A JPS6030112B2 JP S6030112 B2 JPS6030112 B2 JP S6030112B2 JP 14086776 A JP14086776 A JP 14086776A JP 14086776 A JP14086776 A JP 14086776A JP S6030112 B2 JPS6030112 B2 JP S6030112B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- conductivity type
- layer
- polycrystalline silicon
- polysilicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 26
- 239000012535 impurity Substances 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 description 21
- 238000000034 method Methods 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 10
- 238000005468 ion implantation Methods 0.000 description 9
- 230000000087 stabilizing effect Effects 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 238000002513 implantation Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/7302—Bipolar junction transistors structurally associated with other devices
- H01L29/7304—Bipolar junction transistors structurally associated with other devices the device being a resistive element, e.g. ballasting resistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は例えばトランジスタの如き半導体素子、特に安
定化抵抗を必要とする高周波高出力トランジスタのェミ
ツタ安定化抵抗の製造方法に関する。
定化抵抗を必要とする高周波高出力トランジスタのェミ
ツタ安定化抵抗の製造方法に関する。
従来の高周波高出力トランジスタでは、ェミツタ安定化
抵抗として例えば白金のような抵抗金属層、あるいはコ
レクタ基板にベース不純物を選択拡散して得る高抵抗層
を用いている。
抵抗として例えば白金のような抵抗金属層、あるいはコ
レクタ基板にベース不純物を選択拡散して得る高抵抗層
を用いている。
しかし前記抵抗金属層を安定化抵抗として用いる場合こ
の抵抗部分の電流密度の増加による破壊が起こりやすい
。またベース不純物の拡散による高抵抗層を用いる場合
では、電流密度を小さくできるが、コレクタ部との接合
により半導体装置としての寄生客量が増加し、素子の高
周波特性を低下させる。これらの欠点を除去するために
ェミッタ拡散に用いる高濃度不純物含有多結晶シリコン
層を安定化抵抗として用いる方法が考えられている。し
かしこの方法においても同一製造工程で調節できる抵抗
値の中が狭く、トランジスタの電力容量、トランジスタ
を動作させる状態がＣ級かＡ級か、また使用周波数等に
よって要求される適切なェミツタバラスト抵抗の抵抗値
の全てを同一製造工程では実現できなかった。このため
、要求毎にパターンを要求する必要が生じ、さらに抵抗
値の増加とともに寄生素子による影響の増加を免がれ得
なかつた。この発明の目的は抵抗値可変中が大きく、抵
抗値の調節によっても寄生容量が増加することのないェ
ミッタバラスト抵抗の製造方法を得ることにある。
の抵抗部分の電流密度の増加による破壊が起こりやすい
。またベース不純物の拡散による高抵抗層を用いる場合
では、電流密度を小さくできるが、コレクタ部との接合
により半導体装置としての寄生客量が増加し、素子の高
周波特性を低下させる。これらの欠点を除去するために
ェミッタ拡散に用いる高濃度不純物含有多結晶シリコン
層を安定化抵抗として用いる方法が考えられている。し
かしこの方法においても同一製造工程で調節できる抵抗
値の中が狭く、トランジスタの電力容量、トランジスタ
を動作させる状態がＣ級かＡ級か、また使用周波数等に
よって要求される適切なェミツタバラスト抵抗の抵抗値
の全てを同一製造工程では実現できなかった。このため
、要求毎にパターンを要求する必要が生じ、さらに抵抗
値の増加とともに寄生素子による影響の増加を免がれ得
なかつた。この発明の目的は抵抗値可変中が大きく、抵
抗値の調節によっても寄生容量が増加することのないェ
ミッタバラスト抵抗の製造方法を得ることにある。
本発明によればェミッタ拡散に用いるために高濃度にド
ープしたポリシリコン層を用い、このポリシリコン層に
イオン注入法、プラズマエッチェング法を用いることに
より、寄生素子を増加させることなく、抵抗値の調整が
可能である高周波高出力トランジスタのェミッタ安定化
抵抗の製造方法を得る。
ープしたポリシリコン層を用い、このポリシリコン層に
イオン注入法、プラズマエッチェング法を用いることに
より、寄生素子を増加させることなく、抵抗値の調整が
可能である高周波高出力トランジスタのェミッタ安定化
抵抗の製造方法を得る。
以下この発明の一実施例について図面を用いてさらに詳
しく説明する。
しく説明する。
第１図は本発明の製造方法によって得られる半導体装置
の構造を示したもので、これは従来のドープトポリシー
Ｊコン層を安定化抵抗として用いたトランジスタと構造
上は同じである。
の構造を示したもので、これは従来のドープトポリシー
Ｊコン層を安定化抵抗として用いたトランジスタと構造
上は同じである。
トランジスタのコレクタ部である半導体基板１に不純物
を拡散してベース部２を形成し、表面の酸化膜４にェミ
ッタ領域拡散窓をあげ、この拡散窓から酸化膜４上に延
在するように、例えば砥素である不純物を高濃度に含有
するドープトポリシリコン層５を形成し、その後熱処理
によってポリシリコン層５中の硯素を拡散してェミッタ
部３を形成する。尚５ａは上記ドープトポリシリコン層
５の１部で、ェミッタバラスト抵抗として用いられる部
分を示す。本発明ではこのドープトポリシリコン層５ａ
に棚秦等のイオンの注入又はプラズマエッチングもしく
はこれらの両者を行うことによってェミッタバラスト抵
抗の抵抗値を調節している。その後金属蒸着により電極
６が形成される。第２図はェミッタの拡散源としてＡｓ
を高濃度にドーブしたポリシリコン層にＢ＋をイオン注
入した場合の層抵抗の変化率の特性例で、７はポリシリ
コンの厚さが６７００△、Ｂ＋の注入エネルギー８０Ｋ
ｅＶ、アニール温度５５０こ０の場合で、８はポリシリ
コンの厚さが７６００Ａ、Ｂ＋の注入エネルギーが９０
ＫｅＶ、アニール温度５５０ｏ０の場合である。
を拡散してベース部２を形成し、表面の酸化膜４にェミ
ッタ領域拡散窓をあげ、この拡散窓から酸化膜４上に延
在するように、例えば砥素である不純物を高濃度に含有
するドープトポリシリコン層５を形成し、その後熱処理
によってポリシリコン層５中の硯素を拡散してェミッタ
部３を形成する。尚５ａは上記ドープトポリシリコン層
５の１部で、ェミッタバラスト抵抗として用いられる部
分を示す。本発明ではこのドープトポリシリコン層５ａ
に棚秦等のイオンの注入又はプラズマエッチングもしく
はこれらの両者を行うことによってェミッタバラスト抵
抗の抵抗値を調節している。その後金属蒸着により電極
６が形成される。第２図はェミッタの拡散源としてＡｓ
を高濃度にドーブしたポリシリコン層にＢ＋をイオン注
入した場合の層抵抗の変化率の特性例で、７はポリシリ
コンの厚さが６７００△、Ｂ＋の注入エネルギー８０Ｋ
ｅＶ、アニール温度５５０こ０の場合で、８はポリシリ
コンの厚さが７６００Ａ、Ｂ＋の注入エネルギーが９０
ＫｅＶ、アニール温度５５０ｏ０の場合である。
第３図は同じドープトポリシリコン層をプラズマエッチ
ング法にり表面を除去して厚さを変化せしめた場合の層
抵抗の変化率の特性例である。ポリシリコンは単結晶シ
リコンと異って５５０００程度の低温でイオン注入のア
ニールが可能であるためェミッタ形成後においても素子
特性を劣化させるようなことはない。
ング法にり表面を除去して厚さを変化せしめた場合の層
抵抗の変化率の特性例である。ポリシリコンは単結晶シ
リコンと異って５５０００程度の低温でイオン注入のア
ニールが可能であるためェミッタ形成後においても素子
特性を劣化させるようなことはない。
もちろんェミッタ拡散前にイオン注入工程を施して同一
アニール工程でェミッ夕拡散とイオン注入領域の活性化
を行ってもよい。このように、本願発明によれば、イオ
ン注入法とプラズマエッチング法のどちらか一方または
両方を組み合せることによって、トランジスタに用いる
ヱミッタ安定化抵抗として寄生容量等の寄生素子の影響
を増加させることなく、その値を大きく変化できる。
アニール工程でェミッ夕拡散とイオン注入領域の活性化
を行ってもよい。このように、本願発明によれば、イオ
ン注入法とプラズマエッチング法のどちらか一方または
両方を組み合せることによって、トランジスタに用いる
ヱミッタ安定化抵抗として寄生容量等の寄生素子の影響
を増加させることなく、その値を大きく変化できる。
第２，３図を参照すると抵抗値は１倍から１０倍近くま
で増大させ得ることがわかる。従って素子成造工程とし
てェミッタ形成後にそれぞれの使用目的に応じた抵抗値
を得ることができる。なお上述せる実施例ではェミッ夕
拡散源として船をドープしたポリシリコンを用い、イオ
ン注入物質にＢ＋を用いたが、ポリシリコンにドープさ
せるものはェミツタを形成る不純物であれば船には限ら
ない。
で増大させ得ることがわかる。従って素子成造工程とし
てェミッタ形成後にそれぞれの使用目的に応じた抵抗値
を得ることができる。なお上述せる実施例ではェミッ夕
拡散源として船をドープしたポリシリコンを用い、イオ
ン注入物質にＢ＋を用いたが、ポリシリコンにドープさ
せるものはェミツタを形成る不純物であれば船には限ら
ない。
又イオン注入物質もドープトポリシリコン中の不純物を
相殺するものであればＢ十に限らない。イオン注入の方
法もエネルギーやドーズ量が限定されるものではなく、
複数の異なるエネルギーや異なるドーズ量を組み合わせ
、複数回重ねてイオン注入を行ってもよい。
相殺するものであればＢ十に限らない。イオン注入の方
法もエネルギーやドーズ量が限定されるものではなく、
複数の異なるエネルギーや異なるドーズ量を組み合わせ
、複数回重ねてイオン注入を行ってもよい。
第１図は本発明の製造方法によって得られる高周波高出
力トランジスタの断面図を示す。 １：コレクタ、２：ベース、３：工ミツタ、４：絶縁層
、５：ドープトポリシリコン層、５ａ：ドープトポリシ
リコン層パラスト抵抗部、６：電極導電層。 第２図は船ドープトポリシリコン層へＢ＋をイオン注入
した場合の注入量に対するポリシリコン層の層抵抗の変
化率の特性例を示すグラフである。 ７：ポリシリコン厚さが平均６７００Ａ、アニール温度
５５０００、Ｂ＋注入エネルギー８皿ｅＶ、８：ポリシ
リコン厚さが平均７６００Ａ、アニール温度５５０℃、
Ｂ＋注入エネルギー９０ＫｅＶ。 第３図はＡｓドープトポリシリコン層をプラズマエッチ
ングした場合のポリシリコン層の層抵抗の変化率の特性
例を示すグラフである。 多１図 家２図 第３図
力トランジスタの断面図を示す。 １：コレクタ、２：ベース、３：工ミツタ、４：絶縁層
、５：ドープトポリシリコン層、５ａ：ドープトポリシ
リコン層パラスト抵抗部、６：電極導電層。 第２図は船ドープトポリシリコン層へＢ＋をイオン注入
した場合の注入量に対するポリシリコン層の層抵抗の変
化率の特性例を示すグラフである。 ７：ポリシリコン厚さが平均６７００Ａ、アニール温度
５５０００、Ｂ＋注入エネルギー８皿ｅＶ、８：ポリシ
リコン厚さが平均７６００Ａ、アニール温度５５０℃、
Ｂ＋注入エネルギー９０ＫｅＶ。 第３図はＡｓドープトポリシリコン層をプラズマエッチ
ングした場合のポリシリコン層の層抵抗の変化率の特性
例を示すグラフである。 多１図 家２図 第３図
Claims (1)
- １ 一導電型のベース領域の所定部を露出してその他の
部分を絶縁膜でおおう工程と、前記露出部をおおいかつ
前記絶縁膜上に延在する他の導電型不純物を含む多結晶
シリコン層を形成する工程と、該多結晶シリコン層から
前記他の導電型の不純物を前記ベース領域に導入して他
の導電型のエミツタ領域を形成する工程と、前記絶縁膜
上の前記多結晶シリコンの所定部に前記一導電型の不純
物を導入して前記所定部の多結晶シリコンの比抵抗を高
める工程と含み、前記比抵抗の高められた多結晶シリコ
ンをエミツタに接続された抵抗として用いることを特徴
とするトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14086776A JPS6030112B2 (ja) | 1976-11-22 | 1976-11-22 | トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14086776A JPS6030112B2 (ja) | 1976-11-22 | 1976-11-22 | トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5365077A JPS5365077A (en) | 1978-06-10 |
| JPS6030112B2 true JPS6030112B2 (ja) | 1985-07-15 |
Family
ID=15278579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14086776A Expired JPS6030112B2 (ja) | 1976-11-22 | 1976-11-22 | トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6030112B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0482825U (ja) * | 1990-11-28 | 1992-07-20 | ||
| JPH0482824U (ja) * | 1990-11-28 | 1992-07-20 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4446613A (en) * | 1981-10-19 | 1984-05-08 | Intel Corporation | Integrated circuit resistor and method of fabrication |
-
1976
- 1976-11-22 JP JP14086776A patent/JPS6030112B2/ja not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0482825U (ja) * | 1990-11-28 | 1992-07-20 | ||
| JPH0482824U (ja) * | 1990-11-28 | 1992-07-20 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5365077A (en) | 1978-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3747203A (en) | Methods of manufacturing a semiconductor device | |
| US3959025A (en) | Method of making an insulated gate field effect transistor | |
| US4597159A (en) | Method of manufacturing SiO2 -Si interface for floating gate semiconductor device | |
| US3796929A (en) | Junction isolated integrated circuit resistor with crystal damage near isolation junction | |
| US3660735A (en) | Complementary metal insulator silicon transistor pairs | |
| JPS6336147B2 (ja) | ||
| JP3213357B2 (ja) | シリコンスライス内に白金イオンを導入および拡散する方法 | |
| JPH0614532B2 (ja) | 多結晶半導体材料中に抵抗体を形成する方法 | |
| US3596347A (en) | Method of making insulated gate field effect transistors using ion implantation | |
| JPS6241425B2 (ja) | ||
| US5219773A (en) | Method of making reoxidized nitrided oxide MOSFETs | |
| JPH0361337B2 (ja) | ||
| JPS5910589B2 (ja) | モノリシック集積ｉ↑２ｌ回路のプレ−ナ拡散方法 | |
| US4043024A (en) | Method of manufacturing a semiconductor storage device | |
| US3929512A (en) | Semiconductor devices | |
| JPH0828502B2 (ja) | 双方向性の電力用縦形ｍｏｓ素子およびそれの製造方法 | |
| JPS6030112B2 (ja) | トランジスタの製造方法 | |
| JPH04215424A (ja) | 金属半導体オーム接触接点形成処理方法 | |
| JPH0558257B2 (ja) | ||
| JP3001362B2 (ja) | 半導体装置の製造方法 | |
| JPH10223650A (ja) | 半導体デバイスおよびその製造方法 | |
| JP2001332697A (ja) | 半導体抵抗素子を有する半導体装置とその製造方法 | |
| JPH0770543B2 (ja) | トランジスタの製造方法 | |
| JP2528660B2 (ja) | 化合物半導体導電層の形成方法 | |
| JPS6210033B2 (ja) |