KR0168020B1 - 가변 저항 반도체 소자 및 그 제조방법 - Google Patents
가변 저항 반도체 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR0168020B1 KR0168020B1 KR1019950061308A KR19950061308A KR0168020B1 KR 0168020 B1 KR0168020 B1 KR 0168020B1 KR 1019950061308 A KR1019950061308 A KR 1019950061308A KR 19950061308 A KR19950061308 A KR 19950061308A KR 0168020 B1 KR0168020 B1 KR 0168020B1
- Authority
- KR
- South Korea
- Prior art keywords
- resistor
- layer
- resistance
- semiconductor device
- silicon layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 67
- 238000000034 method Methods 0.000 title claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 32
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 32
- 239000010703 silicon Substances 0.000 claims abstract description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 20
- 229920005591 polysilicon Polymers 0.000 claims description 20
- 150000004767 nitrides Chemical class 0.000 claims description 19
- 239000012535 impurity Substances 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 229910000838 Al alloy Inorganic materials 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 238000011065 in-situ storage Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims 1
- 241000700605 Viruses Species 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910019142 PO4 Inorganic materials 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 description 1
- 239000010452 phosphate Substances 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
하부실리콘층, 제1절연층 및 상부실리콘층으로 구송된 반도체 웨이퍼에 형성되는 가변 저항 반도체 소자에 관하여 개시한다. 본 발명은 하부실리콘층, 제1절연층 및 상부실리콘층으로 구성된 반도체 웨이퍼와, 상기 제1절연층 상에 상부 실리콘층으로 구성되고 제2절연층으로 둘러싸인 저항체와, 상기 제2절연층 상에 형성되고 전압을 인가함으로써 상기 저항체의 저항을 변화시킬 수 있는 저항 조절 전극과, 상기 저항체와 전기적으로 연결된 저항체 전극을 포함하는 것을 특징으로 하는 반도체 소자를 제공한다. 본 발명에 따른 가변 저항 소자는 저항체 외에 저항 조절 전극을 포함하므로 반도체 장치가 완성된 후에도 저항 조절 전극을 포함하므로 반도체 장치가 완성된 후에도 저항 조절 전극의 바이러스 상태에 따라 저항체의 저항값이 변하게 할 수 있다.
Description
제1도는 종래 기술에 의한 반도체 장치의 저항 소자를 도시한 평면도이다.
제2도는 상기 제1도의 A-A'에 따른 반도체 장치의 저항 소자를 도시한 단면도이다.
제3도는 본 발명에 의한 가변 저항 반도체 소자의 평면도이다.
제4도는 상기 제3도의 A-A'에 따른 가변 저항 반도체 소자의 단명도이다.
제5도는 상기 제3도의 B-B'에 따른 가변 저항 반도체 소자의 단면도이다.
제6도 내지 제10도는 본 발명에 의한 가변 저항 반도체 소자의 제조방법을 도시한 단면도들이다.
제11도는 일반적인 저항체의 사시도이다.
제12도는 본 발명의 저항 조절 전극이 바이어스 되지 않았을 때 저항 소자의 단면도이다.
제13도는 본 발명의 저항 조절 전극이 바이어스 되었을 때 공핍층이 확대된 저항 소자의 단면도이다.
본 발명은 가변 저항 반도체 소자 및 그 제조방법에 관한 것으로, 특히 하부실리콘층, 제1절연층, 상부실리콘층으로 구성된 반도체 웨이퍼에 형성되는 가변 저항 반도체 소자 및 그 제조방법에 관한 것이다.
일반적으로, 반도체 장치 내부에는 고저항이 사용된다. 반도체 장치의 내부의 고저항은 부하전류의 값을 작게 하여 반도체 장치의 소비 전력을 최소화하고 소프트 에러 비율을 적절하게 유지시킨다. 여기서, 종래의 반도체 장치의 저항 소자를 설명한다.
제1도는 종래 기술에 의한 반도체 장치의 저항 소자를 도시한 평면도이고, 제2도는 상기 제1도의 A-A'에 따른 반도체 장치의 저항소자를 도시한 단면도이다.
제1도 및 제2도를 참조하면, 종래의 반도체 장치의 저항 소자는 실리콘 기판(10) 상에 필드산화막(20)이 형성되어 있고, 상기 필드산화막(20)상의 중앙부분에 도핑된 폴리실리콘의 저항체(30)가 형성되어 있다. 저항체(30)와 필드산화막(20) 상에는 다시 절연막(40)이 형성되어 있는데, 저항체(30)의 부분의 절연막(40)이 식각되어 코택(42)을 이루고 있고 콘택(42)과 절연말(40)의 일부에는 금속으로 저항체 전극(50)이 형성되어 있다.
이러한 종래의 반도체 장치의 저항 소자는 반도체 전류의 통로를 좁게 만들거나 전류의 바이패스를 만들게 한다.
그러나, 이러한 종래의 반도체 장치의 저항 소자는 반도체 장치의 제조시 저항의 크기가 결정되고 일단 반도체 장치가 완성되면 저항의 값이 변화할 수 없다는 문제점을 가지고 있다. 그러므로, 다른 값의 저항소자를 이용하기 위해서는 반도체 장치를 다시 제조해야만 한다. 그러므로 공정이 완료된 후에 저항값을 변화시키려는 여러 방법이 제안되고 있으나 고도의 기술이 요구되어 실용화한 데 어려움이 많다.
따라서, 본 발명의 목적은 상술한 문제점을 해결하기 위한 것으로써 실용 가능한 간단한 방법으로 저항 소자의 저항을 변화시킬 수 있는 가변저항 반도체 소자를 제공하는 데 있다.
또한, 본 발명의 다른 목적은 상기 가변 저항 반도체 소자를 제조하는 데 적합한 가변 저항 반도체 소자의 제조방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 하부 실리콘층, 제1절연층 및 상부 실리콘층으로 구성된 반도체 웨이퍼와, 상기 제1절연층상에 상부 실리콘층으로 구성되고 제2절연층으로 둘러싸인 저항체와, 상기 제2절연층 상에 형성되고 전압을 인가함으로써 상기 저항체의 저항을 변화시킬 수 있는 저항 조절 전극과, 상기 저항체와 전기적으로 연결된 저항체 전극을 포함하는 것을 특징으로 하는 반도체 소자를 제공한다.
상기 반도체 웨이퍼는 씸옥스(SIMOX: separation by implanted oxygen)법에 의하여 형성된 반도체 웨이퍼 또는 웨이퍼 본딩에 의하여 형성된 웨이퍼(bonded wafer)로 구성한다. 상기 제2절연층은 산화막 또는 질화막으로 구성한다.
또한, 상기 저항 조절 전극은 불순물이 도핑된 폴리실리콘층 또는 알루미뮴 합금으로 구성한다.
상기 다른 목적을 달성하기 위하여, 본 발명은 하부 실리콘층, 절연층 및 상부 실리콘층으로 이루어진 반도체 웨이퍼를 준비하는 단계와, 상기 상부 실리콘층 상에 제1산화막 및 질화막을 형성하는 단계와, 상기 질화막을 패터닝하여 질화막 패턴을 형성하는 단계와, 상기 질화막 패턴이 형성된 반도체 웨이퍼를 산화시켜 상기 상부 실리콘층으로 이루어진 저항체를 형성함과 동시에 상기 저항체의 양측면에 제2산화막을 형성하는 단계와, 상기 질화막 패턴과 제1산화막을 제거하는 단게와, 상기 저항체 상에 제3산화막을 형성하는 단계와, 상기 제3산화막 상에 저항 조절 전극을 형성하는 단계와, 상기 저항 조절 전극 및 상기 저항체 상에 콘택홀을 갖는 절연막을 형성하는 단계와, 상기 콘택홀을 매립하는 저항체 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법을 제공한다.
상기 제1산화막과 질화막을 형성하는 단계 전에 상기 반도체 웨이퍼의 전면에 이온주입을 실시하는 단계를 더 포함할 수 있다.
상기 저항 조절 전극은 불순물이 도핑된 폴리실리콘층 또는 알루미늄 합금으로 형성하며, 상기 불순불이 도핑된 폴리실리콘층은 폴리실리콘층을 형성한 후 불순물을 도핑하여 형성하거나 폴리실리콘층의 형성시 동시에 불순물을 도핑하는 인시츄방법으로 형성한다.
본 발명에 따른 가변 저항 소자는 저항체 외에 저항 조절 전극을 포함하므로 반도체 장치가 완성된 후에도 저항 조절 전극의 바이어스 상태에 따라 저항체의 저항값이 변하게 할 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
제3도는 본 발명에 의한 가변 저항 반도체 소자의 평면도이고, 제4도 및 제5도는 각각 상기 제3도의 A-A' 및 B-B'에 따른 가변 저항 반도체 소자의 단면도이다.
제3도 내지 제5도를 참조하면, 본 발명의 가변 저항 반도체 소자는 실리콘층(11) 및 제1절연층(13)이 형성되어 있다. 상기 제1절연층(13)상에 저항체(16)가 형성되어 있다. 상기 저항체(16)의 양측면 및 상면에는 제2절연층(14, 15)으로 둘러싸여 있다. 상기 제2절연층은 상기 저항체의 양측면 및 상부에 형성된 제1산화막(15) 및 제2산화막(14)으로 구분할 수 있다. 또, 상기 제2산화막(14) 상에 전압을 인가함으로써 상기 저항체의 저항을 변화시킬 수 있는 저항 조절 전극(17)이 형성되어 있다. 상기 저항 조절 전극(17) 및 저항체(16) 상에 콘택홀을 갖는 저항체 전극(21)이 형성되어, 전기적으로 저항체(16)와 연결된다.
제6도 내지 제10도는 본 발명에 의한 가변 저항 반도체 소자의 제조방법을 도시한 단면도들이다.
제6도에서, 하부 실리콘층(11), 절연층(13) 및 상부 실리콘층(18)으로 이루어진 반도체 웨이퍼를 준비한다. 상기 반도체 웨이퍼 씸옥스(SIMOX: seperation by implanted oxygen)법에 의하여 형성된 반도체 웨이퍼 또는 웨이퍼 본딩에 의하여 형성된 웨이퍼(bonded wafer)를 이용한다. 이어서, 하부 실리콘층(11), 절연층(13) 및 상부 실리콘층(8)으로 구성된 반도체 웨이퍼의 전면에 이온주입을 실시한다. 상기 전면이온주입은 후공정에 형성되는 저항체의 비저항을 조절하기 위함이다. 이어서, 상기 상부 실리콘층(18) 상에 제1산화막(23)을 열산화막으로 약 500Å의 두께로 형성한 후 상기 제1산화막(23)상에 질화막(25)을 약1000~2000Å의 두께로 형성한다.
제7도에서, 상기 질화막(25) 상에 사진공정을 이용하여 포토레지스트 패턴(27)을 형성한다. 이어서, 상기 포토레지스트 패턴(27)을 마스크로 하여 상기 질화막(25)을 식각하여 질화막 패턴(25a)을 형성한다. 계속하여, 상기 마스크로 사용된 포토레지스트 패턴(27)을 제거한다.
제8도에서, 상기 질화막 패턴(25a)이 형성된 반도체 웨이퍼를 산화시켜 제2산화막(15)을 형성한다. 이때, 질화막 패턴(25a)에 의하여 산화되지 않은 상부 실리콘층(18)은 제1산화막(15)에 둘러싸이는 저항체(16)로 변환된다. 특히 상기 제2산화막(15)의 형성 두께는 반도체 웨이퍼의 상부 실리콘층(18)의 두께와 연관된다. 즉 상부 실리콘층(18)의 두께가 3000Å이라고 가정하면 제2산화막(15)의 두께는 5000A 정도를 산화시킬 수 있도록 하여야 상부 실리콘층(18)이 모두 제2산화막(15)으로 변경된다.
제9도에서, 상기 질화막 패턴(25a)과 제1산화막(23)을 각각 인산혼합 용액 및 불산 혼합 용액으로 식각한다. 이어서, 상기 저항체(16)상에 제3산화막(14)을 형성시킨다. 계속하여, 상기 제3산화막(14)이 형성된 반도체 웨이퍼의 전면에 불순물이 도핑된 폴리실리콘막(29)을 형성한다. 상기 불순물이 도핑된 폴리실리콘막(29)은 폴리실리콘막을 형성시킨후 불순물을 도핑시켜 형성하거나 폴리실리콘막의 형성과 동시에 불순물을 도핑하는 인시츄 방법을 이용하여 형성한다. 다음에, 상기 불순물이 도핑된 폴리실리콘막(29) 상에 사진공정을 이용하여 포토레스트 패턴(31)을 형성한다.
제10도에서, 상기 포토레지스트 패턴(31)을 식각마스크로 상기 불순물이 도핑된 폴리실리콘막(29)을 식각하여 폴리실리콘막 패턴으로 저항 조절 전극(29a)을 형성한다. 이때 이후의 공정에서 저항체 콘택을 위해서 양끝단을 오픈시켜야 한다. 본 실시예에서는 저항 조절 전극(29a)을 불순물이 도핑된 폴리실리콘막으로 형성하였으나, 알루미늄합금으로 형성할 수도 있다.
다음에, 제3도에 도시한 바와 같이 저항 조절 전극(29a)이 형성된 반도체 웨이퍼 상에 절연막(19)을 형성한 후 콘택홀을 형성한다. 이어서, 상기 콘택홀을 매립하는 저항체 전극(21)을 금속막으로 형성하여 본 발명의 가변 저항 반도체 소자를 완성한다.
이하, 본 발명의 동작원리에 대하여 설명한다.
제11도는 일반적인 저항체의 사기도이다.
제11도에서, T, W 및 L은 각각 저항체의 두께, 폭 및 길이를 나타낸다. 이때 저항값을 R이라고 하면, R=Rs x L/W가 된다.
여기서, Rs는 저항체의 표면저항을 의미하는데 그 값은 Rs=ρ/T가 된다. 또한, ρ는 저항체의 비저항을 의미하는 데 이는 폴리실리콘의 도핑농도에 의하여 결정되는 값으로써 정해진 값이다. 그리고, 변수 T, L 및 W는 종래의 반도체 장치의 저항소자에서는 공정이 끝나면 정해지게 되었다. 그러므로 저항 R은 일정한 값을 갖게 되었다. 그러나 본 발명에서는 T와 L을 변화시키고 그 결과로써 저항(R)의 값을 변화시키는 것이다. 그 원리를 제12도와 제13도를 참조하여 설명한다.
제12도는 본 발명의 저항 조절 전극이 바이러스 되지 않았을 때 저항 소자의 단면도이다. 제12도에서 상기 제5도와 동일한 참조 번호는 동일한 부재를 나타낸다.
제12도를 참조하면, 저항체(16)에는 산화막(14, 15)과의 경계면에 공핍층(31)이 생성되어 있는데 이는 매우 얇다. 실제로 저항의 역할을 하는 부분의 T와 W를 표시하면 제12도에 도시한 바와 같이 거의 저항체(16) 자체의 두께와 폭과 같다고 볼수 있다. 그러나 저항 조절 전극(17)이 바이어스 되면 공핍층이 확대되어 저항체(16)에서 실제 저항으로 부분이 작아진다.
제13도는 본 발명의 저항 조절 전극이 바이어스 되었을 때 공핍층이 확대된 저항소자의 단면도이다. 제13도에서 상기 제5도와 동일한 참조번호는 동일한 부재를 나타낸다.
제13도를 참조하면, T'과 W'은 실제로 작용하는 저항체의 두께와 폭을 나타낸다. T, W와의 관계를 살펴보면, TT'이고, WW'이다. 저항체(16)의 두께와 폭이 줄어 들었다는 것을 전류가 이동하는 통로가 좁아진다는 것을 의미한다. 그러므로, 저항값 R이 높아진다. 이때의 저항값을 R이라고 하면 R=pL/T'W'이 된다. 그리고 다시 전압을 인가하지 않으면 저항의 두께와 폭이 원래 되로 돌아오게 되어 저항값이 처음의 값, 즉 ρL/TW으로 회복된다.
상술한 바와 같이 본 발명애 따른 가변 저항 소자는 저항체 외에 저항 조절 전극을 포함하므로 반도체 장치가 완성된 후에도 저항 조절전극의 바이어스 상태에 따라 저항체의 저항값이 변하게 할 수 있다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진자에 의하여 가능함은 명백하다.
Claims (8)
- 하부실리콘층, 제1절연층 및 상부실리콘층으로 구성된 반도체웨이퍼; 상기 제1절연층 상에 상부 실리콘층으로 구성되고 제2절연층으로 둘러싸인 저항체; 상기 제2절연층 상에 형성되고 전압을 인가함으로써 상기 저항체의 저항을 변화시킬 수 있는 저항 조절 전극; 및 상기 저항체와 전기적으로 연결된 저항체 전극을 포함하는 것을 특징으로 하는 반도체 소자.
- 제1항에 있어서, 상기 반도체 웨이퍼는 심옥스(SIMOX)법에 의하여 형성된 반도체 웨이퍼 또는 웨이퍼 본딩에 의하여 형성된 웨이퍼(bonded wafer)인 것을 특징으로 하는 반도체 소자.
- 제1항에 있어서, 상기 제2절연층은 산화막 또는 질화막으로 구성하는 것을 특징으로 하는 반도체 소자.
- 제1항에 있어서, 상기 저항 조절 전극은 불순물이 도핑된 폴리실리콘층 또는 알루미늄 합금으로 구성하는 것을 특징으로 하는 반도체 소자.
- 하부 실리콘층, 절연층 및 상부 실리콘층으로 이루어진 반도체 웨이퍼를 준비하는 단계; 상기 상부 실리콘층 상에 제1산화막 및 질화막을 형성하는 단계; 상기 질화막을 패터닝하여 진화막 패턴을 형성하는 단계; 상기 질화막 패턴이 형성된 반도체 웨이퍼를 산화시켜 상기 상부 실리콘층으로 이루어진 저항체를 형성함과 동시에 상기 저항체의 양측면에 제2산화막을 형성하는 단계; 상기 질화막 패턴과 제1산화막을 제거하는 단계; 상기 저항체 상에 제3산화막을 형성하는 단계; 상기 제3산화막 상에 저항 조절 전극을 형성하는 단계; 상기 저항 조절 전극 및 저항체 상에 콘택홀을 갖는 절연막을 형성하는 단계; 및 상기 콘택홀을 매립하는 저항체 전극을 형성하는 단계를 포함하는 것을 특징으로 한는 반도체 소자의 제조방법.
- 제5항에 있어서, 상기 제1산화막과 질화막을 형성하는 단계전에 상기 반도체 웨이퍼의 전면에 이온주입을 실시하는 다계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제5항에 있어서, 상기 저항 조절 전극은 불순물이 도핑된 폴리실리콘층 또는 알루미늄 합금으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제7항에 있어서, 상기 불순물이 도핑된 폴리실리콘층은 폴리실리콘층을 형성한 후 불순물을 도핑하여 형성하거나 폴리실리콘층의 형성시 동시에 불순물을 도핑하는 인시츄 방법으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950061308A KR0168020B1 (ko) | 1995-12-28 | 1995-12-28 | 가변 저항 반도체 소자 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950061308A KR0168020B1 (ko) | 1995-12-28 | 1995-12-28 | 가변 저항 반도체 소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970052409A KR970052409A (ko) | 1997-07-29 |
| KR0168020B1 true KR0168020B1 (ko) | 1999-02-01 |
Family
ID=19445858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950061308A KR0168020B1 (ko) | 1995-12-28 | 1995-12-28 | 가변 저항 반도체 소자 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0168020B1 (ko) |
-
1995
- 1995-12-28 KR KR1019950061308A patent/KR0168020B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970052409A (ko) | 1997-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0168020B1 (ko) | 가변 저항 반도체 소자 및 그 제조방법 | |
| JPH09102586A (ja) | 半導体装置の製造方法 | |
| JPH06104384A (ja) | 高値抵抗及びその製造方法 | |
| JPH023238A (ja) | 薄膜バイポーラトランジスタの製造方法 | |
| KR920010135B1 (ko) | 고저항기 제조 방법 | |
| JPS6384161A (ja) | 半導体装置の製造方法 | |
| JPS59195859A (ja) | 半導体装置の製造方法 | |
| JPS63202953A (ja) | 半導体装置の製造方法 | |
| JPH01194321A (ja) | 半導体装置の製造方法 | |
| KR100360392B1 (ko) | 스태틱랜덤엑세스메모리부하저항제조방법 | |
| KR0155579B1 (ko) | 반도체 소자의 저항 제조방법 | |
| KR0161844B1 (ko) | 선택적 산화를 이용한 폴리실리콘의 식각방법 | |
| JPH01302748A (ja) | 半導体装置の製造方法 | |
| JP2630616B2 (ja) | 半導体装置の製造方法 | |
| JPS63253667A (ja) | 半導体装置の製造方法 | |
| JPH04359559A (ja) | 抵抗素子の形成方法 | |
| JPS5826177B2 (ja) | 半導体装置の製造方法 | |
| JPH01168051A (ja) | 半導体装置の製造方法 | |
| JPS63215063A (ja) | 半導体装置の製造方法 | |
| JPH022662A (ja) | 半導体装置の製造方法 | |
| JPS63244764A (ja) | 半導体装置の製造方法 | |
| JPS61245561A (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JPH0724317B2 (ja) | 半導体レーザの製造方法 | |
| JPS61201458A (ja) | 半導体装置の製造方法 | |
| JPH01152756A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050802 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |