JPH08222947A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPH08222947A JPH08222947A JP7028070A JP2807095A JPH08222947A JP H08222947 A JPH08222947 A JP H08222947A JP 7028070 A JP7028070 A JP 7028070A JP 2807095 A JP2807095 A JP 2807095A JP H08222947 A JPH08222947 A JP H08222947A
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- output
- channel mos
- input
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Logic Circuits (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】
【目的】 入力と出力との間に発振素子が接続され発振
信号を出力する発振インバータを備えた発振回路におい
て、電源系に発生したノイズが出力信号の波形にあらわ
れることが防止された発振回路を提供する。 【構成】 端子１５，１６間に接続された発振素子の発
振信号を出力するインバータ１１の出力に、インバータ
１２の入力とインバータ１３の出力を接続するととも
に、インバータ１２の出力とインバータ１３の入力を接
続した。
信号を出力する発振インバータを備えた発振回路におい
て、電源系に発生したノイズが出力信号の波形にあらわ
れることが防止された発振回路を提供する。 【構成】 端子１５，１６間に接続された発振素子の発
振信号を出力するインバータ１１の出力に、インバータ
１２の入力とインバータ１３の出力を接続するととも
に、インバータ１２の出力とインバータ１３の入力を接
続した。
Description
【０００１】
【産業上の利用分野】本発明は、相補型ＭＯＳ（以下Ｃ
ＭＯＳと称する）集積回路における発振回路に関する。
ＭＯＳと称する）集積回路における発振回路に関する。
【０００２】
【従来の技術】図３は、従来の発振素子を外付けする発
振回路を示す図である。図３に示すインバータ３１の入
力，出力に端子１５，１６がそれぞれ接続されている。
また端子１５，１６間に水晶発振子等の発振素子（図示
せず）が接続されている。またインバータ３１の出力は
インバータ１４の入力と接続されており、そのインバー
タ１４の出力は端子１７に接続されている。
振回路を示す図である。図３に示すインバータ３１の入
力，出力に端子１５，１６がそれぞれ接続されている。
また端子１５，１６間に水晶発振子等の発振素子（図示
せず）が接続されている。またインバータ３１の出力は
インバータ１４の入力と接続されており、そのインバー
タ１４の出力は端子１７に接続されている。
【０００３】これらインバータ１４，３１はＣＭＯＳで
構成されている。発振素子から出力された信号は、端子
１５を経由してインバータ３１に入力される。インバー
タ３１は入力された信号を増幅して出力する。インバー
タ３１から出力された信号は、発振を持続させるために
端子１６を経由して発振素子に帰還されるとともにイン
バータ１４に入力される。インバータ１４は入力された
信号の波形を整形して出力する。インバータ１４から出
力された信号は、端子１７を経由して図示しない内部回
路に入力される。内部回路はこの信号に基づいて作動す
る。
構成されている。発振素子から出力された信号は、端子
１５を経由してインバータ３１に入力される。インバー
タ３１は入力された信号を増幅して出力する。インバー
タ３１から出力された信号は、発振を持続させるために
端子１６を経由して発振素子に帰還されるとともにイン
バータ１４に入力される。インバータ１４は入力された
信号の波形を整形して出力する。インバータ１４から出
力された信号は、端子１７を経由して図示しない内部回
路に入力される。内部回路はこの信号に基づいて作動す
る。
【０００４】
【発明が解決しようとする課題】上述したインバータ１
４，３１や内部回路はＣＭＯＳで構成されている。ＣＭ
ＯＳの基本構成はＰチャンネルＭＯＳトランジスタとＮ
チャンネルＭＯＳトランジスタを組み合わせたものであ
り、それらＰチャンネルＭＯＳトランジスタ，Ｎチャン
ネルＭＯＳトランジスタのスイッチング変化時に、Ｐチ
ャンネルＭＯＳトランジスタ，ＮチャンネルＭＯＳトラ
ンジスタに電流が流れ、その電流変化率ｄｉ／ｄｔと電
源系の有するインダクタンスＬとのかけ算によって定ま
る、Ｌｘｄｉ／ｄｔの大きさのノイズが電源系に発生す
る。このノイズは発振素子から出力される信号と比べ高
速であり、高周波ノイズとしてインバータ３１から出力
される信号や内部回路の素子から出力される信号にあら
われてくる。しかし内部回路の素子から出力される信号
の変化は高速であり、そのノイズが内部回路に直接に影
響を与えることは少ない。これに対し、発振素子から出
力される信号はサイン波であり、このためインバータ３
１から出力される信号もサイン波に近い波形となる。こ
の信号の変化率は、電源系に発生したノイズと比較して
非常にゆっくりであるため、インバータ３１から出力さ
れる信号にそのノイズがあらわれ、そのノイズでインバ
ータ１４の出力が反転され内部回路を誤動作させてしま
うという問題がある。
４，３１や内部回路はＣＭＯＳで構成されている。ＣＭ
ＯＳの基本構成はＰチャンネルＭＯＳトランジスタとＮ
チャンネルＭＯＳトランジスタを組み合わせたものであ
り、それらＰチャンネルＭＯＳトランジスタ，Ｎチャン
ネルＭＯＳトランジスタのスイッチング変化時に、Ｐチ
ャンネルＭＯＳトランジスタ，ＮチャンネルＭＯＳトラ
ンジスタに電流が流れ、その電流変化率ｄｉ／ｄｔと電
源系の有するインダクタンスＬとのかけ算によって定ま
る、Ｌｘｄｉ／ｄｔの大きさのノイズが電源系に発生す
る。このノイズは発振素子から出力される信号と比べ高
速であり、高周波ノイズとしてインバータ３１から出力
される信号や内部回路の素子から出力される信号にあら
われてくる。しかし内部回路の素子から出力される信号
の変化は高速であり、そのノイズが内部回路に直接に影
響を与えることは少ない。これに対し、発振素子から出
力される信号はサイン波であり、このためインバータ３
１から出力される信号もサイン波に近い波形となる。こ
の信号の変化率は、電源系に発生したノイズと比較して
非常にゆっくりであるため、インバータ３１から出力さ
れる信号にそのノイズがあらわれ、そのノイズでインバ
ータ１４の出力が反転され内部回路を誤動作させてしま
うという問題がある。
【０００５】本発明は、上記事情に鑑み、電源系に発生
したノイズが出力信号にあらわれることが防止された発
振回路を提供することを目的とする。
したノイズが出力信号にあらわれることが防止された発
振回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するため
の本発明の第１の発振回路は、入力と出力との間に発振
素子が接続され発振信号を出力する発振インバータを備
えた発振回路において、 （１）上記発振インバータの出力に入力が接続された第
１のバッファ （２）その第１のバッファの出力に入力が接続されると
ともに出力が上記発振インバータの出力に接続された第
２のバッファを備えたことを特徴とするものである。
の本発明の第１の発振回路は、入力と出力との間に発振
素子が接続され発振信号を出力する発振インバータを備
えた発振回路において、 （１）上記発振インバータの出力に入力が接続された第
１のバッファ （２）その第１のバッファの出力に入力が接続されると
ともに出力が上記発振インバータの出力に接続された第
２のバッファを備えたことを特徴とするものである。
【０００７】ここで、上記第１のバッファおよび上記第
２のバッファがインバータであってもよい。また、上記
目的を達成するための本発明の第２の発振回路は、入力
と出力との間に発振素子が接続され発振信号を出力する
発振インバータを備えた発振回路において、上記発振イ
ンバータがシュミット回路を内蔵したインバータである
ことを特徴とするものである。
２のバッファがインバータであってもよい。また、上記
目的を達成するための本発明の第２の発振回路は、入力
と出力との間に発振素子が接続され発振信号を出力する
発振インバータを備えた発振回路において、上記発振イ
ンバータがシュミット回路を内蔵したインバータである
ことを特徴とするものである。
【０００８】
【作用】本発明の第１の発振回路は、発振インバータの
出力に第１のバッファの入力と第２のバッファの出力が
接続されるとともにそれら第１のバッファの出力と第２
のバッファの入力が接続された構成のため、発振素子か
ら出力された、サイン波の信号が発振インバータに入力
されても、後述する実施例で説明するようにその発振イ
ンバータの出力信号は第１，第２のバッファで急激に反
転される。従って、電源系に発生したノイズが発振イン
バータから出力された信号にあらわれ、そのノイズで発
振インバータと接続された回路が誤動作することが防止
される。
出力に第１のバッファの入力と第２のバッファの出力が
接続されるとともにそれら第１のバッファの出力と第２
のバッファの入力が接続された構成のため、発振素子か
ら出力された、サイン波の信号が発振インバータに入力
されても、後述する実施例で説明するようにその発振イ
ンバータの出力信号は第１，第２のバッファで急激に反
転される。従って、電源系に発生したノイズが発振イン
バータから出力された信号にあらわれ、そのノイズで発
振インバータと接続された回路が誤動作することが防止
される。
【０００９】また、本発明の第２の発振回路によれば、
発振インバータがシュミット回路を内蔵しているため、
発振インバータにサイン波の信号が入力されても、その
発振インバータの出力信号はシュミット回路で急激に反
転される。従って、電源系に発生したノイズがその発振
インバータから出力された信号にあらわれ、そのノイズ
で発振インバータと接続された回路が誤動作することが
防止される。
発振インバータがシュミット回路を内蔵しているため、
発振インバータにサイン波の信号が入力されても、その
発振インバータの出力信号はシュミット回路で急激に反
転される。従って、電源系に発生したノイズがその発振
インバータから出力された信号にあらわれ、そのノイズ
で発振インバータと接続された回路が誤動作することが
防止される。
【００１０】
【実施例】以下、本発明の実施例について説明する。図
１は、本発明の第１の発振回路の一実施例の回路図であ
る。図１に示す端子１５，１６間には発振素子（図示せ
ず）が接続されている。また端子１５は、Ｐチャンネル
ＭＯＳトランジスタ１１ａとＮチャンネルＭＯＳトラン
ジスタ１１ｂからなるインバータ１１（本発明にいう発
振インバータ）の入力と接続されている。また、インバ
ータ１１の出力は、ＰチャンネルＭＯＳトランジスタ１
２ａ，Ｎチャンネルトランジスタ１２ｂからなるインバ
ータ１２（本発明にいう第１のバッファ）の入力と、Ｐ
チャンネルＭＯＳトランジスタ１３ａ，Ｎチャンネルト
ランジスタ１３ｂからなるインバータ１３（本発明にい
う第２のバッファ）の出力と、インバータ１４の入力
と、端子１６とに接続されている。またインバータ１２
の出力はインバータ１３の入力と接続されている。イン
バータ１４の出力は端子１７と接続されている。端子１
７は内部回路（図示せず）と接続されている。
１は、本発明の第１の発振回路の一実施例の回路図であ
る。図１に示す端子１５，１６間には発振素子（図示せ
ず）が接続されている。また端子１５は、Ｐチャンネル
ＭＯＳトランジスタ１１ａとＮチャンネルＭＯＳトラン
ジスタ１１ｂからなるインバータ１１（本発明にいう発
振インバータ）の入力と接続されている。また、インバ
ータ１１の出力は、ＰチャンネルＭＯＳトランジスタ１
２ａ，Ｎチャンネルトランジスタ１２ｂからなるインバ
ータ１２（本発明にいう第１のバッファ）の入力と、Ｐ
チャンネルＭＯＳトランジスタ１３ａ，Ｎチャンネルト
ランジスタ１３ｂからなるインバータ１３（本発明にい
う第２のバッファ）の出力と、インバータ１４の入力
と、端子１６とに接続されている。またインバータ１２
の出力はインバータ１３の入力と接続されている。イン
バータ１４の出力は端子１７と接続されている。端子１
７は内部回路（図示せず）と接続されている。
【００１１】このような発振回路に電圧が印加される
と、端子１５，１６間に接続された発振素子からサイン
波の信号が出力される。この信号は端子１５に入力され
る。ここで端子１５に入力された信号が‘Ｌ’レベルに
ある場合には、インバータ１１のＰチャンネルＭＯＳト
ランジスタ１１ａはオン状態，ＮチャンネルＭＯＳトラ
ンジスタ１１ｂはオフ状態にあるため、ノードＮは
‘Ｈ’レベルとなる。この‘Ｈ’レベルの信号は、発振
を持続させるために端子１６を経由して発振素子に帰還
される。またインバータ１４で論理が反転されて‘Ｌ’
レベルとなり、端子１７を経由して内部回路に入力され
る。このときインバータ１２のＰチャンネルＭＯＳトラ
ンジスタ１２ａ，ＮチャンネルＭＯＳトランジスタ１２
ｂは、ノードＮが‘Ｈ’であるため、それぞれオフ状
態，オン状態にありインバータ１２から‘Ｌ’レベルが
出力される。この‘Ｌ’レベルの信号はインバータ１３
に入力される。インバータ１３のＰチャンネルＭＯＳト
ランジスタ１３ａ，ＮチャンネルＭＯＳトランジスタ１
３ｂは、‘Ｌ’レベルが入力されるため、それぞれオン
状態，オフ状態にありインバータ１３から‘Ｈ’レベル
が出力される。
と、端子１５，１６間に接続された発振素子からサイン
波の信号が出力される。この信号は端子１５に入力され
る。ここで端子１５に入力された信号が‘Ｌ’レベルに
ある場合には、インバータ１１のＰチャンネルＭＯＳト
ランジスタ１１ａはオン状態，ＮチャンネルＭＯＳトラ
ンジスタ１１ｂはオフ状態にあるため、ノードＮは
‘Ｈ’レベルとなる。この‘Ｈ’レベルの信号は、発振
を持続させるために端子１６を経由して発振素子に帰還
される。またインバータ１４で論理が反転されて‘Ｌ’
レベルとなり、端子１７を経由して内部回路に入力され
る。このときインバータ１２のＰチャンネルＭＯＳトラ
ンジスタ１２ａ，ＮチャンネルＭＯＳトランジスタ１２
ｂは、ノードＮが‘Ｈ’であるため、それぞれオフ状
態，オン状態にありインバータ１２から‘Ｌ’レベルが
出力される。この‘Ｌ’レベルの信号はインバータ１３
に入力される。インバータ１３のＰチャンネルＭＯＳト
ランジスタ１３ａ，ＮチャンネルＭＯＳトランジスタ１
３ｂは、‘Ｌ’レベルが入力されるため、それぞれオン
状態，オフ状態にありインバータ１３から‘Ｈ’レベル
が出力される。
【００１２】ここで端子１５に入力された信号が徐々に
‘Ｈ’レベルに移行すると、先ずインバータ１１のＮチ
ャンネルＭＯＳトランジスタ１１ｂがオンを開始し、ま
たインバータ１３のＰチャンネルＭＯＳトランジスタ１
３ａはオン状態にあるため、電源ＶDD→ＰチャンネルＭ
ＯＳトランジスタ１３ａ→ＮチャンネルＭＯＳトランジ
スタ１１ｂ→グラウンドＧＮＤの経路を通って電流が流
れ始める。ＮチャンネルＭＯＳトランジスタ１１ｂがオ
ンを開始した初期は、ＮチャンネルＭＯＳトランジスタ
１１ｂの抵抗が大きいため、ノードＮの電位は高い。端
子１５に入力された信号がさらに‘Ｈ’側に向かうとＮ
チャンネルＭＯＳトランジスタ１１ｂの抵抗が下がっ
て、ノードＮの電位が下がる。端子１５に入力された信
号がさらに‘Ｈ’側に向かうと、さらにノードＮの電位
が下がり、今度はインバータ１２のＰチャンネルＭＯＳ
トランジスタ１２ａもオンとなる。これによりインバー
タ１２に‘Ｈ’レベルが出力される。この‘Ｈ’レベル
の信号はインバータ１３に入力される。インバータ１３
のＰチャンネルＭＯＳトランジスタ１３ａ，Ｎチャンネ
ルＭＯＳトランジスタ１３ｂは、‘Ｈ’レベルが入力さ
れるため、それぞれオフ状態，オン状態になりインバー
タ１３として‘Ｌ’レベルが出力される。すると、ノー
ドＮにチャージされていた電荷がＮチャンネルＭＯＳト
ランジスタ１３ｂを経由してグラウンドＧＮＤに流れ、
ノードＮの電位が急激に‘Ｌ’となる。このようにし
て、急激な信号の反転が生じる。端子１５に入力された
信号が‘Ｈ’レベルから‘Ｌ’レベルに移行する際も同
様であり、この場合には、ＰチャンネルＭＯＳトランジ
スタ１１ａ，ＮチャンネルＭＯＳトランジスタ１２ｂ，
ＰチャンネルＭＯＳトランジスタ１３ａが、Ｎチャンネ
ルＭＯＳトランジスタ１１ｂ，ＰチャンネルＭＯＳトラ
ンジスタ１２ａ，ＮチャンネルＭＯＳトランジスタ１３
ｂの上述の役割りを担うことになる。このように、イン
バータ１４の入力であるノードＮの電位が急激に反転す
るため、そのインバータ１４の入力信号は電源系に発生
したノイズで変化することなく、従ってインバータ１４
の出力も反転するようなことはなく内部回路の誤動作が
防止される。
‘Ｈ’レベルに移行すると、先ずインバータ１１のＮチ
ャンネルＭＯＳトランジスタ１１ｂがオンを開始し、ま
たインバータ１３のＰチャンネルＭＯＳトランジスタ１
３ａはオン状態にあるため、電源ＶDD→ＰチャンネルＭ
ＯＳトランジスタ１３ａ→ＮチャンネルＭＯＳトランジ
スタ１１ｂ→グラウンドＧＮＤの経路を通って電流が流
れ始める。ＮチャンネルＭＯＳトランジスタ１１ｂがオ
ンを開始した初期は、ＮチャンネルＭＯＳトランジスタ
１１ｂの抵抗が大きいため、ノードＮの電位は高い。端
子１５に入力された信号がさらに‘Ｈ’側に向かうとＮ
チャンネルＭＯＳトランジスタ１１ｂの抵抗が下がっ
て、ノードＮの電位が下がる。端子１５に入力された信
号がさらに‘Ｈ’側に向かうと、さらにノードＮの電位
が下がり、今度はインバータ１２のＰチャンネルＭＯＳ
トランジスタ１２ａもオンとなる。これによりインバー
タ１２に‘Ｈ’レベルが出力される。この‘Ｈ’レベル
の信号はインバータ１３に入力される。インバータ１３
のＰチャンネルＭＯＳトランジスタ１３ａ，Ｎチャンネ
ルＭＯＳトランジスタ１３ｂは、‘Ｈ’レベルが入力さ
れるため、それぞれオフ状態，オン状態になりインバー
タ１３として‘Ｌ’レベルが出力される。すると、ノー
ドＮにチャージされていた電荷がＮチャンネルＭＯＳト
ランジスタ１３ｂを経由してグラウンドＧＮＤに流れ、
ノードＮの電位が急激に‘Ｌ’となる。このようにし
て、急激な信号の反転が生じる。端子１５に入力された
信号が‘Ｈ’レベルから‘Ｌ’レベルに移行する際も同
様であり、この場合には、ＰチャンネルＭＯＳトランジ
スタ１１ａ，ＮチャンネルＭＯＳトランジスタ１２ｂ，
ＰチャンネルＭＯＳトランジスタ１３ａが、Ｎチャンネ
ルＭＯＳトランジスタ１１ｂ，ＰチャンネルＭＯＳトラ
ンジスタ１２ａ，ＮチャンネルＭＯＳトランジスタ１３
ｂの上述の役割りを担うことになる。このように、イン
バータ１４の入力であるノードＮの電位が急激に反転す
るため、そのインバータ１４の入力信号は電源系に発生
したノイズで変化することなく、従ってインバータ１４
の出力も反転するようなことはなく内部回路の誤動作が
防止される。
【００１３】図２は、本発明の第２の発振回路の一実施
例の回路図である。図２に示す端子１５，１６には、発
振素子（図示せず）が接続されている。電源ＶDDとグラ
ウンドＧＮＤとの間に、電源ＶDDから順に、Ｐチャンネ
ルＭＯＳトランジスタ２１，２２，ＮチャンネルＭＯＳ
トランジスタ２４，２５が直列接続されている。これら
ＰチャンネルＭＯＳトランジスタ２１，２２，Ｎチャン
ネルＭＯＳトランジスタ２４，２５の各ゲートは端子１
５に共通接続されている。またＰチャンネルＭＯＳトラ
ンジスタ２１，２２の接続点ａとグラウンドＧＮＤとの
間にＰチャンネルＭＯＳトランジスタ２３が、Ｎチャン
ネルＭＯＳトランジスタ２４，２５の接続点ｂと電源Ｖ
DDとの間にＮチャンネルＭＯＳトランジスタ２６が接続
されている。さらにＰチャンネルＭＯＳトランジスタ２
２とＮチャンネルＭＯＳトランジスタ２４の接続点ｃと
ＰチャンネルＭＯＳトランジスタ２３，ＮチャンネルＭ
ＯＳトランジスタ２６の各ゲートとがインバータ１４の
入力および端子１６に接続されている。またインバータ
１４の出力は端子１７と接続されている。
例の回路図である。図２に示す端子１５，１６には、発
振素子（図示せず）が接続されている。電源ＶDDとグラ
ウンドＧＮＤとの間に、電源ＶDDから順に、Ｐチャンネ
ルＭＯＳトランジスタ２１，２２，ＮチャンネルＭＯＳ
トランジスタ２４，２５が直列接続されている。これら
ＰチャンネルＭＯＳトランジスタ２１，２２，Ｎチャン
ネルＭＯＳトランジスタ２４，２５の各ゲートは端子１
５に共通接続されている。またＰチャンネルＭＯＳトラ
ンジスタ２１，２２の接続点ａとグラウンドＧＮＤとの
間にＰチャンネルＭＯＳトランジスタ２３が、Ｎチャン
ネルＭＯＳトランジスタ２４，２５の接続点ｂと電源Ｖ
DDとの間にＮチャンネルＭＯＳトランジスタ２６が接続
されている。さらにＰチャンネルＭＯＳトランジスタ２
２とＮチャンネルＭＯＳトランジスタ２４の接続点ｃと
ＰチャンネルＭＯＳトランジスタ２３，ＮチャンネルＭ
ＯＳトランジスタ２６の各ゲートとがインバータ１４の
入力および端子１６に接続されている。またインバータ
１４の出力は端子１７と接続されている。
【００１４】ここでＰチャンネルＭＯＳトランジスタ２
１，２２，２３とＮチャンネルＭＯＳトランジスタ２
４，２５，２６とから本発明にいうシュミット回路が構
成されている。このような発振回路に電源電圧が印加さ
れると、端子１５，１６に接続された発振素子からサイ
ン波の信号が出力される。この信号は端子１５に入力さ
れる。
１，２２，２３とＮチャンネルＭＯＳトランジスタ２
４，２５，２６とから本発明にいうシュミット回路が構
成されている。このような発振回路に電源電圧が印加さ
れると、端子１５，１６に接続された発振素子からサイ
ン波の信号が出力される。この信号は端子１５に入力さ
れる。
【００１５】ここで端子１５に入力された信号が例えば
‘Ｌ’レベルにあるものとすると、ノードＮは‘Ｈ’レ
ベル、端子１７から出力される信号は、インバータ１４
でノードＮの論理が反転されて‘Ｌ’レベルにある。こ
のとき、２つのＰチャンネルＭＯＳトランジスタ２１，
２２は、端子１５に入力された信号が‘Ｌ’であるため
オン状態にあり、ＰチャンネルＭＯＳトランジスタ２３
は、ノードＮが‘Ｈ’であるためオフ状態にある。また
２つのＮチャンネルＭＯＳトランジスタ２４，２５は、
端子１５に入力された信号が‘Ｌ’であるためオフ状態
にあり、ＮチャンネルＭＯＳトランジスタ２６は、ノー
ドＮが‘Ｈ’であるためオン状態にある。
‘Ｌ’レベルにあるものとすると、ノードＮは‘Ｈ’レ
ベル、端子１７から出力される信号は、インバータ１４
でノードＮの論理が反転されて‘Ｌ’レベルにある。こ
のとき、２つのＰチャンネルＭＯＳトランジスタ２１，
２２は、端子１５に入力された信号が‘Ｌ’であるため
オン状態にあり、ＰチャンネルＭＯＳトランジスタ２３
は、ノードＮが‘Ｈ’であるためオフ状態にある。また
２つのＮチャンネルＭＯＳトランジスタ２４，２５は、
端子１５に入力された信号が‘Ｌ’であるためオフ状態
にあり、ＮチャンネルＭＯＳトランジスタ２６は、ノー
ドＮが‘Ｈ’であるためオン状態にある。
【００１６】ここで端子１５に入力された信号が徐々に
‘Ｈ’レベルに移行すると、先ずＮチャンネルＭＯＳト
ランジスタ２５がオンを開始し、またＮチャンネルＭＯ
Ｓトランジスタ２６はオン状態であるため、電源ＶDD→
ＮチャンネルＭＯＳトランジスタ２６→ＮチャンネルＭ
ＯＳトランジスタ２５→グラウンドＧＮＤの経路を通っ
て電流が流れ始める。ＮチャンネルＭＯＳトランジスタ
２５がオンを開始した初期はまだＮチャンネルＭＯＳト
ランジスタ２５の抵抗が大きいため、ＮチャンネルＭＯ
Ｓトランジスタ２５とＮチャンネルＭＯＳトランジスタ
２６との接続点ｂの電位は高い。
‘Ｈ’レベルに移行すると、先ずＮチャンネルＭＯＳト
ランジスタ２５がオンを開始し、またＮチャンネルＭＯ
Ｓトランジスタ２６はオン状態であるため、電源ＶDD→
ＮチャンネルＭＯＳトランジスタ２６→ＮチャンネルＭ
ＯＳトランジスタ２５→グラウンドＧＮＤの経路を通っ
て電流が流れ始める。ＮチャンネルＭＯＳトランジスタ
２５がオンを開始した初期はまだＮチャンネルＭＯＳト
ランジスタ２５の抵抗が大きいため、ＮチャンネルＭＯ
Ｓトランジスタ２５とＮチャンネルＭＯＳトランジスタ
２６との接続点ｂの電位は高い。
【００１７】端子１５に入力された信号がさらに‘Ｈ’
側に向かうとＮチャンネルＭＯＳトランジスタ２５の抵
抗が下がって、ＮチャンネルＭＯＳトランジスタ２５と
ＮチャンネルＭＯＳトランジスタ２６との接続点ｂの電
位が下がる。端子１５に入力された信号がさらに‘Ｈ’
側に向かうと、持続点ｂの電位がさらに下がり、今度は
ＮチャンネルＭＯＳトランジスタ２４もオンとなる。す
ると、ノードＮにチャージされていた電荷がＮチャンネ
ルＭＯＳトランジスタ２４→ＮチャンネルＭＯＳトラン
ジスタ２５を経由してグラウンドＧＮＤに流れ、ノード
Ｎの電位が急激に‘Ｌ’レベルとなる。
側に向かうとＮチャンネルＭＯＳトランジスタ２５の抵
抗が下がって、ＮチャンネルＭＯＳトランジスタ２５と
ＮチャンネルＭＯＳトランジスタ２６との接続点ｂの電
位が下がる。端子１５に入力された信号がさらに‘Ｈ’
側に向かうと、持続点ｂの電位がさらに下がり、今度は
ＮチャンネルＭＯＳトランジスタ２４もオンとなる。す
ると、ノードＮにチャージされていた電荷がＮチャンネ
ルＭＯＳトランジスタ２４→ＮチャンネルＭＯＳトラン
ジスタ２５を経由してグラウンドＧＮＤに流れ、ノード
Ｎの電位が急激に‘Ｌ’レベルとなる。
【００１８】このようにして、急激な信号の反転が生じ
る。端子１５に入力された信号が‘Ｈ’レベルから
‘Ｌ’レベルに移行する際も同様であり、この場合は、
ＰチャンネルＭＯＳトランジスタ２１，２２，２３が、
ＮチャンネルＭＯＳトランジスタ２４，２５，２６の上
述した役割りを担うことになる。このように、インバー
タ１４の入力であるノードＮの電位が急激に反転するた
め、そのインバータ１４の入力信号は電源系に発生した
ノイズで変化することなく、従ってインバータ１４の出
力も反転するようなことはなく内部回路の誤動作が防止
される。
る。端子１５に入力された信号が‘Ｈ’レベルから
‘Ｌ’レベルに移行する際も同様であり、この場合は、
ＰチャンネルＭＯＳトランジスタ２１，２２，２３が、
ＮチャンネルＭＯＳトランジスタ２４，２５，２６の上
述した役割りを担うことになる。このように、インバー
タ１４の入力であるノードＮの電位が急激に反転するた
め、そのインバータ１４の入力信号は電源系に発生した
ノイズで変化することなく、従ってインバータ１４の出
力も反転するようなことはなく内部回路の誤動作が防止
される。
【００１９】
【発明の効果】以上説明したように、本発明の発振回路
によれば、電源系に発生したノイズが出力信号の波形に
あらわれることが防止される。このため、その発振回路
と接続された回路の誤動作が防止される。
によれば、電源系に発生したノイズが出力信号の波形に
あらわれることが防止される。このため、その発振回路
と接続された回路の誤動作が防止される。
【図１】本発明の第１の発振回路の一実施例の回路図で
ある。
ある。
【図２】本発明の第２の発振回路の一実施例の回路図で
ある。
ある。
【図３】従来の、発振素子を外付けして使用する発振回
路を示す図である。
路を示す図である。
１１，１２，１３，１４ インバータ １１ａ，１２ａ，１３ａ，２１，２２，２３Ｐチャンネ
ルＭＯＳトランジスタ １１ｂ，１２ｂ，１３ｂ，２４，２５，２６Ｎチャンネ
ルＭＯＳトランジスタ １５，１６，１７ 端子
ルＭＯＳトランジスタ １１ｂ，１２ｂ，１３ｂ，２４，２５，２６Ｎチャンネ
ルＭＯＳトランジスタ １５，１６，１７ 端子
Claims (3)
- 【請求項１】 入力と出力との間に発振素子が接続され
発振信号を出力する発振インバータを備えた発振回路に
おいて、 前記発振インバータの出力に入力が接続された第１のバ
ッファと、該第１のバッファの出力に入力が接続される
とともに出力が前記発振インバータの出力に接続された
第２のバッファとを備えたことを特徴とする発振回路。 - 【請求項２】 前記第１のバッファおよび前記第２のバ
ッファがインバータであることを特徴とする請求項１記
載の発振回路。 - 【請求項３】 入力と出力との間に発振素子が接続され
発振信号を出力する発振インバータを備えた発振回路に
おいて、 前記発振インバータがシュミット回路を内蔵したインバ
ータであることを特徴とする発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7028070A JPH08222947A (ja) | 1995-02-16 | 1995-02-16 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7028070A JPH08222947A (ja) | 1995-02-16 | 1995-02-16 | 発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08222947A true JPH08222947A (ja) | 1996-08-30 |
Family
ID=12238517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7028070A Withdrawn JPH08222947A (ja) | 1995-02-16 | 1995-02-16 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08222947A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100431334B1 (ko) * | 1996-09-23 | 2004-09-04 | 페어차일드코리아반도체 주식회사 | 단일전압원발진회로 |
-
1995
- 1995-02-16 JP JP7028070A patent/JPH08222947A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100431334B1 (ko) * | 1996-09-23 | 2004-09-04 | 페어차일드코리아반도체 주식회사 | 단일전압원발진회로 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3031313B2 (ja) | 半導体回路 | |
| US5545941A (en) | Crystal oscillator circuit | |
| JP2003046377A (ja) | リング発振回路および遅延回路 | |
| JPH0998083A (ja) | レベルシフト回路 | |
| JPS63125017A (ja) | ３ステ−ト付相補型ｍｏｓ集積回路 | |
| JPH0254698B2 (ja) | ||
| JPH08222947A (ja) | 発振回路 | |
| JPH09172365A (ja) | トライステート回路 | |
| JP2004023195A (ja) | 発振回路 | |
| JP3022812B2 (ja) | 出力バッファ回路 | |
| JPH11145727A (ja) | 発振回路 | |
| JPH04217116A (ja) | 出力回路 | |
| JP3485314B2 (ja) | 放電制御回路 | |
| JP3567077B2 (ja) | 電圧制御発振器 | |
| JP3228260B2 (ja) | 半導体装置 | |
| JP3850139B2 (ja) | 論理回路 | |
| JP3501585B2 (ja) | 半導体集積回路 | |
| KR0122313Y1 (ko) | 출력 버퍼 | |
| JP3339428B2 (ja) | リセット機能付ダイナミック型分周器及びセット機能付ダイナミック型分周器 | |
| JPH0818339A (ja) | 水晶発振回路 | |
| JPH05304464A (ja) | 入力バッファ回路 | |
| JPH0923140A (ja) | Ｍｏｓデバイス | |
| JPH05199081A (ja) | 半導体装置 | |
| JPH05145385A (ja) | Ｃｍｏｓ出力バツフア回路 | |
| JPH0323710A (ja) | 遅延回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020507 |