JPH08204000A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】本発明は、多層配線構造を有する半導体装置お
よびその製造方法において、合わせずれを考慮しない設
計ルールでの運用によっても十分にマージンのあるヴィ
アホールを形成できるようにすることを最も主要な特徴
とする。 【構成】たとえば、基板もしくは下地層１１上に下層の
金属配線１２を形成し、その側面に、ステッパの合わせ
ずれの最大値と同じ幅の第１のサイドウォール１４を形
成する。そして、層間絶縁膜１５を堆積した後、上記下
層の金属配線１２につながる開口部１７を形成する。ま
た、この開口部１７の側面に、実際の合わせずれに応じ
た幅で第２のサイドウォール１８を形成する。この後、
下層の金属配線１２に接続されるヴィアホール１９と上
層の金属配線２０とを形成することで、ヴィアの肩落ち
や上層配線の段切れなどを防止できるようになってい
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、たとえばヴィアホー
ルを介して配線の相互を接続してなる多層配線構造を有
する半導体装置およびその製造方法に関するもので、特
に高集積化が図られた半導体集積回路装置に用いられる
ものである。

【０００２】

【従来の技術】従来、半導体集積回路装置においては、
たとえば多層配線構造を採用することによって高集積化
が図られている。多層配線は、絶縁膜を介して積層され
た各層の金属配線の相互をヴィアホールによって導通し
てなる構造とされている。

【０００３】図２は、多層配線の形成プロセスを概略的
に示すものである。まず、基板もしくは下地層１の上に
アルミニウム（Ａｌ）などの配線材料を塗布し、これ
を、レジストパターンを用いて異方性エッチング（ＲＩ
Ｅ）により加工して下層の金属配線２を形成する（同図
（ａ））。

【０００４】次に、形成された下層の金属配線２上に、
二酸化シリコンなどの絶縁膜３を堆積し、さらに、その
絶縁膜３の上にレジストパターン４を形成する。そし
て、そのレジストパターン４を用いて異方性エッチング
（ＲＩＥ）を行い、絶縁膜３に上記下層の金属配線２に
つながる開口部５を形成する（同図（ｂ））。

【０００５】この後、上記レジストパターン４を除去し
た上記絶縁膜３上に塗布された配線材料を、レジストパ
ターンを用いて異方性エッチング（ＲＩＥ）により加工
してヴィアホール６および上層の金属配線７を形成する
（同図（ｃ））。

【０００６】こうして、下層の金属配線２と上層の金属
配線７との相互がヴィアホール６を介して接続されてな
る、多層配線が実現される。なお、ヴィアホール６のア
スペクト比が大きくなる場合には、たとえば図３に示す
ように、開口部５を形成するＲＩＥの前に、絶縁膜３の
一部を等方性エッチングによって除去して開口部５の角
部５ａを落とすこともある。

【０００７】さて、上記した多層配線の形成において
は、開口部５の開口に用いられるレジストパターン４の
パターニングを露光装置によって行うようになってい
る。このため、下層の金属配線２との合わせずれをあら
かじめ考慮し、本来のヴィアホール６よりも下層の金属
配線２を大きく、合わせ余裕をもたせて形成するように
なっていた。

【０００８】しかしながら、これは配線部のデザインル
ールの変更を強いるものである、つまり合わせ余裕に応
じて配線部のデザインルールを緩和させなければなら
ず、さらなる高集積化が進み、デザインルールがサブミ
クロン領域にはいってくると、配線部の面積が増大して
集積化の妨げとなるという問題があった。

【０００９】一方、配線部の面積を最小限にするため
に、露光装置を合わせずれの限界で運用しようとする
と、下層の金属配線２とヴィアホール６との合わせずれ
（ヴィアの肩落ち）などが多発する結果となり、やり直
しによる実質的な工程の増加となって、その分、コスト
高となる。

【００１０】

【発明が解決しようとする課題】上記したように、従来
においては、レジストパターンのパターニングに際し
て、下層の金属配線との合わせずれを考慮しようとする
場合には、合わせ余裕分だけ配線部の面積が増える結果
となり、逆に、配線部の面積が増えるのを防ぐために合
わせずれを考慮しない場合には、工程数の増加を招くこ
とになってコスト高となるという問題があった。

【００１１】そこで、この発明は、合わせずれを考慮し
ない設計ルールでの運用によってもコスト高となるのを
防ぐことができ、高集積化にとって有用な半導体装置お
よびその製造方法を提供することを目的としている。

【００１２】

【課題を解決するための手段】上記の目的を達成するた
めに、この発明の半導体装置にあっては、ヴィアホール
を介して配線の相互を接続してなる多層配線構造を有す
るものにおいて、下層配線の側面および前記ヴィアホー
ルの側面にそれぞれサイドウォールを設けてなる構成と
されている。

【００１３】また、この発明の半導体装置の製造方法に
あっては、基板もしくは下地層上に下層配線を形成する
工程と、前記下層配線の側面に、露光装置の合わせずれ
の最大値と同じ幅の第１のサイドウォールを形成する工
程と、前記下層配線上に絶縁膜を形成する工程と、前記
絶縁膜に、前記下層配線につながる開口部を形成する工
程と、前記開口部の側面に、この開口部および前記下層
配線の実際の合わせずれと同一の幅で第２のサイドウォ
ールを形成する工程と、前記開口部内に一部が埋め込ま
れてなるヴィアホール、およびこのヴィアホールを介し
て、前記下層配線と接続される上層配線を形成する工程
とからなっている。

【００１４】

【作用】この発明は、上記した手段により、合わせ余裕
を設けずとも、合わせずれによるヴィアの肩落ちなどが
発生するのを防止できるようになるため、十分にマージ
ンのあるヴィアホールの形成が可能となるものである。

【００１５】

【実施例】以下、この発明の一実施例について図面を参
照して説明する。図１は、本発明にかかる半導体集積回
路装置の多層配線の形成プロセスを概略的に示すもので
ある。

【００１６】まず、基板もしくは下地層１１の上にアル
ミニウム（Ａｌ）などの配線材料を塗布し、これを、レ
ジストパターンを用いて異方性エッチング（ＲＩＥ）に
より加工して下層の金属配線１２を形成する。そして、
その下層の金属配線１２を含む、上記基板もしくは下地
層１１上に、たとえばポリシリコン１３をデポジットす
る（同図（ａ））。

【００１７】この場合、上記ポリシリコン１３は、露光
装置の合わせずれの公差（ずれの最大値）に応じた厚さ
で形成される。たとえば、レジストのパターニングのた
めに用いられるステッパの合わせ誤差が０．２μｍであ
る場合には、プラズマＣＶＤなどの低温プロセスによ
り、ポリシリコン１３のデポジットが０．２μｍの厚さ
で行われる。

【００１８】この後、異方性エッチング（ＲＩＥ）によ
って全面エッチバックを行って、上記下層の金属配線１
２の側面に第１のサイドウォール１４を形成する（同図
（ｂ））。これにより、ステッパの合わせずれの最大値
（０．２μｍ）と同じ幅の第１のサイドウォール１４が
形成される。

【００１９】次に、第１のサイドウォール１４が形成さ
れた下層の金属配線１２上に、二酸化シリコンなどの層
間絶縁膜１５を堆積し、さらに、その層間絶縁膜１５の
上にレジスト膜を形成し、それをステッパを用いてパタ
ーン形成してレジストパターン１６を形成する（同図
（ｃ））。

【００２０】そして、そのレジストパターン１６を用い
てＲＩＥを行い、上記層間絶縁膜１５に上記下層の金属
配線１２につながる開口部１７を形成する（同図
（ｄ））。このとき、ステッパの合わせ余裕を「０」と
し、開口部１７と下層の金属配線１２との間に最大で
０．２μｍの合わせずれが生じたとする。しかし、下層
の金属配線１２の側面には０．２μｍ幅の第１のサイド
ウォール１４があるため、上記基板もしくは下地層１１
が露出する、いわゆる合わせずれによる肩落ちといった
現象が発生するのを防止できる。

【００２１】すなわち、第１のサイドウォール１４がエ
ッチングストッパとして機能する、つまり層間絶縁膜１
５との間に十分な選択比があることにより、下層の金属
配線１２の側部に大きな窪みができるのを防ぐことがで
きる。

【００２２】この後、上記レジストパターン１６を除去
した上記層間絶縁膜１５上にポリシリコンをデポジット
し、それをＲＩＥによって全面エッチバックして、上記
開口部１７の内側面に第２のサイドウォール１８を形成
する（同図（ｅ））。この場合、下層の金属配線１２と
開口部１７との実際の合わせずれに応じた幅（ここで
は、０．２μｍ幅）で、第２のサイドウォール１８が形
成される。

【００２３】このとき、ポリシリコンのカバレージの良
さにより、第１のサイドウォール１４と層間絶縁膜１５
との間に存在する小さな窪みなども完全に埋めることが
できる。

【００２４】最後に、上記層間絶縁膜１５上に配線材料
を塗布し、これをレジストパターンを用いてＲＩＥによ
り加工してヴィアホール１９および上層の金属配線２０
を形成する（同図（ｆ））。この場合、上層の金属配線
２０は、段切れや局所的な細りなどを防いで、高信頼性
をもって安定に形成できる。

【００２５】こうして、下層の金属配線１２と上層の金
属配線２０との相互が、合わせ余裕なしで、ヴィアホー
ル１９を介して接続されてなる、多層配線が実現され
る。このような構成によれば、ステッパの合わせずれに
よるヴィアの肩落ちや上層の金属配線の段切れなどを防
止できるようになるため、合わせずれを考慮しない設計
ルールでの運用が可能となり、また、カバレージの改善
によってエレクトロンマイグレーションの耐性をも向上
し得るものである。

【００２６】上記したように、合わせ余裕を設けずと
も、合わせずれによるヴィアの肩落ちなどが発生するの
を防止できるようにしている。すなわち、下層の金属配
線の側面およびヴィアホールの内側面に、ステッパの合
わせずれに応じた幅でサイドウォールを形成するように
している。これにより、合わせずれによるヴィアの肩落
ちや上層の金属配線の段切れなどを防止できるようにな
るため、合わせずれを考慮しない設計ルールでステッパ
を運用することが可能となる。したがって、十分にマー
ジンのあるヴィアホールの形成が可能となって、配線部
の面積が増えたり、コスト高を招いたりすることなし
に、高集積化にとって非常に有用なものとすることがで
きるものである。

【００２７】なお、上記実施例においては、サイドウォ
ールの形成にポリシリコンを用いた場合を例に説明した
が、これに限らず、たとえばアモルファスシリコンを用
いて形成することもできる。

【００２８】また、下層の金属配線とヴィアホールとを
合わせ余裕なしで形成する場合に限らず、たとえば上層
の金属配線とヴィアホールとを合わせ余裕なしで形成す
る場合にも適用可能である。その他、この発明の要旨を
変えない範囲において、種々変形実施可能なことは勿論
である。

【００２９】

【発明の効果】以上、詳述したようにこの発明によれ
ば、合わせずれを考慮しない設計ルールでの運用によっ
てもコスト高となるのを防ぐことができ、高集積化にと
って有用な半導体装置およびその製造方法を提供でき
る。

【図面の簡単な説明】

【図１】この発明の一実施例にかかる多層配線の形成プ
ロセスを概略的に示す断面図。

【図２】従来技術とその問題点を説明するために示す多
層配線の形成プロセスの概略断面図。

【図３】同じく、他の多層配線構造を示す概略断面図。

【符号の説明】

１１…基板もしくは下地層、１２…下層の金属配線、１
３…ポリシリコン、１４…第１のサイドウォール、１５
…層間絶縁膜、１６…レジストパターン、１７…開口
部、１８…第２のサイドウォール、１９…ヴィアホー
ル、２０…上層の金属配線。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 ヴィアホールを介して配線の相互を接続
   してなる多層配線構造を有する半導体装置において、 下層配線の側面および前記ヴィアホールの側面にそれぞ
   れサイドウォールを設けてなることを特徴とする半導体
   装置。
2. 【請求項２】 前記サイドウォールは、アモルファスシ
   リコンまたはポリシリコンによって露光装置の合わせず
   れに応じた幅で形成されることを特徴とする請求項１に
   記載の半導体装置。
3. 【請求項３】 基板もしくは下地層上に下層配線を形成
   する工程と、 前記下層配線の側面に、露光装置の合わせずれの最大値
   と同じ幅の第１のサイドウォールを形成する工程と、 前記下層配線上に絶縁膜を形成する工程と、 前記絶縁膜に、前記下層配線につながる開口部を形成す
   る工程と、 前記開口部の側面に、この開口部および前記下層配線の
   実際の合わせずれと同一の幅で第２のサイドウォールを
   形成する工程と、 前記開口部内に一部が埋め込まれてなるヴィアホール、
   およびこのヴィアホールを介して、前記下層配線と接続
   される上層配線を形成する工程とからなることを特徴と
   する半導体装置の製造方法。
4. 【請求項４】 前記第１，第２のサイドウォールの形成
   には、アモルファスシリコンまたはポリシリコンが用い
   られることを特徴とする請求項３に記載の半導体装置の
   製造方法。