JPH08202612A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】 【目的】 アドレスバスを駆動するバスドライバの消費
電力を低減することができる半導体集積回路を得ること
を目的とする。 【構成】 減算器２６はプログラムカウンタ２４より出
力されたアドレス値とその前に出力され、ラッチ回路２
５に保持されていたアドレス値との差分演算を行なう。
この差分値をバスドライバ２７によりアドレスバス２３
を介して加算器２８に送られる。加算器２８は、この差
分値とラッチ回路２９に保持された加算器２８の出力値
とを加算することにより、プログラムカウンタ２４から
出力される元のアドレス値を再生する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、マイクロプロセッサ
等に使用される半導体集積回路であって、特にプログラ
ムを記憶したメモリにアクセスするためのアクセス制御
を行なう半導体集積回路に関するものである。

【０００２】

【従来の技術】例えば、図１０はメモリ内に保持された
プログラムの各命令にアクセスする制御を行なう半導体
集積回路の回路構成図で、アドレス生成部１、プログラ
ムメモリ２、アドレス生成部１で生成されたアドレスを
転送するプログラムメモリアドレスバス３（以下、アド
レスバス３と称す）からなる。アドレス生成部１は、ア
クセスするプログラムメモリ２のアドレスを生成するプ
ログラムカウンタ４、プログラムカウンタ４で生成され
たアドレスを伝搬するためにアドレスバス３を駆動させ
るバスドライバ５により構成される。一方、プログラム
メモリ２は、アドレスをデコードするためのデコーダ
６、プログラムの各命令コードを記憶保持するメモリセ
ル群７、このメモリセル群７から読み出した命令コード
を一時記憶するためのラッチ回路８により構成される。

【０００３】図１０の半導体集積回路における、プログ
ラムの各命令が実行されるときの動作について説明す
る。プログラム実行開始時はプログラムカウンタの出力
値は「０」にリセットされているものとする。まず始め
にプログラムカウンタ４の初期値０はアドレス値として
バスドライバ５、アドレスバス３を介してデコーダ６に
転送される。デコーダ６はこの初期値０をデコードし、
メモリセル群７の０番地の命令コードを読み出すデコー
ド信号を生成する。読み出された命令コードはラッチ回
路８にラッチされ、命令バス９を介して命令デコーダ１
０に転送される。命令デコーダ１０は命令コードをデコ
ードし、半導体集積回路の各機能（演算回路等）を制御
するための制御信号を出力する。なお、プログラムカウ
ンタ４およびラッチ回路８はクロック信号１１に同期し
てアドレス、および命令コードを出力する。

【０００４】次いで、命令バス９よりジャンプ命令がな
いならば、プログラムカウンタ４は１だけカウントアッ
プし、アドレス値１を出力し、上記と同様の動作により
アドレス値１に対応する命令コードが実行される。以下
同様にしてジャンプ命令を除いてプログラムカウンタ４
はアドレス値２、３、４、…を出力し、上記動作を繰返
し行なうことによりプログラムが実行される。なお、こ
の半導体集積回路に関する文献として、「Texas Instru
ment社製ＤＳＰ”ＴＭ２３２０ＦＣ２５”ユーザーズマ
ニュアル」がある。

【０００５】

【発明が解決しようとする課題】アドレス生成部１およ
びプログラムメモリ２は半導体集積回路内で機能ブロッ
クとしてユニット単位に分離されており、アドレスバス
３は配線により構成される。このような配線を介してア
ドレス値をプログラムメモリ２に伝搬させる場合、この
アドレス値が変化する毎にその配線容量に対して充放電
させなければならないので、この配線を駆動するバスド
ライバ５を要する。しかしながら、上記のようにプログ
ラムカウンタ４から出力されるアドレス値が変化する毎
にバスドライバ５で電力が消費されるので、プログラム
全体を実行するとき消費電力が著しく大きくなるという
問題点が生じた。

【０００６】近年の微細加工技術の進展に伴い、半導体
集積回路上のトランジスタ単体の性能は飛躍的に向上す
る一方でトランジスタ間を接続する配線のピッチの微細
化により配線間の容量が増加するので、バスドライバの
消費電力もますます増加する。半導体集積回路は、トラ
ンジスタサイズの最適化を図りつつ、配線容量の大きい
配線を駆動するための配線負荷駆動能力を確保するよう
に設計されるので、上記従来の回路構成では十分な消費
電力の低減化を図ることができない。他方で電池を駆動
源とする携帯情報機器（携帯電話、携帯情報端末、ノー
ト型パーソナルコンピュータ等の半導体応用製品）の需
要に対応して、半導体集積回路の低消費電力化の要求が
ますます増大している。

【０００７】この発明は上記問題点を解決するためにな
されたもので、配線容量の大きい配線で構成されたアド
レスバスに対してもその消費電力を削減しつつ、プログ
ラムの命令を実行することができる半導体集積回路を得
ることを目的とする。

【０００８】

【課題を解決するための手段】この発明による半導体集
積回路は、第１のアドレス値、およびこれに連続して第
２のアドレス値を生成するプログラムカウンタ、第１お
よび第２のアドレス値を入力して読み出される命令を記
憶するメモリを備えたもので、さらにプログラムカウン
タより出力された第１のアドレス値を一時保持するアド
レス保持回路、プログラムカウンタより出力された第２
のアドレス値と第１のアドレス保持手段で保持された第
１のアドレス値との差分値を演算し出力する差分回路、
この差分回路で生成された差分値をアドレスバスを介し
て伝搬させるようアドレスバスを駆動するバスドライ
バ、差分値を前記アドレスバスを介して入力し、差分値
とメモリに入力される第１のアドレス値とを加算するこ
とにより第２アドレス値を生成して出力する加算回路を
備え、メモリは加算回路より出力された前記第２のアド
レス値を入力して命令を出力するようにしたものであ
る。

【０００９】また、この発明による半導体集積回路で
は、アドレス値を生成するプログラムカウンタを備え、
このアドレス値により読み出される命令を実行するもの
で、さらにアドレス値がプログラムカウンタより所定の
一定値をインクリメントして出力されたとき制御信号を
出力する制御部、プログラムカウンタにより出力される
アドレス値をアドレスバスを介して伝搬させるようアド
レスバスを駆動し、制御部より制御信号を入力したとき
はプログラムカウンタより出力されるアドレス値を伝搬
させずにアドレスバスの出力値を変化させないバスドラ
イバ、アドレスバスを介して入力されたアドレス値をデ
コードしてアクセス信号を出力するアドレスデコーダ、
複数の段からなり、このアドレスデコーダの出力するア
クセス信号を各段のうちいずれか１つに保持し、また制
御部より制御信号を入力したときはアクセス信号を保持
する段よりこのアクセス信号を一定値分だけシフトさせ
るシフトレジスタ、命令がシフトレジスタの各段に対応
して記憶され、アクセス信号を保持した段に対応する命
令を出力するメモリを備えたものである。

【００１０】また、この発明による半導体集積回路は、
第１のアドレス値、およびこれに連続して第２のアドレ
ス値を生成するプログラムカウンタ、第１および第２の
アドレス値を入力して読み出される命令を記憶するメモ
リを備えたもので第２のアドレス値がプログラムカウン
タより所定の一定値をインクリメントして出力されたと
き制御信号を出力する制御部、プログラムカウンタによ
り出力される第２のアドレス値をアドレスバスを介して
伝搬させるようアドレスバスを駆動し、制御部より制御
信号を入力したときはプログラムカウンタにより出力さ
れる第２のアドレス値を伝搬させずにアドレスバスの出
力値を変化させないバスドライバ、第１のアドレス値を
出力した後にアドレスバスから入力される前記第２のア
ドレス値をそのまま出力し、制御部より制御信号を入力
したときは第１のアドレス値に一定値をインクリメント
して第２のアドレス値を出力するカウンタを備え、メモ
リはカウンタにより出力される第２のアドレス値を入力
して命令を読み出すようにしたものである。

【００１１】また、バスドライバは、ジャンプ命令によ
りジャンプ先の命令を指定するアドレス値をアドレスバ
スを介して伝搬するようにしたものである。

【００１２】

【作用】この発明の半導体集積回路によると、差分回路
でプログラムカウンタの出力する第１のアドレス値と第
２のアドレス値との差分を計算するので、プログラムカ
ウンタから一定値ずつインクリメントしたアドレス値が
出力される間差分回路は一定の差分値を出力し、加算回
路はアドレスバスを介してこの一定の差分値を入力して
プログラムカウンタの出力したアドレス値を生成してメ
モリに出力する。従ってこの間、バスドライバは一定の
差分値をアドレスバスに伝搬させるので、電力は消費さ
れない。

【００１３】また、この発明の半導体集積回路による
と、バスドライバは制御部から制御信号を入力すること
によりプログラムカウンタから一定値ずつインクリメン
トして出力されたアドレス値を伝搬させずにその出力値
を変化させないので、この間バスドライバは電力を消費
しない。一方、アドレス値がプログラムカウンタから一
定値ずつインクリメントして出力された場合、メモリは
シフトレジスタのアクセス信号を保持した段に対応する
命令を出力し、制御部からの制御信号によりシフトレジ
スタの各段のいずれか１つに保持されたアクセス信号を
その一定値分シフトさせるようにしたので、一定値ずつ
インクリメントして出力されたアドレス値の指定する命
令をメモリより出力させることができる。

【００１４】また、この発明の半導体集積回路による
と、バスドライバは制御部から制御信号を入力すること
によりプログラムカウンタから一定値ずつインクリメン
トして出力されたアドレス値を伝搬させずにその出力値
を変化させないので、この間バスドライバは電力を消費
しない。一方、アドレス値がプログラムカウンタから一
定値ずつインクリメントして出力された場合、制御部か
らの制御信号によりカウンタが一定値分カウントアップ
したアドレス値を生成しメモリに入力するので、そのア
ドレス値の指定する命令をメモリより出力させることが
できる。

【００１５】また、この発明の半導体集積回路による
と、バスドライバは、ジャンプ命令によりジャンプ先の
命令を指定するアドレス値をアドレスバスを介して伝搬
するようにしたので、メモリはこのアドレス値はそのま
まバスドライバを介してメモリに入力され、このジャン
プ先の命令を出力する。

【００１６】

【実施例】

実施例１．以下、この発明の一実施例を説明する。図１
は本実施例に示す半導体集積回路の回路構成図である。
図の半導体集積回路は、特に Digital Signal Processo
r（以下、ＤＳＰ）に用いられるアドレス生成部２１、
プログラムメモリ２２、およびアドレス生成部２１で生
成されたアドレス信号をプログラムメモリ２２に伝搬す
るための複数ビットからなるプログラムメモリアドレス
バス２３（以下、アドレスバス２３と称す）を示したも
のである。このアドレス生成部２１とプログラムメモリ
２２は機能ブロックとしてチップ上で分離して形成され
ており、アドレスバス２３は配線接続で構成されてい
る。

【００１７】アドレス生成部２１において、２４はプロ
グラムメモリ２２に記憶されてた命令コードを読み出す
ためのアドレス値を生成するプログラムカウンタ、２５
はプログラムカウンタの出力するアドレス値を一時保持
するラッチ回路、２６はプログラムカウンタ２４の出力
するアドレス値とラッチ回路２５の保持するアドレス値
の差分演算を行なう減算器（ＳＵＢ）、２７は減算器２
６の出力する差分値をプログラムメモリ２２に伝搬する
ためアドレスバス２３を駆動させるバスドライバであ
る。バスドライバ２７は減算器２６からの入力を２つの
インバータを直列に接続してアドレスバス２３に出力さ
せるように構成されている。

【００１８】一方、プログラムメモリ２２において、２
８は加算器（ＡＤＤ）、２９は加算器２８の出力する加
算値を一時保持するラッチ回路で、加算器２８はアドレ
スバス２３を介して入力される減算器２６の差分値とラ
ッチ回路２９の保持する値との加算演算を行なう。３０
は加算器２８により生成された加算値（アドレス値）を
デコードするためのデコーダ、３１はプログラムの各命
令コードを保持し、デコーダ３０のデコード内容に応じ
て命令コードを出力するメモリセル群、３２はメモリセ
ル群３１から読み出した命令コードを一時記憶するため
のラッチ回路である。

【００１９】また、３３は各命令を伝搬する命令バス、
３４は命令コードをデコードし、種々の制御信号を出力
する命令デコーダ、３５はプログラムカウンタ２４、ラ
ッチ回路２５、２９、３２を同期して動作させるための
クロック信号、３６はプログラムカウンタ２４、ラッチ
回路２５、２９をリセットするためのリセット信号であ
る。

【００２０】次に、この半導体集積回路におけるプログ
ラム命令の読み出し動作を図２に示すタイミングチャー
ト図を用いて説明する。図２は、クロック信号３５、プ
ログラムカウンタ２４、ラッチ回路２５、減算器２６、
加算器２８およびラッチ回路２９の出力を示したタイミ
ングチャートである。

【００２１】読み出し動作開始前にリセット信号３５に
よりプログラムカウンタ２４、ラッチ回路２５、２９の
出力は「０」にリセットされるものとする。また、説明
を簡便化するために、プログラムカウンタ２４、ラッチ
回路２４、２９はクロックの立上りで各種出力が変化す
るものとする。

【００２２】リセット解除後、プログラムの実行が開始
されたものとする。まず最初にプログラムカウンタ２
４、ラッチ回路２５、２９の初期値０に対して減算器２
６の出力値は０、そして加算器２８の出力値は０と計算
される。この加算器２８の出力値０がアドレス値として
デコーダ３０に入力され、０番地を指定するデコード信
号を生成する。メモリセル群３１の０番地に記憶された
命令コードがこのデコード信号により読み出され、ラッ
チ回路３２に一時保持される。クロック信号３５に同期
して、命令バス３３を介して読み出された命令コードは
命令デコーダ３４に入力され、命令デコーダ３４は図示
しない本半導体集積回路内のArithmeric Logic Unit
（ＡＬＵ）、乗算器等への制御信号を出力して命令を実
行する。

【００２３】プログラムカウンタ２４はプログラムが１
ステップ進む毎に１ずつインクリメントした値を出力す
る。ラッチ回路３２の出力する命令コード中にプログラ
ムカウンタへの即値指定（ジャンプ命令など）がある場
合、この即値は命令バス３３を介してプログラムカウン
タ２４に入力される。プログラムカウンタ２４はその即
値により指定されたアドレス値を出力する。

【００２４】即値指定がない場合、プログラムカウンタ
２４は図２のように初期値０の次に時刻１でアドレス値
１を出力する。ラッチ回路２５は時刻１でその時刻前に
プログラムカウンタ２４より出力されたアドレス値０を
ラッチする。同様にしてプログラムカウンタ２４が以降
１ずつインクリメントして時刻２、３、４…のタイミン
グでそれぞれアドレス値２、３、４…を出力した場合、
ラッチ回路２５は同一の時刻で値１、２、３…をラッチ
して出力する。

【００２５】減算器２６はプログラムカウンタ２４の出
力するアドレス値からラッチ回路２５により保持された
アドレス値を減算する。上述のようにラッチ回路２５は
プログラムカウンタ２４の出力するアドレス値に対して
１だけ小さい値を出力するようにしたので、時刻１以降
では減算器２６は常に差分値１を出力する。

【００２６】減算器２６の差分値１はバスドライバ２７
によりプログラムメモリアドレスバス２３を経て加算器
２８に入力され、この差分値１とラッチ回路２９の出力
値とが加算される。ラッチ回路２９は加算器２８の出力
する加算値をラッチする。時刻１のクロック立上りで、
時刻１直前の加算器２８の出力値０をラッチし、次の時
刻２まで出力し続ける。従って時刻１から２の間加算器
２８はアドレス値として値１を出力する。同じく時刻２
でその直前の加算器２８の出力値１がラッチ回路２９に
ラッチされ、時刻３まで出力し続ける。加算器２８は時
刻２から時刻３までアドレス値２を出力する。以降同様
にして、時刻３、４…で加算値２８はアドレス値３、４
…を出力する。

【００２７】デコーダ３０は、加算器２８から順次入力
されるアドレス値１、２、…を各々デコードしてデコー
ド信号を出力する。メモリセル群３１はそれぞれのデコ
ード信号を入力し、それにより指定された命令コードを
出力する。以降、上記と同様の動作によりこの命令コー
ドは実行される。

【００２８】このように、図２のようにプログラムカウ
ンタから一定値だけインクリメントされて出力するシー
ケンシャルのアドレス値が出力される間、減算器２６か
らはその一定値が出力される。プログラムメモリ２２内
に備えた加算器２８、ラッチ回路２９によりプログラム
カウンタ２４より出力された元のシーケンシャルのアド
レス値を再生し、メモリセル群３１内の命令コードにア
クセスして読み出しを実行する。このときシーケンシャ
ルのアドレス値が出力される間は減算器２６からバスド
ライバ２７に入力される値は変化しないので、配線に対
して充放電させるためのバスドライバ２７で電力を消費
しないようにすることができる。よってプログラムカウ
ンタからのアドレス値をそのままバスドライバにより伝
搬する従来の半導体集積回路に比べ十分な消費電力低減
を図ることができる。

【００２９】また、命令バス３３からプログラムカウン
タ２４に即値指定された命令コードが入力された場合の
タイミングチャート図を図３に示す。例えば、図２のア
ドレス値出力後もプログラムカウンタ２４は１ずつイン
クリメントし、時刻ｎでアドレス値ｎ（なお、ｎは任意
の自然数）をした後に、次の時刻（ｎ＋１）でアドレス
値（ｎ＋ｋ）にジャンプした値を出力したとする（ｋは
ある自然数）。このとき、ラッチ回路２５はその前のア
ドレス値ｎを保持するので、減算器２６は差分値ｋを演
算する。一方ラッチ回路２９は時刻（ｎ＋１）前の加算
器２８の出力であるアドレス値ｎを保持するので、時刻
（ｎ＋１）には加算器２８はアドレス値（ｎ＋ｋ）を出
力する。

【００３０】時刻（ｎ＋２）以降、プログラムカウンタ
２４は再び１ずつインクリメントしたアドレス値（ｎ＋
ｋ＋１）、（ｎ＋ｋ＋２）、…を出力した場合、図２に
示した動作と同様に、減算器２６は差分値１の一定値を
出力し、加算器２８からはプログラムカウンタ２４と同
じタイミングで同一のアドレス値（ｎ＋ｋ＋１）、（ｎ
＋ｋ＋２）、…が出力される。

【００３１】よって、ジャンプ命令等により即値アドレ
ス値に対しても、加算器２８から同一のアドレス値を出
力することができ、即値アドレス値に対応した命令コー
ドへのアクセスを適切に実行することができる。

【００３２】図３のようにジャンプ命令がある場合バス
ドライバ２７に入力される値は差分値１からｋ、差分値
ｋから１へと変化し、電力が消費されてしまう。しかし
ＤＳＰ等、一般に半導体集積回路においてプログラムに
おけるジャンプ命令はむしろ稀であることを考慮する
と、本実施例により低消費電力の半導体集積回路を実現
することができる。

【００３３】また、近年の微細加工技術により回路面積
の縮小化を図ることができるので、減算器２６、ラッチ
回路２５、２９、加算器２８を新たに構成しても十分な
半導体集積回路の小型化は実現できる。また、これら減
算器２６等を動作させるために消費電力は増大する。し
かし、この消費電力が微細加工により増大する配線容量
の配線を駆動するために要する消費電力に比べ十分小さ
いことを考慮すると、本半導体集積回路による消費電力
の削減効果は非常に大きく、十分な低消費電力を図るこ
とができる。

【００３４】実施例２．図４は本実施例に示す別の半導
体集積回路の回路構成図である。図において、４０は数
段のＤフリップフロップ（以下、Ｆ・Ｆと呼ぶ）で構成
されたシフトレジスタ、４１はシフトレジスタ４０およ
びバスドライバ２７を制御するための各種制御信号を出
力する制御部、４２は制御部４１からの制御信号で、シ
フトレジスタ４０のシフト動作を制御するための１ビッ
トからなるアドレスシフト信号、４３は制御部４１から
の制御信号で、バスドライバ２７の動作の許可・禁止を
制御するためのドライバイネーブル信号、４４はアドレ
スシフト信号４２を伝搬するために信号線を駆動するバ
スドライバ、４５、４６は命令デコーダで解読された命
令コードがジャンプ命令であることを示す制御信号であ
る。その他の符号は図１と同一または相当の機能を示す
ものである。本実施例の半導体集積回路においても、プ
ログラムカウンタ２４、制御部４１を有するアドレス生
成部２１と、デコーダ３０、シフトレジスタ４０、メモ
リセル群３１およびラッチ回路３２を有するプログラム
メモリ２２との機能ブロックに分離されており、アドレ
スバス２３を介してアドレス値をバスドライバ２７によ
り、またアドレスシフト信号４２をバスドライバ４４に
よりそれぞれプログラムメモリ２２に伝搬させるように
構成されている。

【００３５】図５はデコーダ３０においてアドレスバス
２３より入力されるアドレス値をデコードした結果であ
るデコード信号を示した表図である。デコーダ３０はア
ドレスバス２３を介して入力されるアドレス値を（Ｍ＋
１）ビットの並列信号にデコードする。但し、Ｍは任意
の自然数である。例えばアドレス値０に対して、１ビッ
ト目のデータを「１」、その他のビットを「０」にデコ
ードする。同様に任意のアドレス値ｍに対して（ｍ＋
１）ビット目のデータを「１」、その他のビットを
「０」にデコードする。特に複数ビットのいずれか１つ
にある「１」をアクセス信号と呼ぶ。

【００３６】図６はシフトレジスタ４０の構成を示す構
成図である。このシフトレジスタ４０はＦ・Ｆ０、Ｆ・
Ｆ１、…、Ｆ・ＦＭの（Ｍ＋１）個のＦ・Ｆで構成され
る。各Ｆ・Ｆにはメモリセル群３１の各番地に記憶され
た命令コードにアクセスするためのアクセス信号が保持
される。例えば図６のように、メモリセル群３１の０番
地に命令０、１番地に命令１、…Ｍ番地に命令Ｍが記憶
され、（Ｍ＋１）個のＦ・Ｆの各々に１つの命令が対応
して記憶されている。シフトレジスタ４０でＦ・Ｆ０に
「１」、その他のＦ・Ｆに「０」が保持され、各々メモ
リセル群３１に入力されることにより、メモリセル群３
１は命令０を出力する。すなわち、メモリ群３１はシフ
トレジスタ４０の各Ｆ・Ｆのいずれか１つのうち、
「１」（アクセス信号）を保持したＦ・Ｆに対応した番
地の命令コードにアクセスするようにする。

【００３７】シフトレジスタ４０のシフト動作はアドレ
スシフト信号４２により制御される。アドレスシフト信
号４２が「１」のとき、各Ｆ・Ｆに保持されたデータは
クロック信号３５の立上りに同期して１つ上位のＦ・Ｆ
へ順次シフトする。また、Ｆ・ＦＭの保持データはＦ・
Ｆ０へシフトする。したがって、各Ｆ・Ｆが図６のよう
に保持されたデータ「０…００１」は「０…０１０」に
変化し、アクセス信号はＦ・Ｆを１つ分だけシフトす
る。一方、アドレスシフト信号４２が「０」の場合はシ
フト動作は禁止され、デコーダ３０より出力された（Ｍ
＋１）ビットの並列データを各Ｆ・Ｆにセットし保持さ
せる。この並列データの各ビットのいずれか１つにアク
セス信号を有し、シフトレジスタ４０の対応するＦ・Ｆ
に保持される。

【００３８】また、バスドライバ２７は、制御部４１よ
りドライバイネーブル信号２７を入力し、このドライバ
イネーブル信号４３が「１」状態の場合にはプログラム
カウンタ２４から出力されるアドレス値を伝搬させるよ
うアドレスバス２３を駆動する。一方「０」状態の場
合、プログラムカウンタ２４からアドレス値を入力して
もそのアドレス値をアドレスバス２３に伝搬させないよ
うにする。このバスドライバ２７は例えばプログラムカ
ウンタ２４からの入力をラッチ回路、および２つのイン
バータを直列に接続してアドレスバス２３へ出力するよ
う構成する。さらにこのラッチ回路はドライバイネーブ
ル信号４３を入力し、ドライバイネーブル信号４３が
「１」のときはそのままプログラムカウンタ２４から入
力されるアドレス値を出力し、「０」のときは前の出力
を保持する保持状態となるように構成する。

【００３９】なお、通常行デコーダおよび列デコーダの
２種類のデコーダでメモリセルを選択することにより命
令コードにアクセスするようにしているが、本実施例で
は説明を簡便化するために１つのデコーダでアクセスす
るように構成している。

【００４０】次に、図４の半導体集積回路においてプロ
グラムメモリ２２の保持されたプログラム命令の読み出
し動作を図７に示したタイミングチャート図を用いて説
明する。図７は、クロック信号３５、アドレスシフト信
号４０、ドライバイネーブル信号４３、アドレスバス２
３の出力信号、およびシフトレジスタ４０の出力値を示
したタイミングチャート図である。

【００４１】命令の読み出し動作開始前は、図４に図示
しないリセット信号によりプログラムカウンタ２４の出
力は「０」にリセットされ、制御部４１は同時にドライ
バイネーブル信号４３を「１」状態にする。よってアド
レスバス２３はバスドライバ２７を介してこのプログラ
ムカウンタ２４の初期値０をデコーダ３０に伝搬され
る。またデコーダ３０は初期値０をデコードして「０…
００１」を出力する。さらに、このプログラムカウンタ
のリセットとともに制御部４１はアドレスシフト信号４
０を「０」状態にする。シフトレジスタ４０はデコーダ
３０の出力するデコード値「０…００１」を対応するレ
ジスタに保持させる（図６に示した状態）。

【００４２】リセットが解除され、命令読み出し動作が
開始されると、図６に示されたシフトレジスタ４０の保
持データによりメモリセル群３１は命令０を出力する。
ラッチ回路３２はこの命令０をラッチし、クロック信号
３５に同期して出力する。この命令０は命令バス３３を
介して命令デコーダ３４に入力され、命令デコーダ３４
は図示しない本半導体集積回路内のArithmeric Logic U
nit（ＡＬＵ）、乗算器等への制御信号を出力すること
で命令０を実行する。

【００４３】（１）アドレス値が１ずつインクリメント
して出力される場合 プログラムカウンタ２４は、その次のクロック立上りに
同期して順次アドレスを出力する。図７に示したように
アドレス値０から１ずつインクリメントしたアドレス値
１、２、…、ｍ（ｍは任意の自然数）を出力した場合を
考える。

【００４４】制御部４１はアドレス値０の次にアドレス
値１を出力することにより、命令読み出し後のクロック
立ち下がりに同期してアドレスシフト信号４２を
「１」、バスイネーブル信号４３を「０」に変化する。
その後、プログラムカウンタ２４よりアドレス値ｍが出
力されるまでこれらの値を出力し続ける。バスドライバ
２７はこのドライバイネーブル信号４３の「０」を受
け、プログラムカウンタ２４より出力されるアドレス値
をアドレスバス２３に伝搬させず、そのままアドレス値
を変化させない。すなわちプログラムカウンタ２４より
アドレス値０〜ｍが入力される間バスドライバ２７は常
に値０を出力し、この間電力を消費しない。

【００４５】シフトレジスタ４０はこのアドレスシフト
信号によりクロック立上りに同期してシフト動作を行な
う。すなわち、図７のようにプログラムカウンタ２４の
出力がアドレス値０から１に変化すると同時にシフトレ
ジスタ４０は「０…０００１」から「０…００１０」へ
と、Ｆ・Ｆ０から順次各データをシフトし、各データは
メモリセル群３１へ出力される。プログラムカウンタ２
４がアドレス値ｍを出力したときにはシフトレジスタ４
０のＦ・Ｆｍが値１、その他は値０を保持し、メモリセ
ル群３１へ出力する。メモリセル群３１はこれらのデコ
ード値により対応する各命令をラッチ回路３２に出力す
る。

【００４６】（２）アドレス値がジャンプ命令等による
即値アドレスの場合 アドレス値ｍの指定する命令ｍがジャンプ命令である場
合、命令デコーダ３４は命令ｍをデコードしてジャンプ
命令であることを示す制御信号４５を制御部４１へ、同
じくジャンプ命令であることを示す制御信号４６をプロ
グラムカウンタ２４へそれぞれ出力する。プログラムカ
ウンタ２４は制御信号４６により、命令ｍが有する即値
アドレス値ｎ（ｎはある自然数）を命令バス３３を介し
て入力し、アドレス値ｍの次にアドレス値ｎを出力す
る。一方、制御部４１は制御信号４５により、プログラ
ムカウンタ２４でアドレス値ｎが出力されるクロック立
上りで、アドレスシフト信号４２を「０」状態に、ドラ
イバイネーブル信号４３を「１」状態にする。

【００４７】ドライバイネーブル信号４３の示す「１」
状態によりバスドライバ２７はアドレスバス２３を駆動
してアドレス値ｎを伝搬させる。デコーダ３０はアドレ
ス値ｎをデコードし、同様に並列データを出力する。シ
フトレジスタ４０はアドレスシフト信号４２の示す
「０」状態によりデコーダ３０の出力する並列データを
そのまま取り込む。この並列データに従って図７のよう
にＦ・Ｆｎに「１」、その他のレジスタに「０」が取り
込まれ、それぞれメモリセル群３１へ出力される。メモ
リセル群３１はこのデコード値により命令ｎを出力す
る。また、アドレスシフト信号４２、ドライバイネーブ
ル信号４３は次のクロック立ち下がりでそれぞれ再び
「１」、「０」となるように制御部４１は構成されてい
る。

【００４８】プログラムカウンタ２４はアドレス値ｎよ
り再び１ずつインクリメントしたアドレス値を（ｎ＋
１）、（ｎ＋２）、…という具合に出力した場合、各機
能は前述の（１）と同じ動作を行なう。ドライバイネー
ブル信号４３が「０」を示すことにより、バスドライバ
２７はアドレスバス２３の駆動動作を禁止してアドレス
値ｎを出力させたままとし、一方アドレスシフト信号４
２は「１」を示すのでシフトレジスタ４３は再びクロッ
ク立上りに同期してシフト動作を行なう。メモリセル群
３１はアクセス信号を保持するＦ・Ｆに対応する命令コ
ードをラッチ回路３２へ出力する。図７のようにシフト
レジスタ４０に保持された信号により読み出された命令
コードは命令バス３３を介して命令デコーダに送られ、
各々実行される。

【００４９】このように、アドレスシフト信号４２の
「１」、ドライバイネーブル信号４３の「０」とは、命
令が１ずつインクリメントしたアドレス値により読み出
されることを示し、逆にアドレスシフト信号４２の
「０」、ドライバイネーブル信号４３の「１」とは、命
令がジャンプ命令等の即値アドレスにより読み出される
ことを示す。このドライバイネーブル信号４３によりバ
スドライバ２７はリセット時のアドレス値またはジャン
プ命令による即値アドレス値のみをアドレスバス２３に
出力するようにする。図７からも明らかなように、１ず
つインクリメントされたアドレス値に対する命令にアク
セスするときバスドライバ２７、４２は出力値を変化さ
せないので両ドライバは電力を消費しない。即値アドレ
スが出力されるときのみ両バスドライバは電力を消費す
るようになるが、通常ジャンプ命令は稀に生ずることを
考慮すると、プログラム全体の実行においてバスドライ
バの消費電力はかなり削減される。一方アドレスシフト
信号４２によりシフトレジスタ４０に保持されたアクセ
ス信号を、実行されるべき命令の読み出しを行わせるＦ
・Ｆへシフトさせる。従って、１ずつインクリメントさ
れたアドレス値に対する命令へのアクセス時はアドレス
バスにアドレス値を伝搬させずに、そのアドレス値が指
定する命令を読み出すことができる。

【００５０】なお、アドレスバス２３は複数ビットで構
成され、一方アドレスシフト信号４２は１ビットで構成
されるので、出力値変化に対する消費電力はバスドライ
バ４４はバスドライバ２７に比べて十分小さい。

【００５１】また、上記ではアドレス値は１ずつインク
リメントした場合であるが、１以外のある一定値ずつイ
ンクリメントした場合でも、本装置の構成を同様に適用
できる。このとき、シフトレジスタ４０のシフト動作に
おいて各Ｆ・Ｆのいづれか１つに保持されるアクセス信
号をその一定値分だけ上位のＦ・Ｆにシフトするように
構成すればよい。

【００５２】実施例３．図８は本実施例に示す別の半導
体集積回路の回路構成図である。図４ではシフトレジス
タ４０を備えたが、その代わりにカウンタ５０を備えて
もよい。カウンタ５０はアドレスバス２３からアドレス
値を入力し、一方、出力される値はアドレス値としてデ
コーダ３０に送られる。また５１はアドレスカウント信
号で、実施例２のアドレスシフト信号４２と同一のもの
である。その他の符号は図４と同一または相当の構成、
機能を示す。

【００５３】カウンタ５０のカウント動作は、クロック
信号３５に同期してデコーダ３０にアドレス値を出力す
る。このカウンタ５０は制御部４１からアドレスカウン
ト信号５１を入力し、「１」状態のとき一定値、例えば
１ずつカウントアップしながらアドレス値を出力する。
一方、アドレスカウント信号５１が「０」状態のときア
ドレスバス２３に出力されたアドレス値をクロックに同
期させることなくそのまま出力する。

【００５４】図９は、図７と同様にプログラムカウンタ
２４が値０からｍまで１ずつインクリメントしたアドレ
ス値を出力し、アドレス値ｍからアドレス値ｎへジャン
プする場合のカウンタ５０の出力値を示すタイミングチ
ャート図である。なお、アドレスカウント信号５１、ド
ライバイネーブル信号４３およびアドレスバス２３の各
出力値の変化は図７と同一となる。

【００５５】読み出し動作開始前では、カウンタ５０は
アドレスバス２３の出力値であるアドレス値０を入力し
てそのまま出力されているものとする。読み出し動作が
開始されると、プログラムカウンタ２４がアドレス値ｍ
を出力するまで、アドレスカウント信号５１は常に
「１」を示すので、カウンタ５０はアドレス値０よりク
ロックに同期して順次１ずつカウントアップする。従っ
てプログラムカウンタ２４の出力するアドレス値をカウ
ンタ５０で再生することができる。ジャンプ命令があっ
たとき、プログラムカウンタ２３がアドレス値ｍからジ
ャンプして即値のアドレス値ｎを出力するとともに、ア
ドレスカウント信号５１は「０」、ドライバイネーブル
信号４３は「１」を示す。したがって、バスドライバ２
７はアドレスバス２３を介してアドレス値ｎがカウンタ
５０に入力させ、カウンタ５０はアドレス値ｍの次にア
ドレス値ｎをそのまま出力する。その後再び値（ｎ＋
１）、（ｎ＋２）、…とインクリメントするとカウンタ
５０はアドレスカウント信号５１は再び「１」を示すの
で、アドレス値ｎから再び１ずつインクリメントしたカ
ウンタ動作を行なう。ジャンプ命令後もプログラムカウ
ンタ２４の出力するアドレス値をカウンタ５０が再現す
ることになる。

【００５６】デコーダ３０は、カウンタ５０の出力する
アドレス値を図６と同様にデコードし、そのままメモリ
セル群３１に送られ、デコード信号に対応した命令コー
ドを読み出すようにする。

【００５７】このように、半導体集積回路は実施例と同
様にジャンプ命令によりジャンプ先の命令を読み出すた
めのアドレス値以外はアドレスバス２３に出力しないよ
うにするので、バスドライバ２７、４４の消費電力は大
幅に削減され、かつそのアドレス値の指定する命令を読
み出すことができる。

【００５８】また、上記ではアドレス値は１ずつインク
リメントした場合であるが、１以外のある一定値ずつイ
ンクリメントした場合でも、本装置の構成を同様に適用
できる。このとき、カウンタ４０のカウント動作におい
てその一定値分だけインクリメントした値を出力するよ
うに構成すればよい。

【００５９】

【発明の効果】以上説明したように、この発明の半導体
集積回路によると、差分回路では連続して出力する第１
のアドレス値と第２のアドレス値との差分を計算し、バ
スドライバに出力するので、バスドライバは差分回路は
プログラムカウンタから一定値ずつインクリメントした
アドレス値が出力される間はその一定の差分値を入力す
る。従ってアドレスバスに伝搬されるアドレス値の変化
を少なくすることによりバスドライバの消費電力を削減
することができる。また、加算器は、この差分値から元
のアドレス値を再現するので、メモリはこのアドレス値
に対応する命令を出力することができる。

【００６０】また、この発明の半導体集積回路による
と、バスドライバは制御部から制御信号を入力すること
によりプログラムカウンタから一定値ずつインクリメン
トして出力されたアドレス値を伝搬させないでその出力
値を変化させず、一方この間にシフトレジスタは制御部
から制御信号を入力することで各段のいずれか１つに保
持されたアクセス信号をその一定値分だけシフトさせ、
メモリはこのアクセス信号の保持した段に対応した命令
を出力するので、バスドライバの消費電力を削減しなが
ら、アドレス値の指定する命令を読み取り実行すること
ができる。

【００６１】また、この発明の半導体集積回路による
と、バスドライバは制御部から制御信号を入力すること
によりプログラムカウンタから一定値ずつインクリメン
トして出力されたアドレス値を伝搬させないでその出力
値を変化させず、一方この間にカウンタは制御部から制
御信号を入力することでカウンタが一定値分カウントア
ップしたアドレス値を生成しメモリに入力するので、バ
スドライバの消費電力を削減しながら、アドレス値の指
定する命令を読み取り実行することができる。

【００６２】また、この発明の半導体集積回路による
と、バスドライバは、ジャンプ命令によりジャンプ先の
命令を指定するアドレス値をアドレスバスを介して伝搬
するようにしたので、メモリはこのアドレス値はそのま
まバスドライバを介してメモリに入力され、このジャン
プ先の命令を出力することができる。

【００６３】以上のように、バスドライバの消費電力を
削減により低消費電力の半導体集積回路を実現すること
ができる。

【図面の簡単な説明】

【図１】 この発明の実施例１に示す半導体集積回路の
回路構成図である。

【図２】 図１の半導体集積回路の各部動作を示すタイ
ミングチャート図である。

【図３】 図１の半導体集積回路の各部動作を示すタイ
ミングチャート図である。

【図４】 この発明の実施例２に示す半導体集積回路の
回路構成図である。

【図５】 図４におけるデコーダ３０の真理値図であ
る。

【図６】 図４におけるシフトレジスタ４０およびメモ
リセル群３１の構成を示す概念図である。

【図７】 図４の半導体集積回路の各部動作を示すタイ
ミングチャート図である。

【図８】 この発明の実施例３に示す半導体集積回路の
回路構成図である。

【図９】 図８の半導体集積回路の各部動作を示すタイ
ミングチャート図である。

【図１０】 従来技術による半導体集積回路の回路構成
図である。

【符号の説明】

２１…アドレス生成部、２２…プログラムメモリ、２３
…プログラムメモリアドレスバス、２４…プログラムカ
ウンタ、２５…ラッチ回路、２６…減算器、２７…バス
ドライバ、２８…加算器、２９…ラッチ回路、３０…デ
コーダ、３１…メモリセル群、３２…ラッチ回路、３３
…命令バス、３４…命令デコーダ、３５…クロック信
号、４０…シフトレジスタ、４１…制御部、４２…アド
レスシフト信号、４３…ドライバイネーブル信号、４４
…バスドライバ、４５、４６…制御信号、５０…カウン
タ、５１…アドレスカウント信号。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 第１のアドレス値、および該第１のアド
   レス値に連続して第２のアドレス値を生成するプログラ
   ムカウンタ、 前記第１および第２のアドレス値を入力して読み出され
   る命令を記憶するメモリを備えた半導体集積回路におい
   て、 前記プログラムカウンタより出力された前記第１のアド
   レス値を一時保持するアドレス保持回路、 前記プログラムカウンタより出力された前記第２のアド
   レス値と前記第１のアドレス保持手段で保持された前記
   第１のアドレス値との差分値を演算し、該差分値を出力
   する差分回路、 前記差分回路で生成された差分値をアドレスバスを介し
   て伝搬させるよう該アドレスバスを駆動するバスドライ
   バ、 前記差分値を前記アドレスバスを介して入力し、前記差
   分値と前記メモリに入力される前記第１のアドレス値と
   を加算することにより前記第２アドレス値を生成して出
   力する加算回路を備え、 前記メモリは、前記加算回路より出力された前記第２の
   アドレス値を入力して命令を読み出すようにしたことを
   特徴とする半導体集積回路。
2. 【請求項２】 アドレス値を生成するプログラムカウン
   タを備え、前記アドレス値により読み出される命令を実
   行する半導体集積回路において、 前記アドレス値が前記プログラムカウンタより所定の一
   定値をインクリメントして出力されたとき制御信号を出
   力する制御部、 前記プログラムカウンタより出力される前記アドレス値
   をアドレスバスを介して伝搬させるよう前記アドレスバ
   スを駆動し、前記制御部より前記制御信号を入力したと
   きは前記プログラムカウンタにより出力される前記アド
   レス値を伝搬させずに前記アドレスバスの出力値を変化
   させないバスドライバ、 前記アドレスバスを介して入力されたアドレス値をデコ
   ードしてアクセス信号を出力するアドレスデコーダ、 複数の段からなり、前記アドレスデコーダの出力する前
   記アクセス信号を各段のうちいずれか１つに保持すると
   ともに、前記制御部より前記制御信号を入力したときは
   前記アクセス信号を保持する段より該アクセス信号を前
   記一定値分シフトさせるシフトレジスタ、 前記命令が前記シフトレジスタの各段に対応して記憶さ
   れ、前記アクセス信号を保持した段に対応する命令を出
   力するメモリを備えたことを特徴とする半導体集積回
   路。
3. 【請求項３】 第１のアドレス値、および該第１のアド
   レス値に連続して第２のアドレス値を生成するプログラ
   ムカウンタ、 前記第１および第２のアドレス値を入力して読み出され
   る命令を記憶するメモリを備えた半導体集積回路におい
   て、 前記第２のアドレス値が前記プログラムカウンタより所
   定の一定値をインクリメントして出力されたとき制御信
   号を出力する制御部、 前記プログラムカウンタより出力される前記第２のアド
   レス値をアドレスバスを介して伝搬させるよう前記アド
   レスバスを駆動し、前記制御部より前記制御信号を入力
   したときは前記プログラムカウンタにより出力される前
   記第２のアドレス値を伝搬させずに前記アドレスバスの
   出力値を変化させないバスドライバ、 前記第１のアドレス値を出力した後に前記アドレスバス
   から入力される前記第２のアドレス値をそのまま出力
   し、前記制御部より前記制御信号を入力したときは前記
   第１のアドレス値に前記一定値をインクリメントして前
   記第２のアドレス値を出力するカウンタを備え、 前記メモリは、前記カウンタにより出力される前記第２
   のアドレス値を入力して命令を読み出すようにしたこと
   を特徴とする半導体集積回路。
4. 【請求項４】 バスドライバは、ジャンプ命令によりジ
   ャンプ先の命令を指定するアドレス値をアドレスバスを
   介して伝搬するようにしたことを特徴とする請求項２も
   しくは請求項３に記載の半導体集積回路。