JPH08194554A - ほぼ一定の基準電流を発生するための電流発生器回路 - Google Patents
ほぼ一定の基準電流を発生するための電流発生器回路Info
- Publication number
- JPH08194554A JPH08194554A JP21898095A JP21898095A JPH08194554A JP H08194554 A JPH08194554 A JP H08194554A JP 21898095 A JP21898095 A JP 21898095A JP 21898095 A JP21898095 A JP 21898095A JP H08194554 A JPH08194554 A JP H08194554A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- generator circuit
- operational amplifier
- current generator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009792 diffusion process Methods 0.000 claims description 4
- 238000001514 detection method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 239000006096 absorbing agent Substances 0.000 description 2
- 238000004435 EPR spectroscopy Methods 0.000 description 1
- 229920000181 Ethylene propylene rubber Polymers 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/267—Current mirrors using both bipolar and field-effect technology
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
Abstract
(57)【要約】
電流発生器が、ほぼ一定の電流を供給する。この電流発
生器は、バンドギャップ回路を基にし、電流設定器を更
に含む。この電流設定器は、バンドギャップ回路の演算
増幅器の出力信号を受けるために配置される。電流設定
器は、ほぼ一定の基準電流を供給するために構成され
る。この回路は、フラッシュ・メモリ装置に使用すると
とくに有利である。
生器は、バンドギャップ回路を基にし、電流設定器を更
に含む。この電流設定器は、バンドギャップ回路の演算
増幅器の出力信号を受けるために配置される。電流設定
器は、ほぼ一定の基準電流を供給するために構成され
る。この回路は、フラッシュ・メモリ装置に使用すると
とくに有利である。
Description
【０００１】
【発明の属する技術分野】本発明は、電流発生器回路、
とくにほぼ一定の電流を発生するための電流発生器回路
に関するものである。
とくにほぼ一定の電流を発生するための電流発生器回路
に関するものである。
【０００２】本発明は、電源検出回路のためのバイアス
として使用できる、ほぼ一定の電流を供給することに関
するものである。そのような電源検出回路は、回路の動
作のために適切なレベルに達したか否かを判定するため
に、種々の応用で使用される。電源検出回路の１つの特
定の応用は、フラッシュ・メモリチップに対するもので
ある。チップの待機電流は重要な設計パラメータであっ
て、電源検出回路の電流消費量が関心事であるから、こ
の応用の電流消費量をほぼ一定にすることはとくに有利
である。
として使用できる、ほぼ一定の電流を供給することに関
するものである。そのような電源検出回路は、回路の動
作のために適切なレベルに達したか否かを判定するため
に、種々の応用で使用される。電源検出回路の１つの特
定の応用は、フラッシュ・メモリチップに対するもので
ある。チップの待機電流は重要な設計パラメータであっ
て、電源検出回路の電流消費量が関心事であるから、こ
の応用の電流消費量をほぼ一定にすることはとくに有利
である。
【０００３】
【従来の技術】したがって、３．３Ｖまたは５Ｖで動作
できるフラッシュ・メモリチップでは、電源検出回路は
広範囲の電源電圧を検出できなければならない。典型的
には、目標動作範囲は２Ｖと５．５Ｖの間の範囲であ
る。更に、それらのチップは、たとえば、マイナス５５
℃から１２５℃という広い温度範囲内で動作する。これ
は、従来の回路ではほぼ一定のバイアス電流を得ること
が非常に困難である。
できるフラッシュ・メモリチップでは、電源検出回路は
広範囲の電源電圧を検出できなければならない。典型的
には、目標動作範囲は２Ｖと５．５Ｖの間の範囲であ
る。更に、それらのチップは、たとえば、マイナス５５
℃から１２５℃という広い温度範囲内で動作する。これ
は、従来の回路ではほぼ一定のバイアス電流を得ること
が非常に困難である。
【０００４】１つの従来の電流発生器回路を図１に示
す。この図は、簡単な電流ミラーを示す。周知のよう
に、この回路は、電源レールＶｃｃと第１の電流ミラー
・トランジスタ４の間に接続されている、ダイオード接
続されたｐチャネル・トランジスタ２の態様の電流設定
素子を含む。電流ミラー・トランジスタは第２の電源レ
ールＶｃｃに接続され、そのトランジスタのゲートは第
２の電流ミラー・トランジスタ６のゲートに接続され
る。この電流ミラー・トランジスタ６は、電流設定トラ
ンジスタ２によって設定された電流Ｉに一致させられた
（またはそれの固定数倍の）基準電流Ｉｒｅｆを供給す
る。
す。この図は、簡単な電流ミラーを示す。周知のよう
に、この回路は、電源レールＶｃｃと第１の電流ミラー
・トランジスタ４の間に接続されている、ダイオード接
続されたｐチャネル・トランジスタ２の態様の電流設定
素子を含む。電流ミラー・トランジスタは第２の電源レ
ールＶｃｃに接続され、そのトランジスタのゲートは第
２の電流ミラー・トランジスタ６のゲートに接続され
る。この電流ミラー・トランジスタ６は、電流設定トラ
ンジスタ２によって設定された電流Ｉに一致させられた
（またはそれの固定数倍の）基準電流Ｉｒｅｆを供給す
る。
【０００５】この回路の欠点は、電流設定トランジスタ
２によって設定された電流が、電源電圧Ｖｃｃおよび温
度の変動と共に広範囲に変化することである。したがっ
て、この回路によって供給される基準電流Ｉｒｅｆもそ
れらのパラメータと共に変化する。
２によって設定された電流が、電源電圧Ｖｃｃおよび温
度の変動と共に広範囲に変化することである。したがっ
て、この回路によって供給される基準電流Ｉｒｅｆもそ
れらのパラメータと共に変化する。
【０００６】
【発明の概要】本発明によれば、バンドギャップ基準回
路を含み、ほぼ一定の基準電流を発生するための電流発
生器回路であって、第１の抵抗チェーンの中間回路点と
第２の抵抗チェーンの中間回路点とからの信号をそれぞ
れ受ける第１の入力端子および第２の入力端子を有する
演算増幅器と、この演算増幅器の出力信号を制御端子に
受ける電流設定器と、をそなえ、各抵抗チェーンは、第
１の電位に接続された第１の端子と、一方向電流制御素
子と、少なくとも１つの抵抗素子と、第２の端子とを直
列に有し、抵抗チェーンの第２の端子は共通回路点に接
続され、演算増幅器は、出力信号を出力装置の制御端子
に供給するための出力端子を有し、出力装置は制御可能
な経路を有し、この経路は、電源電圧と、前記第１の抵
抗チェーンと前記第２の抵抗チェーンの前記共通回路点
との間に接続され、前記電流設定器は、制御可能な経路
を有し、この経路は前記電源電圧と電流供給端子の間に
接続されて、ほぼ一定の基準電流を前記電流供給端子に
供給するほぼ一定の基準電流を発生するための電流発生
器回路が得られる。
路を含み、ほぼ一定の基準電流を発生するための電流発
生器回路であって、第１の抵抗チェーンの中間回路点と
第２の抵抗チェーンの中間回路点とからの信号をそれぞ
れ受ける第１の入力端子および第２の入力端子を有する
演算増幅器と、この演算増幅器の出力信号を制御端子に
受ける電流設定器と、をそなえ、各抵抗チェーンは、第
１の電位に接続された第１の端子と、一方向電流制御素
子と、少なくとも１つの抵抗素子と、第２の端子とを直
列に有し、抵抗チェーンの第２の端子は共通回路点に接
続され、演算増幅器は、出力信号を出力装置の制御端子
に供給するための出力端子を有し、出力装置は制御可能
な経路を有し、この経路は、電源電圧と、前記第１の抵
抗チェーンと前記第２の抵抗チェーンの前記共通回路点
との間に接続され、前記電流設定器は、制御可能な経路
を有し、この経路は前記電源電圧と電流供給端子の間に
接続されて、ほぼ一定の基準電流を前記電流供給端子に
供給するほぼ一定の基準電流を発生するための電流発生
器回路が得られる。
【０００７】好適な実施例においては、一方向電流制御
素子はダイオード接続されたバイポーラ・トランジスタ
である。
素子はダイオード接続されたバイポーラ・トランジスタ
である。
【０００８】電流吸収器を形成するために、電流供給端
子は第１の電流ミラー・トランジスタに接続でき、第１
の電流ミラー・トランジスタは第２の電流ミラー・トラ
ンジスタに接続され、第２の電流ミラー・トランジスタ
は前記ほぼ一定の基準電流とともに変化する。
子は第１の電流ミラー・トランジスタに接続でき、第１
の電流ミラー・トランジスタは第２の電流ミラー・トラ
ンジスタに接続され、第２の電流ミラー・トランジスタ
は前記ほぼ一定の基準電流とともに変化する。
【０００９】電流ミラーにおいて周知のように、電流は
一致させることができ、または相互に固定数倍とするこ
とができる。
一致させることができ、または相互に固定数倍とするこ
とができる。
【００１０】本発明においては、電流設定器は、バンド
ギャップ基準回路のための出力装置を制御する信号と同
じ信号で制御されるから、バンドギャップ基準回路は出
力装置に一定の基準レベルを発生するように構成され
る。したがって、この構成によって、電流ミラー・トラ
ンジスタを介して回路の他の部分に供給できる、良く制
御された安定な電流がえられることになる。
ギャップ基準回路のための出力装置を制御する信号と同
じ信号で制御されるから、バンドギャップ基準回路は出
力装置に一定の基準レベルを発生するように構成され
る。したがって、この構成によって、電流ミラー・トラ
ンジスタを介して回路の他の部分に供給できる、良く制
御された安定な電流がえられることになる。
【００１１】演算増幅器は、スタート回路と、増幅回路
と、出力回路とを既知のようにしてそなえることができ
る。この回路のために、基準電流が求められる。好適な
実施例においては、それらの基準電流は、バンドギャッ
プ基準回路を制御するために使用される、演算増幅器か
らの出力信号から得られる。この結果、電流消費量がと
くに良く制御され、かつ電源電圧の変動による影響を一
層受けなくなった。
と、出力回路とを既知のようにしてそなえることができ
る。この回路のために、基準電流が求められる。好適な
実施例においては、それらの基準電流は、バンドギャッ
プ基準回路を制御するために使用される、演算増幅器か
らの出力信号から得られる。この結果、電流消費量がと
くに良く制御され、かつ電源電圧の変動による影響を一
層受けなくなった。
【００１２】
【発明の実施形態】図２は、本発明の一実施例による電
流発生器回路を示す。この回路は、既知のバンドギャッ
プ基準回路を含む。このバンドギャップ基準回路は、破
線１０で概略的に示されている。バンドギャップ基準回
路は、演算増幅器１２を含む。この演算増幅器は、正入
力端子１４と負入力端子１６とを有する。演算増幅器１
２の出力信号Ｖｏｕｔが、線１８を介してｐチャネル出
力トランジスタ２０のゲートに供給される。そのトラン
ジスタ２０のソースは上側の電源電圧レールＶｃｃに接
続され、ドレインは帰還電流Ｉｆを第１の抵抗チェーン
２２と第２の抵抗チェーン２４に供給するように接続さ
れる。第１の抵抗チェーン２２は、直列接続された第１
の抵抗Ｒ１と第２の抵抗Ｒ２とを含む。第２の抵抗Ｒ２
は、第１のダイオード接続されたｐ−ｎ−ｐバイポーラ
・トランジスタＱ１のエミッタに接続される。第２の抵
抗チェーンは、１つの抵抗Ｒ３を含む。その抵抗は、第
２のダイオード接続されたｐ−ｎ−ｐバイポーラ・トラ
ンジスタＱ２のエミッタに接続される。演算増幅器１２
の正入力端子１４は、それの入力を、第１の抵抗チェー
ン２２の第１の抵抗Ｒ１と第２の抵抗Ｒ２の中間の回路
点２６から受ける。演算増幅器１２の負入力端子１６
は、その入力を、第２の抵抗チェーン２４の抵抗Ｒ３
と、第２のバイポーラ・トランジスタＱ２のエミッタの
中間の回路点２８から受ける。バイポーラ・トランジス
タＱ１とＱ２のコレクタは、下側の電源電圧レールＶｓ
ｓに接続される。その下側の電源電圧レールＶｓｓは、
通常はアースである。バンドギャップ基準回路１０によ
って発生されたバンドギャップ基準電圧ＶＢＧは、第１
の抵抗チェーンと第２の抵抗チェーンとの共通回路点に
おける出力回路点２３から取り出される。演算増幅器１
２は、電源電圧レールＶｃｃとＶｓｓとから取り出され
る（図２には示していない）電源電圧を必要とすること
が容易に分かるであろう。
流発生器回路を示す。この回路は、既知のバンドギャッ
プ基準回路を含む。このバンドギャップ基準回路は、破
線１０で概略的に示されている。バンドギャップ基準回
路は、演算増幅器１２を含む。この演算増幅器は、正入
力端子１４と負入力端子１６とを有する。演算増幅器１
２の出力信号Ｖｏｕｔが、線１８を介してｐチャネル出
力トランジスタ２０のゲートに供給される。そのトラン
ジスタ２０のソースは上側の電源電圧レールＶｃｃに接
続され、ドレインは帰還電流Ｉｆを第１の抵抗チェーン
２２と第２の抵抗チェーン２４に供給するように接続さ
れる。第１の抵抗チェーン２２は、直列接続された第１
の抵抗Ｒ１と第２の抵抗Ｒ２とを含む。第２の抵抗Ｒ２
は、第１のダイオード接続されたｐ−ｎ−ｐバイポーラ
・トランジスタＱ１のエミッタに接続される。第２の抵
抗チェーンは、１つの抵抗Ｒ３を含む。その抵抗は、第
２のダイオード接続されたｐ−ｎ−ｐバイポーラ・トラ
ンジスタＱ２のエミッタに接続される。演算増幅器１２
の正入力端子１４は、それの入力を、第１の抵抗チェー
ン２２の第１の抵抗Ｒ１と第２の抵抗Ｒ２の中間の回路
点２６から受ける。演算増幅器１２の負入力端子１６
は、その入力を、第２の抵抗チェーン２４の抵抗Ｒ３
と、第２のバイポーラ・トランジスタＱ２のエミッタの
中間の回路点２８から受ける。バイポーラ・トランジス
タＱ１とＱ２のコレクタは、下側の電源電圧レールＶｓ
ｓに接続される。その下側の電源電圧レールＶｓｓは、
通常はアースである。バンドギャップ基準回路１０によ
って発生されたバンドギャップ基準電圧ＶＢＧは、第１
の抵抗チェーンと第２の抵抗チェーンとの共通回路点に
おける出力回路点２３から取り出される。演算増幅器１
２は、電源電圧レールＶｃｃとＶｓｓとから取り出され
る（図２には示していない）電源電圧を必要とすること
が容易に分かるであろう。
【００１３】バンドギャップ基準回路の動作は当業者に
は周知であるから、ここでは簡単に説明する。第１のバ
イポーラ・トランジスタＱ１は、それのエミッタの面積
が、第２のバイポーラ・トランジスタＱ２のエミッタの
面積の何倍か広いように製造される。実際には、バイポ
ーラ・トランジスタ１は、第２のバイポーラ・トランジ
スタＱ２をいくつか並列に配置することによって構成で
きる。バイポーラ・トランジスタＱ１およびＱ２のベー
ス−エミッタ間電圧Ｖｂｅは、温度がマイナス５５℃か
ら１２５℃まで変化した時に、０．８Ｖと０．４Ｖとの
間で直線的に変化する。バイポーラ・トランジスタＱ１
のエミッタの面積がバイポーラ・トランジスタＱ２のエ
ミッタ面積より広いが、同じ電流が流れるために、バイ
ポーラ・トランジスタＱ１のベース−エミッタ間電圧は
低い。第１の抵抗チェーンの抵抗Ｒ１とＲ２および第２
の抵抗チェーンの抵抗Ｒ３は演算増幅器１２とともに、
この電圧差を適当な電圧だけ増幅し、それを元のベース
−エミッタ間電圧Ｖｂｅに加えて、バンドギャップ基準
回路１０の出力回路点２３に一定電圧ＶＢＧを生ずる。
これは温度または電源電圧Ｖｃｃに依存しないから、そ
の電圧は非常に良い基準である。
は周知であるから、ここでは簡単に説明する。第１のバ
イポーラ・トランジスタＱ１は、それのエミッタの面積
が、第２のバイポーラ・トランジスタＱ２のエミッタの
面積の何倍か広いように製造される。実際には、バイポ
ーラ・トランジスタ１は、第２のバイポーラ・トランジ
スタＱ２をいくつか並列に配置することによって構成で
きる。バイポーラ・トランジスタＱ１およびＱ２のベー
ス−エミッタ間電圧Ｖｂｅは、温度がマイナス５５℃か
ら１２５℃まで変化した時に、０．８Ｖと０．４Ｖとの
間で直線的に変化する。バイポーラ・トランジスタＱ１
のエミッタの面積がバイポーラ・トランジスタＱ２のエ
ミッタ面積より広いが、同じ電流が流れるために、バイ
ポーラ・トランジスタＱ１のベース−エミッタ間電圧は
低い。第１の抵抗チェーンの抵抗Ｒ１とＲ２および第２
の抵抗チェーンの抵抗Ｒ３は演算増幅器１２とともに、
この電圧差を適当な電圧だけ増幅し、それを元のベース
−エミッタ間電圧Ｖｂｅに加えて、バンドギャップ基準
回路１０の出力回路点２３に一定電圧ＶＢＧを生ずる。
これは温度または電源電圧Ｖｃｃに依存しないから、そ
の電圧は非常に良い基準である。
【００１４】抵抗Ｒ１，Ｒ２およびＲ３は，ｎ井戸拡散
として実現される。それらの抵抗はｐ井戸拡散として
も、またはｐ＋またはｎ＋抵抗素子としても実現でき
る。それらの抵抗の抵抗値は、マイナス５５℃から１２
５℃までの温度範囲にわたって（およそ）２倍になる。
しかし、回路点２３における基準電圧ＶＢＧは約１．２
５Ｖに固定されているために、抵抗Ｒ１とＲ３の端子間
電圧は０．４５Ｖから０．８５Ｖまで変化する。したが
って、抵抗値が最高であると、電圧も最高である。その
ために、抵抗チェーン２２，２４によって取り出される
電流はほぼ一定である。これは、帰還電流Ｉｆがほぼ一
定であることを意味する。とくに、その帰還電流は電源
電圧Ｖｃｃまたは（第１の近似で）温度に依存しない。
抵抗Ｒ１，Ｒ２の抵抗値の温度による変化が、バイポー
ラ・トランジスタＱ１，Ｑ２のベース−エミッタ間電圧
の変化に一致するように選択することによって、回路の
一定電流性能を最適にするために抵抗Ｒ１，Ｒ２が選択
される。
として実現される。それらの抵抗はｐ井戸拡散として
も、またはｐ＋またはｎ＋抵抗素子としても実現でき
る。それらの抵抗の抵抗値は、マイナス５５℃から１２
５℃までの温度範囲にわたって（およそ）２倍になる。
しかし、回路点２３における基準電圧ＶＢＧは約１．２
５Ｖに固定されているために、抵抗Ｒ１とＲ３の端子間
電圧は０．４５Ｖから０．８５Ｖまで変化する。したが
って、抵抗値が最高であると、電圧も最高である。その
ために、抵抗チェーン２２，２４によって取り出される
電流はほぼ一定である。これは、帰還電流Ｉｆがほぼ一
定であることを意味する。とくに、その帰還電流は電源
電圧Ｖｃｃまたは（第１の近似で）温度に依存しない。
抵抗Ｒ１，Ｒ２の抵抗値の温度による変化が、バイポー
ラ・トランジスタＱ１，Ｑ２のベース−エミッタ間電圧
の変化に一致するように選択することによって、回路の
一定電流性能を最適にするために抵抗Ｒ１，Ｒ２が選択
される。
【００１５】本発明は、この特徴を利用してほぼ一定の
電流Ｉｒｅｆを供給する。演算増幅器１２から線１８に
供給される出力信号を用いてｐチャネル・トランジスタ
３０を駆動する。以上の説明から、図２にはＩで示され
ている、ｐチャネル・トランジスタ３０のドレイン電流
が、帰還電流Ｉｆがほぼ一定である理由と同じ理由で、
ほぼ一定であることが容易にわかる。この回路を電流源
として動作させるものとすると、その電流Ｉを基準電流
として使用できる。図２は、電流吸収器を示す。第２の
電流ミラー・トランジスタ３４に既知のやり方で接続さ
れている第１の電流ミラー・トランジスタ３２に、電流
Ｉが供給される。第２の電流ミラー・トランジスタは、
ｐチャネル・トランジスタ３０によって設定された電流
Ｉに一致させられた、またはその電流Ｉの倍数である、
基準電流Ｉｒｅｆを供給する。電流Ｉはほぼ一定である
から、電源電圧Ｖｃｃおよび温度が変動しても、基準電
流Ｉｒｅｆは、ほぼ一定である。
電流Ｉｒｅｆを供給する。演算増幅器１２から線１８に
供給される出力信号を用いてｐチャネル・トランジスタ
３０を駆動する。以上の説明から、図２にはＩで示され
ている、ｐチャネル・トランジスタ３０のドレイン電流
が、帰還電流Ｉｆがほぼ一定である理由と同じ理由で、
ほぼ一定であることが容易にわかる。この回路を電流源
として動作させるものとすると、その電流Ｉを基準電流
として使用できる。図２は、電流吸収器を示す。第２の
電流ミラー・トランジスタ３４に既知のやり方で接続さ
れている第１の電流ミラー・トランジスタ３２に、電流
Ｉが供給される。第２の電流ミラー・トランジスタは、
ｐチャネル・トランジスタ３０によって設定された電流
Ｉに一致させられた、またはその電流Ｉの倍数である、
基準電流Ｉｒｅｆを供給する。電流Ｉはほぼ一定である
から、電源電圧Ｖｃｃおよび温度が変動しても、基準電
流Ｉｒｅｆは、ほぼ一定である。
【００１６】図２は、比較器８０のためのバイアス電流
としての一定基準電流Ｉｒｅｆの１つの用途も示す。比
較器の負入力端子は一定電圧ＶＢＧに接続され、正入力
端子が、電源電圧Ｖｃｃから取り出された信号を抵抗チ
ェーン８６を介して受けるために接続される。比較器８
０は、それのバイアス電流として基準電流Ｉｒｅｆを使
用するロングテール・ペア（ｌｏｎｇ−ｔａｉｌｅｄ
ｐａｉｒ）増幅回路を含む。比較器８０は一定電圧ＶＢ
Ｇを、電源電圧から取り出した信号と比較して、電源電
圧Ｖｃｃが所定値を超えた時に出力信号を線８８に生ず
るように動作する。種々の電力レベルを検出するために
バイアス電流Ｉｒｅｆを複数の比較器に供給できる。
としての一定基準電流Ｉｒｅｆの１つの用途も示す。比
較器の負入力端子は一定電圧ＶＢＧに接続され、正入力
端子が、電源電圧Ｖｃｃから取り出された信号を抵抗チ
ェーン８６を介して受けるために接続される。比較器８
０は、それのバイアス電流として基準電流Ｉｒｅｆを使
用するロングテール・ペア（ｌｏｎｇ−ｔａｉｌｅｄ
ｐａｉｒ）増幅回路を含む。比較器８０は一定電圧ＶＢ
Ｇを、電源電圧から取り出した信号と比較して、電源電
圧Ｖｃｃが所定値を超えた時に出力信号を線８８に生ず
るように動作する。種々の電力レベルを検出するために
バイアス電流Ｉｒｅｆを複数の比較器に供給できる。
【００１７】図２の回路はｐ−ｎ−ｐトランジスタを示
すが、電源電圧と基準電圧の接続を適切に変更すること
によって、ｎ−ｐ−ｎトランジスタを使用できることが
明らかであろう。
すが、電源電圧と基準電圧の接続を適切に変更すること
によって、ｎ−ｐ−ｎトランジスタを使用できることが
明らかであろう。
【００１８】図３は、演算増幅器１２の内部の主な回路
を示す。それらの回路は、増幅器を含む。その増幅器
は、たとえば演算増幅器の正入力端子１４と負入力端子
１６に接続されるロングテール・ペア増幅回路にでき
る。演算増幅器１２は、スタート回路３８と出力回路４
０も含む。スタート回路３９および増幅器回路３６は、
動作のために電流基準を要する。それらの電流基準は、
トランジスタ２０から供給される帰還電流Ｉｆから得ら
れる。それは電流消費をとくに良く制御し、かつ電源電
圧Ｖｃｃの変動に対する影響を小さくする。ゲート電圧
がＶｏｕｔであるトランジスタ２０に類似するトランジ
スタを各回路に使用することによって、帰還電流Ｉｆと
同じ特性を持つ電流を発生できることが明らかである。
を示す。それらの回路は、増幅器を含む。その増幅器
は、たとえば演算増幅器の正入力端子１４と負入力端子
１６に接続されるロングテール・ペア増幅回路にでき
る。演算増幅器１２は、スタート回路３８と出力回路４
０も含む。スタート回路３９および増幅器回路３６は、
動作のために電流基準を要する。それらの電流基準は、
トランジスタ２０から供給される帰還電流Ｉｆから得ら
れる。それは電流消費をとくに良く制御し、かつ電源電
圧Ｖｃｃの変動に対する影響を小さくする。ゲート電圧
がＶｏｕｔであるトランジスタ２０に類似するトランジ
スタを各回路に使用することによって、帰還電流Ｉｆと
同じ特性を持つ電流を発生できることが明らかである。
【００１９】本発明は、ほぼ一定の基準電流を供給する
特定の用途を有する。その基準電流は、上記のように、
電源検出回路中の比較器のためのバイアスとして使用で
きる。図４は、電源検出回路を用いるフラッシュ・メモ
リチップの簡単にしたブロック図である。図４におい
て、参照番号５０は、行と列に配置された複数のＥＰＲ
ＯＭセルを含むメモリアレイを示す。各ＥＰＲＯＭセル
は、単一の浮動ゲート・トランジスタを含む。参照番号
５２は、行アドレスを線５４を介して受ける行復号回路
を示す。この行復号回路は、線５６を介してアレイ５０
に接続される。参照番号５８は、列復号回路を示す。こ
の列復号回路は、ビット線６０を介してアレイ５０に接
続される。列復号回路５８は、列アドレスを線６２を介
して受ける。ゲート電圧スイッチ６４が適当な語線電圧
を線６６を介してアレイ５０に供給する。ゲート電圧ス
イッチは、行復号回路５２を介して切り替えられる。プ
ログラミング信号６８の制御の下で適切な信号が選択さ
れる。アレイ中のセルをプログラミングするために、列
復号回路５８は適切な１つのビット線をプログラミング
回路７０に接続し、またはアレイから読出すために、列
復号回路５８は適切な１つのビット線をセンス回路７２
に接続する。適切な電源電圧Ｖｃｃに達した時にのみ、
各アレイに接続された電源検出回路７４と、行復号回路
５６と、ゲート電圧スイッチ６４と、列復号回路５８
と、センス回路７２と、プログラム回路７０とが機能で
きるようにするために、チップはそれらの回路を含む。
図４には示していないが、電源電圧Ｖｃｃはフラッシュ
・メモリチップの各回路にも供給される。
特定の用途を有する。その基準電流は、上記のように、
電源検出回路中の比較器のためのバイアスとして使用で
きる。図４は、電源検出回路を用いるフラッシュ・メモ
リチップの簡単にしたブロック図である。図４におい
て、参照番号５０は、行と列に配置された複数のＥＰＲ
ＯＭセルを含むメモリアレイを示す。各ＥＰＲＯＭセル
は、単一の浮動ゲート・トランジスタを含む。参照番号
５２は、行アドレスを線５４を介して受ける行復号回路
を示す。この行復号回路は、線５６を介してアレイ５０
に接続される。参照番号５８は、列復号回路を示す。こ
の列復号回路は、ビット線６０を介してアレイ５０に接
続される。列復号回路５８は、列アドレスを線６２を介
して受ける。ゲート電圧スイッチ６４が適当な語線電圧
を線６６を介してアレイ５０に供給する。ゲート電圧ス
イッチは、行復号回路５２を介して切り替えられる。プ
ログラミング信号６８の制御の下で適切な信号が選択さ
れる。アレイ中のセルをプログラミングするために、列
復号回路５８は適切な１つのビット線をプログラミング
回路７０に接続し、またはアレイから読出すために、列
復号回路５８は適切な１つのビット線をセンス回路７２
に接続する。適切な電源電圧Ｖｃｃに達した時にのみ、
各アレイに接続された電源検出回路７４と、行復号回路
５６と、ゲート電圧スイッチ６４と、列復号回路５８
と、センス回路７２と、プログラム回路７０とが機能で
きるようにするために、チップはそれらの回路を含む。
図４には示していないが、電源電圧Ｖｃｃはフラッシュ
・メモリチップの各回路にも供給される。
【図１】既知の電流ミラー回路の回路図。
【図２】本発明の電流発生器の回路図。
【図３】図２の回路の演算増幅器内の回路を概略的に示
すブロック図。
すブロック図。
【図４】フラッシュ・メモリチップの簡単にしたブロッ
ク図。
ク図。
１０ バンドキャップ回路 １２ 演算増幅器 ２２，２４ 抵抗チェーン ３２，３４ 電流ミラー・トランジスタ ３６ 増幅器回路 ３８ スタート回路 ４０ 出力回路 ５０ メモリアレイ ５２ 行復号回路 ５８ 列復号回路 ６４ ゲート電圧スイッチ ７０ プログラミング回路 ７２ センス回路 ８０ 比較器
Claims (10)
- 【請求項１】バンドギャップ基準回路を含み、ほぼ一定
の基準電流を発生するための電流発生器回路であって、 第１の抵抗チェーンの中間回路点と第２の抵抗チェーン
の中間回路点とからの信号をそれぞれ受ける第１の入力
端子および第２の入力端子を有する演算増幅器と、 この演算増幅器の出力信号を制御端子に受ける電流設定
器と、をそなえ、 各抵抗チェーンは、第１の電位に接続された第１の端子
と、一方向電流制御素子と、少なくとも１つの抵抗素子
と、第２の端子とを直列に有し、抵抗チェーンの第２の
端子は共通回路点に接続され、 演算増幅器は、出力信号を出力装置の制御端子に供給す
るための出力端子を有し、出力装置は制御可能な経路を
有し、この経路は電源電圧と、前記第１の抵抗チェーン
と前記第２の抵抗チェーンの前記共通回路点との間に接
続され、 前記電流設定器は、制御可能な経路を有し、この経路は
前記電源電圧と電流供給端子の間に接続されて、ほぼ一
定の基準電流を前記電流供給端子に供給するほぼ一定の
基準電流を発生するための電流発生器回路。 - 【請求項２】請求項１記載の電流発生器回路において、 電流供給端子は、第１の電流ミラー・トランジスタに接
続され、この回路は、第２の電流ミラー・トランジスタ
をそなえ、 この第２の電流ミラー・トランジスタは、前記第１の電
流ミラー・トランジスタに接続されて、前記ほぼ一定の
基準電流とともに変化する電流をとる電流発生器回路。 - 【請求項３】請求項１または２記載の電流発生器回路に
おいて、 各一方向電流制御素子は、ダイオード接続されたバイポ
ーラ・トランジスタである電流発生器回路。 - 【請求項４】請求項３記載の電流発生器回路において、 前記抵抗素子は、前記出力装置によって前記共通回路点
に供給される帰還電流をほぼ一定に維持するために、前
記抵抗素子の温度による抵抗値変化が、各抵抗チェーン
中のトランジスタのベース−エミッタ間電圧の変化に一
致するように選択される電流発生器回路。 - 【請求項５】請求項１、２、３または４記載の電流発生
器回路において、 演算増幅器は、演算増幅器の出力信号から得た基準電流
によって供給される増幅器回路を含む電流発生器回路。 - 【請求項６】請求項５記載の電流発生器回路において、 演算増幅器は、スタート回路も含み、 このスタート回路はそれの基準電流として前記演算増幅
器の出力信号から得た電流をそれの基準電流としても受
ける電流発生器回路。 - 【請求項７】先行する請求項のいずれかに記載の電流発
生器回路において、 各抵抗チェーン中の少なくとも１つの前記抵抗素子は、
ｎ井戸拡散として形成される電流発生器回路。 - 【請求項８】請求項１ないし６のいずれかに記載の電流
発生器回路において、 前記抵抗素子は、ｐ井戸拡散として形成される電流発生
器回路。 - 【請求項９】先行する請求項のいずれかに記載の電流発
生器回路において、 バンドギャップ比較器は、前記共通回路点に基準電圧を
供給する電流発生器回路。 - 【請求項１０】先行する請求項のいずれかに記載の電流
発生器回路をそなえる集積回路メモリ装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9417267.3 | 1994-08-26 | ||
| GB9417267A GB9417267D0 (en) | 1994-08-26 | 1994-08-26 | Current generator circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08194554A true JPH08194554A (ja) | 1996-07-30 |
| JP2823822B2 JP2823822B2 (ja) | 1998-11-11 |
Family
ID=10760450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21898095A Expired - Lifetime JP2823822B2 (ja) | 1994-08-26 | 1995-08-28 | ほぼ一定の基準電流を発生するための電流発生器回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5629611A (ja) |
| EP (1) | EP0698841B1 (ja) |
| JP (1) | JP2823822B2 (ja) |
| DE (1) | DE69521949D1 (ja) |
| GB (1) | GB9417267D0 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100756317B1 (ko) * | 2006-02-06 | 2007-09-06 | 삼성전자주식회사 | 딥 엔웰 씨모스 공정으로 구현한 수직형 바이폴라 정션트랜지스터를 이용한 전압 기준 회로 및 전류 기준 회로 |
Families Citing this family (51)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3484838B2 (ja) * | 1995-09-22 | 2004-01-06 | ソニー株式会社 | 記録方法及び再生装置 |
| FR2750514A1 (fr) * | 1996-06-26 | 1998-01-02 | Philips Electronics Nv | Dispositif de regulation de tension a faible dissipation interne d'energie |
| EP0840193B1 (en) * | 1996-11-04 | 2002-05-02 | STMicroelectronics S.r.l. | Band-gap reference voltage generator |
| US5994937A (en) * | 1996-11-06 | 1999-11-30 | International Business Machines Corporation | Temperature and power supply adjusted address transition detector |
| JP3554123B2 (ja) * | 1996-12-11 | 2004-08-18 | ローム株式会社 | 定電圧回路 |
| US6075407A (en) * | 1997-02-28 | 2000-06-13 | Intel Corporation | Low power digital CMOS compatible bandgap reference |
| US6028640A (en) * | 1997-05-08 | 2000-02-22 | Sony Corporation | Current source and threshold voltage generation method and apparatus for HHK video circuit |
| US6018370A (en) * | 1997-05-08 | 2000-01-25 | Sony Corporation | Current source and threshold voltage generation method and apparatus for HHK video circuit |
| WO1998051071A2 (en) * | 1997-05-08 | 1998-11-12 | Sony Electronics Inc. | Current source and threshold voltage generation method and apparatus to be used in a circuit for removing the equalization pulses in a composite video synchronization signal |
| US5864230A (en) * | 1997-06-30 | 1999-01-26 | Lsi Logic Corporation | Variation-compensated bias current generator |
| JP4116133B2 (ja) * | 1997-07-31 | 2008-07-09 | 株式会社東芝 | 温度依存型定電流発生回路およびこれを用いた光半導体素子の駆動回路 |
| US6052020A (en) | 1997-09-10 | 2000-04-18 | Intel Corporation | Low supply voltage sub-bandgap reference |
| US6147908A (en) * | 1997-11-03 | 2000-11-14 | Cypress Semiconductor Corp. | Stable adjustable programming voltage scheme |
| US6037833A (en) * | 1997-11-10 | 2000-03-14 | Philips Electronics North America Corporation | Generator for generating voltage proportional to absolute temperature |
| US5867013A (en) * | 1997-11-20 | 1999-02-02 | Cypress Semiconductor Corporation | Startup circuit for band-gap reference circuit |
| US6049202A (en) * | 1998-11-13 | 2000-04-11 | National Semiconductor Corporation | Reference current generator with gated-diodes |
| US6177789B1 (en) * | 2000-01-31 | 2001-01-23 | National Semiconductor Corporation | Line driver for producing operating condition invariant signal levels |
| JP3519361B2 (ja) * | 2000-11-07 | 2004-04-12 | Ｎｅｃエレクトロニクス株式会社 | バンドギャップレファレンス回路 |
| KR100441248B1 (ko) | 2001-02-22 | 2004-07-21 | 삼성전자주식회사 | 저항 변화에 둔감한 전류 발생 회로 |
| EP1262852B1 (en) * | 2001-06-01 | 2005-05-11 | STMicroelectronics Limited | Current source |
| TWI245122B (en) * | 2001-06-29 | 2005-12-11 | Winbond Electronics Corp | Temperature measurement method and device with voltage variation compensation |
| JP3696145B2 (ja) * | 2001-10-25 | 2005-09-14 | 株式会社東芝 | 温度依存型定電流発生回路 |
| JP2003258105A (ja) * | 2002-02-27 | 2003-09-12 | Ricoh Co Ltd | 基準電圧発生回路及びその製造方法、並びにそれを用いた電源装置 |
| US6720755B1 (en) * | 2002-05-16 | 2004-04-13 | Lattice Semiconductor Corporation | Band gap reference circuit |
| US6737849B2 (en) | 2002-06-19 | 2004-05-18 | International Business Machines Corporation | Constant current source having a controlled temperature coefficient |
| DE10237122B4 (de) * | 2002-08-13 | 2011-06-22 | Infineon Technologies AG, 81669 | Schaltung und Verfahren zur Einstellung des Arbeitspunkts einer BGR-Schaltung |
| FR2845767B1 (fr) * | 2002-10-09 | 2005-12-09 | St Microelectronics Sa | Capteur numerique de temperature integre |
| FR2845781B1 (fr) | 2002-10-09 | 2005-03-04 | St Microelectronics Sa | Generateur de tension de type a intervalle de bande |
| US6853238B1 (en) * | 2002-10-23 | 2005-02-08 | Analog Devices, Inc. | Bandgap reference source |
| US7064602B2 (en) * | 2004-05-05 | 2006-06-20 | Rambus Inc. | Dynamic gain compensation and calibration |
| US7453252B1 (en) * | 2004-08-24 | 2008-11-18 | National Semiconductor Corporation | Circuit and method for reducing reference voltage drift in bandgap circuits |
| JP4603378B2 (ja) * | 2005-02-08 | 2010-12-22 | 株式会社豊田中央研究所 | 基準電圧回路 |
| US7148672B1 (en) * | 2005-03-16 | 2006-12-12 | Zilog, Inc. | Low-voltage bandgap reference circuit with startup control |
| TWI269955B (en) * | 2005-08-17 | 2007-01-01 | Ind Tech Res Inst | Circuit for reference current and voltage generation |
| JP2008117215A (ja) * | 2006-11-06 | 2008-05-22 | Toshiba Corp | 基準電位発生回路 |
| US7659705B2 (en) * | 2007-03-16 | 2010-02-09 | Smartech Worldwide Limited | Low-power start-up circuit for bandgap reference voltage generator |
| US7598800B2 (en) * | 2007-05-22 | 2009-10-06 | Msilica Inc | Method and circuit for an efficient and scalable constant current source for an electronic display |
| KR100882753B1 (ko) * | 2007-05-29 | 2009-02-09 | 김병희 | 정전류 공급 회로 |
| KR100940151B1 (ko) * | 2007-12-26 | 2010-02-03 | 주식회사 동부하이텍 | 밴드갭 기준전압 발생회로 |
| JP2008251055A (ja) * | 2008-07-14 | 2008-10-16 | Ricoh Co Ltd | 基準電圧発生回路及びその製造方法、並びにそれを用いた電源装置 |
| TW201017360A (en) * | 2008-10-28 | 2010-05-01 | Advanced Analog Technology Inc | Bandgap voltage reference circuit |
| JP2011150526A (ja) * | 2010-01-21 | 2011-08-04 | Renesas Electronics Corp | 基準電圧発生回路及びそれを用いた集積回路 |
| US8878511B2 (en) * | 2010-02-04 | 2014-11-04 | Semiconductor Components Industries, Llc | Current-mode programmable reference circuits and methods therefor |
| EP2555078B1 (en) * | 2011-08-03 | 2014-06-25 | ams AG | Reference circuit arrangement and method for generating a reference voltage |
| US9030186B2 (en) * | 2012-07-12 | 2015-05-12 | Freescale Semiconductor, Inc. | Bandgap reference circuit and regulator circuit with common amplifier |
| US9667134B2 (en) * | 2015-09-15 | 2017-05-30 | Texas Instruments Deutschland Gmbh | Startup circuit for reference circuits |
| CN106571797B (zh) * | 2015-10-10 | 2024-03-15 | 意法半导体研发(深圳)有限公司 | 上电复位(por)电路 |
| US11231736B2 (en) * | 2017-11-17 | 2022-01-25 | Samsung Electronics Co., Ltd. | Reference voltage generating circuit method of generating reference voltage and integrated circuit including the same |
| US11460875B2 (en) | 2018-12-17 | 2022-10-04 | Marvell Asia Pte Ltd. | Bandgap circuits with voltage calibration |
| US10613570B1 (en) * | 2018-12-17 | 2020-04-07 | Inphi Corporation | Bandgap circuits with voltage calibration |
| CN112558672A (zh) * | 2020-12-24 | 2021-03-26 | 上海贝岭股份有限公司 | 基准电流源及包含基准电流源的芯片 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0546096U (ja) * | 1991-11-18 | 1993-06-18 | 株式会社フジタ | 電磁波シールド材の目地接合部 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4250445A (en) * | 1979-01-17 | 1981-02-10 | Analog Devices, Incorporated | Band-gap voltage reference with curvature correction |
| USRE30586E (en) * | 1979-02-02 | 1981-04-21 | Analog Devices, Incorporated | Solid-state regulated voltage supply |
| US4443753A (en) * | 1981-08-24 | 1984-04-17 | Advanced Micro Devices, Inc. | Second order temperature compensated band cap voltage reference |
| US4588941A (en) * | 1985-02-11 | 1986-05-13 | At&T Bell Laboratories | Cascode CMOS bandgap reference |
| US4714872A (en) * | 1986-07-10 | 1987-12-22 | Tektronix, Inc. | Voltage reference for transistor constant-current source |
| GB2222884A (en) * | 1988-09-19 | 1990-03-21 | Philips Electronic Associated | Temperature sensing circuit |
| GB2224846A (en) * | 1988-11-14 | 1990-05-16 | Philips Electronic Associated | Temperature sensing circuit |
| US4978868A (en) * | 1989-08-07 | 1990-12-18 | Harris Corporation | Simplified transistor base current compensation circuitry |
| EP0424264B1 (fr) * | 1989-10-20 | 1993-01-20 | STMicroelectronics S.A. | Source de courant à faible coefficient de température |
| JP2715642B2 (ja) * | 1990-08-22 | 1998-02-18 | 日本電気株式会社 | 半導体集積回路 |
| DE59105528D1 (de) * | 1991-02-18 | 1995-06-22 | Siemens Ag | Integrierbarer Shunt-Regler. |
| IT1246598B (it) * | 1991-04-12 | 1994-11-24 | Sgs Thomson Microelectronics | Circuito di riferimento di tensione a band-gap campionato |
| IT1252324B (it) * | 1991-07-18 | 1995-06-08 | Sgs Thomson Microelectronics | Circuito integrato regolatore di tensione ad elevata stabilita' e basso consumo di corrente. |
| US5424628A (en) * | 1993-04-30 | 1995-06-13 | Texas Instruments Incorporated | Bandgap reference with compensation via current squaring |
| US5508958A (en) * | 1994-09-29 | 1996-04-16 | Intel Corporation | Method and apparatus for sensing the state of floating gate memory cells by applying a variable gate voltage |
-
1994
- 1994-08-26 GB GB9417267A patent/GB9417267D0/en active Pending
-
1995
- 1995-08-21 DE DE69521949T patent/DE69521949D1/de not_active Expired - Lifetime
- 1995-08-21 EP EP95305823A patent/EP0698841B1/en not_active Expired - Lifetime
- 1995-08-24 US US08/519,341 patent/US5629611A/en not_active Expired - Lifetime
- 1995-08-28 JP JP21898095A patent/JP2823822B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0546096U (ja) * | 1991-11-18 | 1993-06-18 | 株式会社フジタ | 電磁波シールド材の目地接合部 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100756317B1 (ko) * | 2006-02-06 | 2007-09-06 | 삼성전자주식회사 | 딥 엔웰 씨모스 공정으로 구현한 수직형 바이폴라 정션트랜지스터를 이용한 전압 기준 회로 및 전류 기준 회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5629611A (en) | 1997-05-13 |
| JP2823822B2 (ja) | 1998-11-11 |
| DE69521949D1 (de) | 2001-09-06 |
| EP0698841A1 (en) | 1996-02-28 |
| EP0698841B1 (en) | 2001-08-01 |
| GB9417267D0 (en) | 1994-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2823822B2 (ja) | ほぼ一定の基準電流を発生するための電流発生器回路 | |
| JP4724407B2 (ja) | 低電圧ｃｍｏｓバンドギャップ基準 | |
| US7542363B2 (en) | Semiconductor memory device enhancing reliability in data reading | |
| US7405988B2 (en) | Method and apparatus for systematic and random variation and mismatch compensation for multilevel flash memory operation | |
| US7116088B2 (en) | High voltage shunt regulator for flash memory | |
| US7733730B2 (en) | Negative voltage detection circuit and semiconductor integrated circuit | |
| US4874967A (en) | Low power voltage clamp circuit | |
| US20040178844A1 (en) | Internal power supply circuit | |
| US20040245977A1 (en) | Curved fractional cmos bandgap reference | |
| CN110244809B (zh) | 产生参考电压的电路及其应用方法 | |
| JP2001229687A (ja) | 電圧レギュレータ回路および半導体メモリ装置 | |
| US6972549B2 (en) | Bandgap reference circuit | |
| US6147908A (en) | Stable adjustable programming voltage scheme | |
| US6072676A (en) | Protection circuit for an excitation current source | |
| JPH08272467A (ja) | 基板電位発生回路 | |
| JP2009016929A (ja) | 負電圧検知回路及びこの負電圧検知回路を用いた半導体集積回路装置 | |
| US6320808B1 (en) | Memory read amplifier circuit with high current level discrimination capacity | |
| KR0137711B1 (ko) | 바이폴라 및 전계 효과 트랜지스터에 의해 구현되고 안정된 감지 증폭기를 갖는 반도체 집적 회로 소자 | |
| EP0915407B1 (en) | Temperature correlated voltage generator circuit and corresponding voltage regulator for a single power memory cell, particularly of the FLASH-type | |
| US6642776B1 (en) | Bandgap voltage reference circuit | |
| US6856547B2 (en) | Circuit for biasing an input node of a sense amplifier with a pre-charge stage | |
| KR19990023237A (ko) | 정전압회로를 갖는 반도체 기억장치 | |
| US6512398B1 (en) | Semiconductor integrated circuit device having reference voltage generating section | |
| KR102256760B1 (ko) | 기준전압 발생회로, 파워 온 검출회로 및 반도체 장치 | |
| US6265932B1 (en) | Substrate control voltage circuit of a semiconductor memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080904 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090904 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100904 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100904 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110904 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130904 Year of fee payment: 15 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |