JPH08154019A - ミキサ回路 - Google Patents
ミキサ回路Info
- Publication number
- JPH08154019A JPH08154019A JP29441694A JP29441694A JPH08154019A JP H08154019 A JPH08154019 A JP H08154019A JP 29441694 A JP29441694 A JP 29441694A JP 29441694 A JP29441694 A JP 29441694A JP H08154019 A JPH08154019 A JP H08154019A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- mixer
- signal
- transistor
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】
【目的】ＲＦ信号とＬＯ信号のアイソレーションをとる
ための帯域除去フィルタ（ＢＥＦ）をなくし、実装面積
を少くすると共に、ＩＣ化が可能な回路とする。 【構成】ＲＦ入力端子１とＬＯ入力端子２を分離し、ト
ランジスタＱ１，Ｑ２をバイアスする回路２１，２２を
設け、これらトランジスタＱ１，Ｑ２および抵抗Ｒ１で
ＲＦ信号とＬＯ信号を混合する。
ための帯域除去フィルタ（ＢＥＦ）をなくし、実装面積
を少くすると共に、ＩＣ化が可能な回路とする。 【構成】ＲＦ入力端子１とＬＯ入力端子２を分離し、ト
ランジスタＱ１，Ｑ２をバイアスする回路２１，２２を
設け、これらトランジスタＱ１，Ｑ２および抵抗Ｒ１で
ＲＦ信号とＬＯ信号を混合する。
Description
【０００１】
【産業上の利用分野】本発明はミキサ回路に関し、特に
高周波（ＲＦ）信号とローカル（ＬＯ）信号とを混合す
るアナログミキサ回路に関する。
高周波（ＲＦ）信号とローカル（ＬＯ）信号とを混合す
るアナログミキサ回路に関する。
【０００２】
【従来の技術】従来のミキサ回路としては、図４に示す
ように、ミキサＩＣ２０がトランジスタＱ６から構成さ
れ、コレクタがミキサＩＣ２０の出力端子９，ベースが
ミキサＩＣ２０の入力端子４，エミッタがミキサＩＣ２
０のエミッタ端子６となっている。このトランジスタＱ
６のベースに抵抗Ｒ５とＲ６の一方の端子がつながり、
抵抗Ｒ５の他方の端子はミキサＩＣ２０の電源端子７と
なり、抵抗Ｒ６の他方の端子はミキサＩＣのＧＮＤ端子
８につながり、トランジスタＱ６のエミッタに抵抗Ｒ２
とバイパス容量Ｃ４の一方の端子がつながり、Ｒ２とＣ
４の他方の端子はＧＮＤ端子８に接続されて、ミキサＩ
Ｃ２０を構成している。
ように、ミキサＩＣ２０がトランジスタＱ６から構成さ
れ、コレクタがミキサＩＣ２０の出力端子９，ベースが
ミキサＩＣ２０の入力端子４，エミッタがミキサＩＣ２
０のエミッタ端子６となっている。このトランジスタＱ
６のベースに抵抗Ｒ５とＲ６の一方の端子がつながり、
抵抗Ｒ５の他方の端子はミキサＩＣ２０の電源端子７と
なり、抵抗Ｒ６の他方の端子はミキサＩＣのＧＮＤ端子
８につながり、トランジスタＱ６のエミッタに抵抗Ｒ２
とバイパス容量Ｃ４の一方の端子がつながり、Ｒ２とＣ
４の他方の端子はＧＮＤ端子８に接続されて、ミキサＩ
Ｃ２０を構成している。
【０００３】このミキサＩＣ２０のミキサＩＣの電源電
圧端子７は電源電圧Ｖｃｃにつながり、エミッタ端子６
に外付バイパス容量Ｃ３の一方の端子がつながり、他方
の端子はＧＮＤ端子６につながって接地され、ミキサＩ
Ｃの入力端子４に結合容量Ｃ１の一方の端子がつなが
り、その他方の端子は帯域除去フィルタ（ＢＥＦ）３
１，３２の出力端子につながり、これらＢＥＦ３１，３
２の入力端子が帯域通過フィルタ（ＢＰＦ）１１，１２
の出力端子にそれぞれつながり、ＢＰＦ１２の入力端子
は結合容量Ｃ５の一方の端子につながり、Ｃ５の他方の
端子とＢＰＦ１１の入力端子はそれぞれローカルバッフ
ァ１４の出力端子、ＲＦアンプ１３の出力端子につなが
り、ＲＦアンプの入力端子１，ローカルバッファの入力
端子２と接続されている。ミキサＩＣの出力端子９には
ＬＰＦ用容量Ｃ１１とＬＰＦ用インダクタＬ１の一方の
端子がつながり、Ｃ１１の他方の端子は接地され、Ｌ１
の他方の端子はミキサ回路出力端子３となり、ＬＰＦ用
容量Ｃ１２と外付抵抗Ｒ１０の一方の端子がつながり、
Ｃ１２の他方の端子は接地され、抵抗Ｒ１０の他方の端
子は電源電圧Ｖｃｃに接続されて、ミキサ回路を構成し
ている。
圧端子７は電源電圧Ｖｃｃにつながり、エミッタ端子６
に外付バイパス容量Ｃ３の一方の端子がつながり、他方
の端子はＧＮＤ端子６につながって接地され、ミキサＩ
Ｃの入力端子４に結合容量Ｃ１の一方の端子がつなが
り、その他方の端子は帯域除去フィルタ（ＢＥＦ）３
１，３２の出力端子につながり、これらＢＥＦ３１，３
２の入力端子が帯域通過フィルタ（ＢＰＦ）１１，１２
の出力端子にそれぞれつながり、ＢＰＦ１２の入力端子
は結合容量Ｃ５の一方の端子につながり、Ｃ５の他方の
端子とＢＰＦ１１の入力端子はそれぞれローカルバッフ
ァ１４の出力端子、ＲＦアンプ１３の出力端子につなが
り、ＲＦアンプの入力端子１，ローカルバッファの入力
端子２と接続されている。ミキサＩＣの出力端子９には
ＬＰＦ用容量Ｃ１１とＬＰＦ用インダクタＬ１の一方の
端子がつながり、Ｃ１１の他方の端子は接地され、Ｌ１
の他方の端子はミキサ回路出力端子３となり、ＬＰＦ用
容量Ｃ１２と外付抵抗Ｒ１０の一方の端子がつながり、
Ｃ１２の他方の端子は接地され、抵抗Ｒ１０の他方の端
子は電源電圧Ｖｃｃに接続されて、ミキサ回路を構成し
ている。
【０００４】このミキサ回路において、ＲＦ入力信号は
ＲＦアンプ１３により増幅され、さらにＢＰＦ１１によ
って不用な高周波成分が除かれる。ＬＯ入力信号はロー
カルバッファ１４と結合容量Ｃ５を通ってＢＰＦ１２で
近接の妨害信号が除かれる。ＲＦ信号とＬＯ信号のアイ
ソレーションをとるためＢＥＦ３１，３２を設け、ＲＦ
信号にとってはＢＥＦ３２によってＬＯ側がオープン状
態に見え、ＬＯ信号にとってはＢＥＦ３１によってＲＦ
側がオープン状態に見えるようにしている。これによっ
てＲＦ信号とＬＯ信号は互いに相手側のパスに漏れるこ
となく加算され、結合容量Ｃ１を通ってミキサＩＣ入力
端子４から入力される。ＲＦとＬＯの加算信号はミキサ
ＩＣで非線形増幅され、出力端子９から出力されてＬＰ
Ｆ（Ｌ１，Ｃ１１，１２）で低周波成分のみが取り出さ
れて出力端子３から出力される。この他、ＢＥＦを用い
ない回路として、図５〜図７に示す回路がある。図５
は、特開昭６０−３２３４号公報に示されているミキサ
回路である。この回路は、ＲＦ信号がＲＦ入力端子１か
ら容量Ｃ２１を介してトランジスタＱ７のエミッタに入
力され、ＬＯ信号がＬＯ入力端子２から容量Ｃ２２，Ｌ
ＰＦ３３を介してトランジスタＱ７のベースに入力さ
れ、トランジスタＱ７のコレクタからＨＰＦ３４を介し
てＩＦ出力端子３に出力をとり出している。
ＲＦアンプ１３により増幅され、さらにＢＰＦ１１によ
って不用な高周波成分が除かれる。ＬＯ入力信号はロー
カルバッファ１４と結合容量Ｃ５を通ってＢＰＦ１２で
近接の妨害信号が除かれる。ＲＦ信号とＬＯ信号のアイ
ソレーションをとるためＢＥＦ３１，３２を設け、ＲＦ
信号にとってはＢＥＦ３２によってＬＯ側がオープン状
態に見え、ＬＯ信号にとってはＢＥＦ３１によってＲＦ
側がオープン状態に見えるようにしている。これによっ
てＲＦ信号とＬＯ信号は互いに相手側のパスに漏れるこ
となく加算され、結合容量Ｃ１を通ってミキサＩＣ入力
端子４から入力される。ＲＦとＬＯの加算信号はミキサ
ＩＣで非線形増幅され、出力端子９から出力されてＬＰ
Ｆ（Ｌ１，Ｃ１１，１２）で低周波成分のみが取り出さ
れて出力端子３から出力される。この他、ＢＥＦを用い
ない回路として、図５〜図７に示す回路がある。図５
は、特開昭６０−３２３４号公報に示されているミキサ
回路である。この回路は、ＲＦ信号がＲＦ入力端子１か
ら容量Ｃ２１を介してトランジスタＱ７のエミッタに入
力され、ＬＯ信号がＬＯ入力端子２から容量Ｃ２２，Ｌ
ＰＦ３３を介してトランジスタＱ７のベースに入力さ
れ、トランジスタＱ７のコレクタからＨＰＦ３４を介し
てＩＦ出力端子３に出力をとり出している。
【０００５】また図６は、特開昭５９−１９４３９号公
報に示されたミキサ回路である。この回路は、ＬＯ信号
をＬＯ入力端子２から容量Ｃ２３を介してＦＥＴＧ５に
入力し、このＦＥＴＧ５のドレインの出力を容量Ｃ２４
を介してデュアルゲートＦＥＴＧ６の一方のゲートに入
力している。このＦＥＴＧ６のもう一方のゲートに、Ｒ
Ｆ入力端子１からのＲＦ信号が入力され、ＦＥＴＧ６の
ドレインから容量Ｃ２５を介して出力端子３にＩＦ信号
が出力される。
報に示されたミキサ回路である。この回路は、ＬＯ信号
をＬＯ入力端子２から容量Ｃ２３を介してＦＥＴＧ５に
入力し、このＦＥＴＧ５のドレインの出力を容量Ｃ２４
を介してデュアルゲートＦＥＴＧ６の一方のゲートに入
力している。このＦＥＴＧ６のもう一方のゲートに、Ｒ
Ｆ入力端子１からのＲＦ信号が入力され、ＦＥＴＧ６の
ドレインから容量Ｃ２５を介して出力端子３にＩＦ信号
が出力される。
【０００６】図７は、特開昭５９−１９１９０７号公報
に示されたギルバートマルチプライアからなるミキサ回
路である。この回路は、差動構成のトランジスタＱ１１
〜Ｑ１６が縦積みされたもので、一段目の差動トランジ
スタＱ１５，Ｑ１６の出力ｆ２を二段目の差動トランジ
スタＱ１１〜Ｑ１４で入力した信号ｆ１と混合し、これ
らの差信号（ｆ２−ｆ１）を固体振動子３６を介して出
力端子３に出力している。
に示されたギルバートマルチプライアからなるミキサ回
路である。この回路は、差動構成のトランジスタＱ１１
〜Ｑ１６が縦積みされたもので、一段目の差動トランジ
スタＱ１５，Ｑ１６の出力ｆ２を二段目の差動トランジ
スタＱ１１〜Ｑ１４で入力した信号ｆ１と混合し、これ
らの差信号（ｆ２−ｆ１）を固体振動子３６を介して出
力端子３に出力している。
【０００７】
【発明が解決しようとする課題】これら従来のミキサ回
路のうち図４の回路では、ＲＦ信号とＬＯ信号をミキサ
ＩＣの同一入力端子から入力するようになっていること
から、ＲＦ信号とＬＯ信号のアイソレーションをとるた
め、ＢＥＦ３１，３２をそれぞれの信号パスに挿入しな
ければならず、チップ部品の実装面積が大きくなるとい
う問題点があった。
路のうち図４の回路では、ＲＦ信号とＬＯ信号をミキサ
ＩＣの同一入力端子から入力するようになっていること
から、ＲＦ信号とＬＯ信号のアイソレーションをとるた
め、ＢＥＦ３１，３２をそれぞれの信号パスに挿入しな
ければならず、チップ部品の実装面積が大きくなるとい
う問題点があった。
【０００８】また、図５に示す回路では、ＲＦ入力端子
１がトランジスタＱ７のエミッタになっているため、Ｌ
Ｏ信号がＲＦ入力側に漏れてくるので携帯電話に用いる
ような場合には、ＢＥＦが必要になる。
１がトランジスタＱ７のエミッタになっているため、Ｌ
Ｏ信号がＲＦ入力側に漏れてくるので携帯電話に用いる
ような場合には、ＢＥＦが必要になる。
【０００９】また図６に示す回路では、デュアルゲート
ＭＯＳＦＥＴＧ６を使用しており、８００ＭＨｚ以上の
高周波でミキサ回路を使用することは不適である。
ＭＯＳＦＥＴＧ６を使用しており、８００ＭＨｚ以上の
高周波でミキサ回路を使用することは不適である。
【００１０】さらに、図７に示す回路は、ギルバードマ
ルチプライヤからなるミキサ回路を使用し、ＬＯ信号と
ＲＦ信号とを分離しているが、このミキサ回路ではトラ
ンジスタが３段縦積みになっているので電源電圧を低電
圧化することが困難であるという問題がある。
ルチプライヤからなるミキサ回路を使用し、ＬＯ信号と
ＲＦ信号とを分離しているが、このミキサ回路ではトラ
ンジスタが３段縦積みになっているので電源電圧を低電
圧化することが困難であるという問題がある。
【００１１】本発明の目的は、ＢＥＦを除去することに
より、小型化すると共に、所定ミキシング特性を得られ
るようにしたミキサ回路を提供することにある。
より、小型化すると共に、所定ミキシング特性を得られ
るようにしたミキサ回路を提供することにある。
【００１２】
【課題を解決するための手段】本発明の構成は、高周波
信号およびローカル信号をそれぞれ各周波数を通過させ
る帯域フィルタを介してそれぞれ入力し、前記各信号の
差信号を中間周波信号として出力するミキサＩＣを含
み、前記中間周波信号を低域通過フィルタを介して出力
するミキサ回路において、前記ミキサＩＣは、エミッタ
がそれぞれ接地されベースが前記高周波信号および前記
ローカル信号の各入力端に接続されコレクタが共通接続
された第１および第２のトランジスタと、これらトラン
ジスタのコレクタと電源端子との間に接続された第１の
抵抗と、前記各トランジスタのベースをそれぞれバイア
スする第１，第２のバイアス回路と、ベースが前記第
１，第２のトランジスタのコレクタに接続されコレクタ
が前記中間周波信号の出力端となる第３のトランジスタ
と、この第３のトランジスタのエミッタと接地端との間
に接続された第２の抵抗と、この第２の抵抗と並列に接
続された第１の容量素子とを備えることを特徴とする。
信号およびローカル信号をそれぞれ各周波数を通過させ
る帯域フィルタを介してそれぞれ入力し、前記各信号の
差信号を中間周波信号として出力するミキサＩＣを含
み、前記中間周波信号を低域通過フィルタを介して出力
するミキサ回路において、前記ミキサＩＣは、エミッタ
がそれぞれ接地されベースが前記高周波信号および前記
ローカル信号の各入力端に接続されコレクタが共通接続
された第１および第２のトランジスタと、これらトラン
ジスタのコレクタと電源端子との間に接続された第１の
抵抗と、前記各トランジスタのベースをそれぞれバイア
スする第１，第２のバイアス回路と、ベースが前記第
１，第２のトランジスタのコレクタに接続されコレクタ
が前記中間周波信号の出力端となる第３のトランジスタ
と、この第３のトランジスタのエミッタと接地端との間
に接続された第２の抵抗と、この第２の抵抗と並列に接
続された第１の容量素子とを備えることを特徴とする。
【００１３】本発明において、バイアス回路が、エミッ
タを接地しコレクタとベースとを共通接続して第１また
は第２のトランジスタのベースに接続した第３のトラン
ジスタと、この第３のトランジスタのベースと電源端子
との間に接続した第３の抵抗とからなるものとし、また
トランジスタがＦＥＴからなり、コレクタ，ベース，エ
ミッタをそれぞれドレイン，ゲート，ソースに対応させ
ることもできる。
タを接地しコレクタとベースとを共通接続して第１また
は第２のトランジスタのベースに接続した第３のトラン
ジスタと、この第３のトランジスタのベースと電源端子
との間に接続した第３の抵抗とからなるものとし、また
トランジスタがＦＥＴからなり、コレクタ，ベース，エ
ミッタをそれぞれドレイン，ゲート，ソースに対応させ
ることもできる。
【００１４】
【実施例】図１は本発明の第１の実施例の回路図であ
り、図２は図１のバイアス回路２１，２２を具体化した
詳細回路図である。図に示すように、このミキサＩＣ２
０は、トランジスタＱ１〜Ｑ３とバイアス回路２１，２
２から構成され、トランジスタＱ１のベースはミキサＩ
Ｃ２０のＲＦ入力端子となってバイアス回路２１に接続
され、トランジスタＱ２のベースはミキサＩＣのＬＯ入
力端子２となってバイアス回路２２に接続され、トラン
ジスタＱ１，Ｑ２のコレクタとトランジスタＱ３のベー
スと抵抗Ｒ１の一方の端子が接続され、抵抗Ｒ１の他方
の端子はミキサＩＣの電源電圧端子７となっている。
り、図２は図１のバイアス回路２１，２２を具体化した
詳細回路図である。図に示すように、このミキサＩＣ２
０は、トランジスタＱ１〜Ｑ３とバイアス回路２１，２
２から構成され、トランジスタＱ１のベースはミキサＩ
Ｃ２０のＲＦ入力端子となってバイアス回路２１に接続
され、トランジスタＱ２のベースはミキサＩＣのＬＯ入
力端子２となってバイアス回路２２に接続され、トラン
ジスタＱ１，Ｑ２のコレクタとトランジスタＱ３のベー
スと抵抗Ｒ１の一方の端子が接続され、抵抗Ｒ１の他方
の端子はミキサＩＣの電源電圧端子７となっている。
【００１５】バイアス回路２１，２２は電源端子７とＧ
ＮＤ端子８との間につながり、トランジスタＱ１，Ｑ２
のエミッタがミキサＩＣ２０のＧＮＤ端子８に接続され
ている。トランジスタＱ３のコレクタはミキサＩＣの出
力端子９となり、エミッタはミキサＩＣのエミッタ端子
６となり抵抗Ｒ２とバイパス容量Ｃ４の一方の端子がつ
ながり、抵抗Ｒ２と容量Ｃ１の他方の端子はＧＮＤ端子
８に接続されてミキサＩＣ２０を構成している。
ＮＤ端子８との間につながり、トランジスタＱ１，Ｑ２
のエミッタがミキサＩＣ２０のＧＮＤ端子８に接続され
ている。トランジスタＱ３のコレクタはミキサＩＣの出
力端子９となり、エミッタはミキサＩＣのエミッタ端子
６となり抵抗Ｒ２とバイパス容量Ｃ４の一方の端子がつ
ながり、抵抗Ｒ２と容量Ｃ１の他方の端子はＧＮＤ端子
８に接続されてミキサＩＣ２０を構成している。
【００１６】図２は図１のバイアス回路の一例を示す。
図２に示すように、トランジスタＱ４のベースとコレク
タはつながってミキサＩＣ２０のＲＦ入力端子４とな
り、トランジスタＱ５のベースとコレクタもつながって
ミキサＩＣのＬＯ入力端子５となっている。ＲＦ入力端
子４はトランジスタＱ１のベースと抵抗Ｒ３の一方の端
子につながり、ＬＯ入力端子５はトランジスタＱ２のベ
ースと抵抗Ｒ４の一方の端子につながっている。トラン
ジスタＱ１とＱ２のコレクタがつながり、この共通コレ
クタにトランジスタＱ３のベースと抵抗Ｒ１の一方の端
子がつながり、抵抗Ｒ１，Ｒ３，Ｒ４の他方の端子は共
につながって、ミキサＩＣの電源電圧端子７となってい
る。トランジスタＱ３のコレクタはミキサＩＣの出力端
子９となり、エミッタは抵抗Ｒ２とバイパス容量Ｃ４の
一方の端子につながって、ミキサＩＣのエミッタ端子６
となり、抵抗Ｒ２と容量Ｃ４の他方の端子とトランジス
タＱ１，Ｑ２，Ｑ４，Ｑ５のエミッタがつながってミキ
サＩＣのＧＮＤ端子８となってミキサＩＣ２０を構成し
ている。
図２に示すように、トランジスタＱ４のベースとコレク
タはつながってミキサＩＣ２０のＲＦ入力端子４とな
り、トランジスタＱ５のベースとコレクタもつながって
ミキサＩＣのＬＯ入力端子５となっている。ＲＦ入力端
子４はトランジスタＱ１のベースと抵抗Ｒ３の一方の端
子につながり、ＬＯ入力端子５はトランジスタＱ２のベ
ースと抵抗Ｒ４の一方の端子につながっている。トラン
ジスタＱ１とＱ２のコレクタがつながり、この共通コレ
クタにトランジスタＱ３のベースと抵抗Ｒ１の一方の端
子がつながり、抵抗Ｒ１，Ｒ３，Ｒ４の他方の端子は共
につながって、ミキサＩＣの電源電圧端子７となってい
る。トランジスタＱ３のコレクタはミキサＩＣの出力端
子９となり、エミッタは抵抗Ｒ２とバイパス容量Ｃ４の
一方の端子につながって、ミキサＩＣのエミッタ端子６
となり、抵抗Ｒ２と容量Ｃ４の他方の端子とトランジス
タＱ１，Ｑ２，Ｑ４，Ｑ５のエミッタがつながってミキ
サＩＣのＧＮＤ端子８となってミキサＩＣ２０を構成し
ている。
【００１７】このミキサＩＣ２０のＲＦ入力端子４に結
合容量Ｃ１を介してＢＰＦ１１の出力端子につながって
いるが、この部分は図１に示されている。
合容量Ｃ１を介してＢＰＦ１１の出力端子につながって
いるが、この部分は図１に示されている。
【００１８】従来のミキサ回路では、図４に示すように
ＲＦ信号とＬＯ信号を同一ミキサＩＣ入力端子４から入
力するために、ＲＦ信号側、ＬＯ信号側にそれぞれＢＥ
Ｆ３１，３２を設け、ＲＦ信号にとってはＢＥＦ３２に
よってＬＯ側がオープン状態に見え、ＬＯ信号にとって
はＢＥＦ３１によってＲＦ側がオープン状態に見えるよ
うにしていた。
ＲＦ信号とＬＯ信号を同一ミキサＩＣ入力端子４から入
力するために、ＲＦ信号側、ＬＯ信号側にそれぞれＢＥ
Ｆ３１，３２を設け、ＲＦ信号にとってはＢＥＦ３２に
よってＬＯ側がオープン状態に見え、ＬＯ信号にとって
はＢＥＦ３１によってＲＦ側がオープン状態に見えるよ
うにしていた。
【００１９】本実施例では、ミキサＩＣのＲＦ入力端子
４とＬＯ入力端子５をそれぞれ別々に設けることによっ
てＢＥＦを取除き、ＲＦ側はトランジスタＱ４と抵抗Ｒ
３でバイアス回路２１を形成し、ＲＦ信号をトランジス
タＱ１のベースに入力する。ＬＯ側はトランジスタ５と
抵抗Ｒ４でバイアス回路２２を形成し、ＬＯ信号をトラ
ンジスタＱ２のベースに入力する。そしてトランジスタ
Ｑ１，Ｑ２のコレクタでＲＦ信号とＬＯ信号を混合す
る。
４とＬＯ入力端子５をそれぞれ別々に設けることによっ
てＢＥＦを取除き、ＲＦ側はトランジスタＱ４と抵抗Ｒ
３でバイアス回路２１を形成し、ＲＦ信号をトランジス
タＱ１のベースに入力する。ＬＯ側はトランジスタ５と
抵抗Ｒ４でバイアス回路２２を形成し、ＬＯ信号をトラ
ンジスタＱ２のベースに入力する。そしてトランジスタ
Ｑ１，Ｑ２のコレクタでＲＦ信号とＬＯ信号を混合す
る。
【００２０】このミキサＩＣ２０のＲＦ入力端子４に結
合容量Ｃ１の一方の端子がつながり、他方の端子はＢＰ
Ｆ１１の出力端子につながり、ＢＰＦ１１の入力端子は
ＲＦアンプ１３の出力端子につながっている。ＬＯ入力
端子５に結合容量Ｃ２の一方の端子がつながり、他方の
端子はＢＰＦ１２の出力端子につながり、ＢＰＦ１２の
入力端子はローカルバッファ１４の出力端子につながっ
ている。エミッタ端子６に外付バイパス容量Ｃ３の一方
の単位がつながり、他方の端子はＧＮＤ端子８につなが
り接地されている。
合容量Ｃ１の一方の端子がつながり、他方の端子はＢＰ
Ｆ１１の出力端子につながり、ＢＰＦ１１の入力端子は
ＲＦアンプ１３の出力端子につながっている。ＬＯ入力
端子５に結合容量Ｃ２の一方の端子がつながり、他方の
端子はＢＰＦ１２の出力端子につながり、ＢＰＦ１２の
入力端子はローカルバッファ１４の出力端子につながっ
ている。エミッタ端子６に外付バイパス容量Ｃ３の一方
の単位がつながり、他方の端子はＧＮＤ端子８につなが
り接地されている。
【００２１】ミキサＩＣの出力端子９にＬＰＦ用容量Ｃ
１１とＬＰＦ用インダクタＬ１の一方の端子がつなが
り、インダクタＬ１の他方の端子はミキサ回路出力端子
３となり、外付抵抗Ｒ１０とＬＰＦ用容量Ｃ１２の一方
の端子につながり、Ｃ１１，Ｃ１２の他方の端子はＧＮ
Ｄに接地され、外付抵抗Ｒ１０の他方の端子とミキサＩ
Ｃの電源電圧端子は電源電圧Ｖｃｃの電源１０に接続さ
れてミキサ回路を構成している。
１１とＬＰＦ用インダクタＬ１の一方の端子がつなが
り、インダクタＬ１の他方の端子はミキサ回路出力端子
３となり、外付抵抗Ｒ１０とＬＰＦ用容量Ｃ１２の一方
の端子につながり、Ｃ１１，Ｃ１２の他方の端子はＧＮ
Ｄに接地され、外付抵抗Ｒ１０の他方の端子とミキサＩ
Ｃの電源電圧端子は電源電圧Ｖｃｃの電源１０に接続さ
れてミキサ回路を構成している。
【００２２】ＲＦ信号をｖRF＝Ｖ1 ｃｏｓω1 ｔ，ＬＯ
信号をｖLO＝Ｖ2 ｃｏｓω2 ｔとすると、トランジスタ
Ｑ１のベースの入力信号はＲＦ信号とＬＯ信号の加算に
なるので、次式のように（１）式となる。
信号をｖLO＝Ｖ2 ｃｏｓω2 ｔとすると、トランジスタ
Ｑ１のベースの入力信号はＲＦ信号とＬＯ信号の加算に
なるので、次式のように（１）式となる。
【００２３】
【００２４】トランジスタＱ１によって非線形増幅され
た出力信号を（２）式とする。
た出力信号を（２）式とする。
【００２５】
【００２６】この式のＢｖi2の第３項から（３）式が得
られる。
られる。
【００２７】
【００２８】したがってインダクタＬ１，容量Ｃ１１，
Ｃ１２から構成されるＬＰＦに出力信号ｖ0 を通せば、
低周波信号成分ｖIF＝Ｖ1 Ｖ2 ｃｏｓ（ω1 −ω2 ）ｔ
を取り出すことができる。
Ｃ１２から構成されるＬＰＦに出力信号ｖ0 を通せば、
低周波信号成分ｖIF＝Ｖ1 Ｖ2 ｃｏｓ（ω1 −ω2 ）ｔ
を取り出すことができる。
【００２９】以上、本実施例によりＲＦ信号とＬＯ信号
のアイソレーションをとる部分のＩＣ化が可能となり、
２個のＢＥＦ３１，３２を除去することができ、ＢＥＦ
１個分の面積を９．０ｍｍ2 とすると、装置上の実装面
積は１８ｍｍ2 小さくすることができる。
のアイソレーションをとる部分のＩＣ化が可能となり、
２個のＢＥＦ３１，３２を除去することができ、ＢＥＦ
１個分の面積を９．０ｍｍ2 とすると、装置上の実装面
積は１８ｍｍ2 小さくすることができる。
【００３０】またＢＥＦ１個のロスが１ｄＢあるとする
と、ＲＦ，ＬＯ側のロスがそれぞれ１ｄＢずつ改善され
る。
と、ＲＦ，ＬＯ側のロスがそれぞれ１ｄＢずつ改善され
る。
【００３１】図３は本発明の第２実施例でバイポーラト
ランジスタの代りにＦＥＴを使用した場合の回路図であ
る。図に示すように、ＦＥＴＧ１のゲートはミキサＩＣ
ＲＦ入力端子４となってバイアス回路２１に接続され、
ＦＥＴＧ２のベースはミキサＩＣＬＯ端子となってバイ
アス回路２２に接続され、ＦＥＴＧ１，Ｇ２のドレイン
とＦＥＴＧ３のゲートと抵抗Ｒ１の一方の端子が接続さ
れ、抵抗Ｒ１の他方の端子はミキサＩＣ電源電圧端子７
と接続される。バイアス回路２１，２２は電源端子７と
ＧＮＤ端子８との間につながり、ＦＥＴＧ１，Ｇ２のソ
ースがミキサＩＣのＧＮＤ端子８に接続されている。
ランジスタの代りにＦＥＴを使用した場合の回路図であ
る。図に示すように、ＦＥＴＧ１のゲートはミキサＩＣ
ＲＦ入力端子４となってバイアス回路２１に接続され、
ＦＥＴＧ２のベースはミキサＩＣＬＯ端子となってバイ
アス回路２２に接続され、ＦＥＴＧ１，Ｇ２のドレイン
とＦＥＴＧ３のゲートと抵抗Ｒ１の一方の端子が接続さ
れ、抵抗Ｒ１の他方の端子はミキサＩＣ電源電圧端子７
と接続される。バイアス回路２１，２２は電源端子７と
ＧＮＤ端子８との間につながり、ＦＥＴＧ１，Ｇ２のソ
ースがミキサＩＣのＧＮＤ端子８に接続されている。
【００３２】ＦＥＴＧ３のドレインはミキサＩＣ出力端
子９となり、ソースはミキサＩＣのソース端子６となり
抵抗Ｒ２とバイパス容量Ｃ４の一方の端子がつながり、
抵抗Ｒ２とＣ４の他方の端子はＧＮＤ端子８に接続され
てミキサＩＣ２０を構成している。
子９となり、ソースはミキサＩＣのソース端子６となり
抵抗Ｒ２とバイパス容量Ｃ４の一方の端子がつながり、
抵抗Ｒ２とＣ４の他方の端子はＧＮＤ端子８に接続され
てミキサＩＣ２０を構成している。
【００３３】このミキサＩＣ２０の外部接続は、図１と
同様であり、そのＲＦ入力端子４に結合容量Ｃ１を介し
てＢＰＦ１１の出力端子につながり、ＬＯ入力端子５に
結合容量Ｃ２を介してＢＰＦ１２の出力端子につながっ
ている。
同様であり、そのＲＦ入力端子４に結合容量Ｃ１を介し
てＢＰＦ１１の出力端子につながり、ＬＯ入力端子５に
結合容量Ｃ２を介してＢＰＦ１２の出力端子につながっ
ている。
【００３４】このＦＥＴを使用した第２実施例のミキサ
回路でも、第１実施例と同様の効果が得られる。
回路でも、第１実施例と同様の効果が得られる。
【００３５】
【発明の効果】以上説明したように本発明は、ミキサＩ
ＣのＲＦ入力端子とＬＯ入力端子を別々に設けることに
よって取り除くことができ、ＩＣ化が可能な回路にした
ので、装置上の実装面積を小さくでき、ＢＥＦのロスが
ＲＦ側，ＬＯ側それぞれ改善されるという効果を有す
る。
ＣのＲＦ入力端子とＬＯ入力端子を別々に設けることに
よって取り除くことができ、ＩＣ化が可能な回路にした
ので、装置上の実装面積を小さくでき、ＢＥＦのロスが
ＲＦ側，ＬＯ側それぞれ改善されるという効果を有す
る。
【図１】本発明の第１の実施例のミキサ回路の回路図で
ある。
ある。
【図２】図１のミキサＩＣを具体化した回路図である。
【図３】本発明の第２の実施例のミキサ回路の回路図で
ある。
ある。
【図４】従来のミキサ回路の一例を回路図である。
【図５】従来のトランジスタによるミキサ回路の回路図
である。
である。
【図６】従来のデュアルゲートＦＥＴによるミキサ回路
の回路図である。
の回路図である。
【図７】従来のギルバートマルチプライアによるミキサ
回路の回路図である。
回路の回路図である。
１ ＲＦ入力端子 ２ ローカル（ＬＯ）入力端子 ３ ミキサ回路出力端子 ４ ミキサＩＣＲＦ入力端子 ５ ミキサＩＣＬＯ入力端子 ６ ミキサＩＣエミッタ端子 ７ ミキサＩＣ電源電圧端子 ８ ミキサＩＣＧＮＤ端子 ９ ミキサＩＣ出力端子 １０ 電源 １１，１２ ＢＰＦ １３ ＲＦアンプ １４ ローカルバッファ ２０ ミキサＩＣ ２１，２２ バイアス回路 ３１，３２ ＢＥＦ ３５ バッファ回路 ３６ 固体共振子 ４１，４２ ｆ１入力端子 ４３ バイアス入力端子 ４４ ｆ２入力端子 Ｃ１〜Ｃ４，Ｃ１１，Ｃ１２，Ｃ２１〜Ｃ２７ 容量 Ｇ１〜Ｇ５ ＦＥＴ Ｇ６ デュアルゲートＦＥＴ Ｉ１ カレントソース Ｑ１〜Ｑ６，Ｑ１１〜Ｑ１６ トランジスタ Ｒ１〜Ｒ５，Ｒ１０，Ｒ１１，Ｒ２１〜Ｒ２６ 抵抗 Ｌ１ ＬＰＦ用インダクタ Ｌ２ チョークコイル
Claims (3)
- 【請求項１】 高周波信号およびローカル信号をそれぞ
れ各周波数を通過させる帯域フィルタを介してそれぞれ
入力し、前記各信号の差信号を中間周波信号として出力
するミキサＩＣを含み、前記中間周波信号を低域通過フ
ィルタを介して出力するミキサ回路において、前記ミキ
サＩＣは、エミッタがそれぞれ接地されベースが前記高
周波信号および前記ローカル信号の各入力端に接続され
コレクタが共通接続された第１および第２のトランジス
タと、これらトランジスタのコレクタと電源端子との間
に接続された第１の抵抗と、前記各トランジスタのベー
スをそれぞれバイアスする第１，第２のバイアス回路
と、ベースが前記第１，第２のトランジスタのコレクタ
に接続されコレクタが前記中間周波信号の出力端となる
第３のトランジスタと、この第３のトランジスタのエミ
ッタと接地端との間に接続された第２の抵抗と、この第
２の抵抗と並列に接続された第１の容量素子とを備える
ことを特徴とするミキサ回路。 - 【請求項２】 バイアス回路が、エミッタを接地しコレ
クタとベースとを共通接続して第１または第２のトラン
ジスタのベースに接続した第３のトランジスタと、この
第３のトランジスタのベースと電源端子との間に接続し
た第３の抵抗とからなる請求項１記載のミキサ回路。 - 【請求項３】 トランジスタが、ＦＥＴからなり、コレ
クタ，ベース，エミッタをそれぞれドレイン，ゲート，
ソースに対応させる請求項１または請求項２記載のミキ
サ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29441694A JPH08154019A (ja) | 1994-11-29 | 1994-11-29 | ミキサ回路 |
| EP95118717A EP0715402A1 (en) | 1994-11-29 | 1995-11-28 | Frequency mixing circuit having a low signal leakage between input signal paths |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29441694A JPH08154019A (ja) | 1994-11-29 | 1994-11-29 | ミキサ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08154019A true JPH08154019A (ja) | 1996-06-11 |
Family
ID=17807479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29441694A Pending JPH08154019A (ja) | 1994-11-29 | 1994-11-29 | ミキサ回路 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0715402A1 (ja) |
| JP (1) | JPH08154019A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6219536B1 (en) | 1997-09-19 | 2001-04-17 | Nec Corporation | Mixer circuit |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE507787C2 (sv) * | 1996-11-28 | 1998-07-13 | Ericsson Telefon Ab L M | Anordning och metod för frekvensomformning |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58161405A (ja) * | 1982-03-18 | 1983-09-26 | Matsushita Electric Ind Co Ltd | 周波数変換回路装置 |
| JPS6257424B2 (ja) * | 1979-06-19 | 1987-12-01 | Nichidoku Heavy Mach | |
| JPH0391305A (ja) * | 1989-09-04 | 1991-04-16 | Hitachi Ltd | 周波数変換器及びそれを用いたチューナ回路 |
| JPH06104651A (ja) * | 1992-09-17 | 1994-04-15 | Fujitsu Ltd | ミキサー回路 |
| JPH06188639A (ja) * | 1992-08-06 | 1994-07-08 | Natl Semiconductor Corp <Ns> | 偶数項ミクサー |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH514955A (de) * | 1968-09-19 | 1971-10-31 | Matsushita Electronics Corp | Signalkonverter |
| JPS58141011A (ja) * | 1982-02-16 | 1983-08-22 | Toshiba Corp | ミクサ回路 |
| JPS5919439A (ja) | 1982-07-22 | 1984-01-31 | Alps Electric Co Ltd | ミクサ回路 |
| JPS59191907A (ja) | 1983-04-14 | 1984-10-31 | Rohm Co Ltd | ミキサ回路 |
| JPS603234A (ja) | 1983-06-20 | 1985-01-09 | Matsushita Electric Ind Co Ltd | ミキサ回路 |
| JPH04208702A (ja) * | 1990-11-30 | 1992-07-30 | Fujitsu Ltd | 周波数変換回路 |
-
1994
- 1994-11-29 JP JP29441694A patent/JPH08154019A/ja active Pending
-
1995
- 1995-11-28 EP EP95118717A patent/EP0715402A1/en not_active Withdrawn
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6257424B2 (ja) * | 1979-06-19 | 1987-12-01 | Nichidoku Heavy Mach | |
| JPS58161405A (ja) * | 1982-03-18 | 1983-09-26 | Matsushita Electric Ind Co Ltd | 周波数変換回路装置 |
| JPH0391305A (ja) * | 1989-09-04 | 1991-04-16 | Hitachi Ltd | 周波数変換器及びそれを用いたチューナ回路 |
| JPH06188639A (ja) * | 1992-08-06 | 1994-07-08 | Natl Semiconductor Corp <Ns> | 偶数項ミクサー |
| JPH06104651A (ja) * | 1992-09-17 | 1994-04-15 | Fujitsu Ltd | ミキサー回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6219536B1 (en) | 1997-09-19 | 2001-04-17 | Nec Corporation | Mixer circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0715402A1 (en) | 1996-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0211042B2 (ja) | ||
| JP4536528B2 (ja) | 差動用低雑音バイアス回路及び差動信号処理装置 | |
| US7760014B2 (en) | Lowpass biquad VGA filter | |
| JPH08154019A (ja) | ミキサ回路 | |
| Quinn et al. | A 10.7-MHz CMOS SC radio IF filter using orthogonal hardware modulation | |
| JP2914258B2 (ja) | ダブルバランスミキサ回路 | |
| JP3040035B2 (ja) | 中間周波増幅回路を備えた受信機 | |
| US4598256A (en) | Tuned phase stable limiter amplifier | |
| JP3111939B2 (ja) | ミキサ回路 | |
| JP3031260B2 (ja) | ミキサ回路 | |
| JP2002252523A (ja) | Ｆｅｔ帯域増幅器 | |
| US20030064698A1 (en) | Linearization apparatus for mixer | |
| JP2523937B2 (ja) | 高周波信号分配回路 | |
| JPH0220165B2 (ja) | ||
| JPH10209813A (ja) | 不平衡−平衡変換回路 | |
| JP3332657B2 (ja) | ミキサ回路 | |
| JPH0310244B2 (ja) | ||
| JPH01194707A (ja) | 能動低域フィルタ装置 | |
| JPH0145768B2 (ja) | ||
| JP2002344287A (ja) | 多相ノッチフィルタ | |
| JP3012741B2 (ja) | Ｆｍ／ａｍ受信回路 | |
| JP2000188516A (ja) | ミキサ回路 | |
| JPH08288794A (ja) | 基本セル構造、時系列遅延線および直交時系列フィルタ | |
| JP2001156549A (ja) | 高周波ミキサ回路 | |
| US6573794B1 (en) | Operational amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980324 |