JPH08153864A - 絶縁膜上の半導体膜の薄膜化方法および薄膜化装置 - Google Patents
絶縁膜上の半導体膜の薄膜化方法および薄膜化装置Info
- Publication number
- JPH08153864A JPH08153864A JP7097338A JP9733895A JPH08153864A JP H08153864 A JPH08153864 A JP H08153864A JP 7097338 A JP7097338 A JP 7097338A JP 9733895 A JP9733895 A JP 9733895A JP H08153864 A JPH08153864 A JP H08153864A
- Authority
- JP
- Japan
- Prior art keywords
- active layer
- solution
- electrode
- thinning
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 238000005530 etching Methods 0.000 claims abstract description 41
- 239000000126 substance Substances 0.000 claims abstract description 17
- 238000003486 chemical etching Methods 0.000 claims abstract description 8
- 238000006243 chemical reaction Methods 0.000 claims description 16
- 238000003487 electrochemical reaction Methods 0.000 claims description 11
- 239000007795 chemical reaction product Substances 0.000 claims description 8
- 239000003566 sealing material Substances 0.000 claims description 4
- 230000000694 effects Effects 0.000 abstract description 9
- 230000001965 increasing effect Effects 0.000 abstract description 5
- 239000000243 solution Substances 0.000 description 43
- 239000010408 film Substances 0.000 description 40
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 7
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 6
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 239000000969 carrier Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000002048 anodisation reaction Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical class O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- ZCYVEMRRCGMTRW-UHFFFAOYSA-N 7553-56-2 Chemical compound [I] ZCYVEMRRCGMTRW-UHFFFAOYSA-N 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- 239000004809 Teflon Substances 0.000 description 2
- 229920006362 Teflon® Polymers 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052740 iodine Inorganic materials 0.000 description 2
- 239000011630 iodine Substances 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 239000012788 optical film Substances 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- UNYMPEIBWGQKLM-UHFFFAOYSA-N 1-methylaziridine-2,3-dione Chemical compound CN1C(=O)C1=O UNYMPEIBWGQKLM-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910021538 borax Inorganic materials 0.000 description 1
- KGBXLFKZBHKPEV-UHFFFAOYSA-N boric acid Chemical compound OB(O)O KGBXLFKZBHKPEV-UHFFFAOYSA-N 0.000 description 1
- 239000004327 boric acid Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- UQGFMSUEHSUPRD-UHFFFAOYSA-N disodium;3,7-dioxido-2,4,6,8,9-pentaoxa-1,3,5,7-tetraborabicyclo[3.3.1]nonane Chemical compound [Na+].[Na+].O1B([O-])OB2OB([O-])OB1O2 UQGFMSUEHSUPRD-UHFFFAOYSA-N 0.000 description 1
- 239000002305 electric material Substances 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 235000019441 ethanol Nutrition 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000000265 homogenisation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021426 porous silicon Inorganic materials 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004328 sodium tetraborate Substances 0.000 description 1
- 235000010339 sodium tetraborate Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3063—Electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/977—Thinning or removal of substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Weting (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 絶縁膜上の半導体膜を均一に薄膜化する方法
を与え、例えば張り合わせＳＯＩ基板において、低コス
トな活性層の膜厚均一化・薄膜化を可能とする。 【構成】 支持基板、絶縁膜および半導体活性層からな
る構造において、支持基板とエッチング溶液の間に電位
差を与えて、絶縁膜／活性層界面から活性層側に均一な
空乏層を形成し、溶液を用いたエッチングあるいは化学
的もしくは電気化学的な表面反応と反応生成物のエッチ
ングの組み合わせで半導体膜を均一に薄膜化する。さら
に、溶液を用いたエッチングおよび化学反応のために、
支持基板電極、溶液中の電極および支持基板に溶液が触
れないためのシール剤を備えた容器で構成される薄膜化
装置。
を与え、例えば張り合わせＳＯＩ基板において、低コス
トな活性層の膜厚均一化・薄膜化を可能とする。 【構成】 支持基板、絶縁膜および半導体活性層からな
る構造において、支持基板とエッチング溶液の間に電位
差を与えて、絶縁膜／活性層界面から活性層側に均一な
空乏層を形成し、溶液を用いたエッチングあるいは化学
的もしくは電気化学的な表面反応と反応生成物のエッチ
ングの組み合わせで半導体膜を均一に薄膜化する。さら
に、溶液を用いたエッチングおよび化学反応のために、
支持基板電極、溶液中の電極および支持基板に溶液が触
れないためのシール剤を備えた容器で構成される薄膜化
装置。
Description
【０００１】
【産業上の利用分野】本発明は、絶縁体上に半導体層を
有するＳＯＩ構造（Ｓｉ ｏｎ ｉｎｓｕｌａｔｏｒ，
またはＳｅｍｉｃｏｎｄｕｃｔｏｒ ｏｎ ｉｎｓｕｌ
ａｔｏｒ）において、支持基板上に設けられた絶縁膜上
に極めて均一な薄膜半導体層を形成する方法に関する。
有するＳＯＩ構造（Ｓｉ ｏｎ ｉｎｓｕｌａｔｏｒ，
またはＳｅｍｉｃｏｎｄｕｃｔｏｒ ｏｎ ｉｎｓｕｌ
ａｔｏｒ）において、支持基板上に設けられた絶縁膜上
に極めて均一な薄膜半導体層を形成する方法に関する。
【０００２】
【従来の技術】絶縁体上に半導体活性層を有するＳＯＩ
構造の形成方法の１つに、張り合わせ法がある。この方
法では、２枚のシリコン基板の少なくとも一方を酸化し
て絶縁体であるシリコン酸化膜を形成し、シリコン酸化
膜を間に挟む配置で重ね合わせた後に熱処理を加えて張
り合わせ、さらに活性層となるシリコン基板を薄膜化す
る。この方法では、そもそも単結晶であるシリコン基板
を薄膜化するので、活性層の結晶性が極めてよいＳＯＩ
構造が得られる。
構造の形成方法の１つに、張り合わせ法がある。この方
法では、２枚のシリコン基板の少なくとも一方を酸化し
て絶縁体であるシリコン酸化膜を形成し、シリコン酸化
膜を間に挟む配置で重ね合わせた後に熱処理を加えて張
り合わせ、さらに活性層となるシリコン基板を薄膜化す
る。この方法では、そもそも単結晶であるシリコン基板
を薄膜化するので、活性層の結晶性が極めてよいＳＯＩ
構造が得られる。
【０００３】従来、この活性層の薄膜化の方法として
は、例えばジャーナル・オブ・エレクトリック・マテリ
アル２１巻６６９頁〜６７６頁、１９９２年（Ｊｏｕｒ
ｎａｌｏｆ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａ
ｌ，Ｖｏｌ．２１，Ｎｏ．７，６６９−６７６，１９９
２）に詳しいが、機械化学的に研磨する方法や、エピタ
キシャル層をエッチストップに用いるエッチング法が行
われている。このうち前者では均一な膜厚を得ることが
難しく、この方法で得られる典型的な活性層膜厚と均一
性は、例えば３μm ±０．５μm であり結果的に高品質
な電子デバイスに有用な薄膜（例えば０．１μm ）の形
成はできなかった。また後者では、エピタキシャル成長
を行うプロセスが煩雑でありコストの増加という欠点が
あった。さらに、例えば１９９２年アイトリプルイー・
インターナショナル・ＳＯＩコンファレンス・プロシー
ディング１５２頁〜１５３頁（１９９２ ＩＥＥＥ Ｉ
ｎｔｅｒｎａｔｉｏｎａｌ ＳＯＩ Ｃｏｎｆｅｒｅｎ
ｃｅ Ｐｒｏｃｅｅｄｉｎｇｓ，ｐｐ．１５２−１５
３）にあるように、機械化学的に研磨したあと活性層膜
厚を精密に測定し、局所的なプラズマエッチングで厚い
領域を他の領域に比べて長くエッチングする方法がある
が、プロセスが複雑な上プラズマによるダメージや汚染
を生じる問題がある。
は、例えばジャーナル・オブ・エレクトリック・マテリ
アル２１巻６６９頁〜６７６頁、１９９２年（Ｊｏｕｒ
ｎａｌｏｆ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａ
ｌ，Ｖｏｌ．２１，Ｎｏ．７，６６９−６７６，１９９
２）に詳しいが、機械化学的に研磨する方法や、エピタ
キシャル層をエッチストップに用いるエッチング法が行
われている。このうち前者では均一な膜厚を得ることが
難しく、この方法で得られる典型的な活性層膜厚と均一
性は、例えば３μm ±０．５μm であり結果的に高品質
な電子デバイスに有用な薄膜（例えば０．１μm ）の形
成はできなかった。また後者では、エピタキシャル成長
を行うプロセスが煩雑でありコストの増加という欠点が
あった。さらに、例えば１９９２年アイトリプルイー・
インターナショナル・ＳＯＩコンファレンス・プロシー
ディング１５２頁〜１５３頁（１９９２ ＩＥＥＥ Ｉ
ｎｔｅｒｎａｔｉｏｎａｌ ＳＯＩ Ｃｏｎｆｅｒｅｎ
ｃｅ Ｐｒｏｃｅｅｄｉｎｇｓ，ｐｐ．１５２−１５
３）にあるように、機械化学的に研磨したあと活性層膜
厚を精密に測定し、局所的なプラズマエッチングで厚い
領域を他の領域に比べて長くエッチングする方法がある
が、プロセスが複雑な上プラズマによるダメージや汚染
を生じる問題がある。
【０００４】
【発明が解決しようとする課題】上記のように、張り合
わせＳＯＩには結晶性が良いという大きな利点があるも
のの、活性層膜厚の均一化が難しく結果的にデバイスの
高性能化に有効な薄膜ＳＯＩの形成が困難であるという
大きな欠点がある。また、張り合わせＳＯＩの活性層の
薄膜化法としては、従来均一化の精度に劣る方法や、複
雑なプロセスによる高コストな方法のみがあった。
わせＳＯＩには結晶性が良いという大きな利点があるも
のの、活性層膜厚の均一化が難しく結果的にデバイスの
高性能化に有効な薄膜ＳＯＩの形成が困難であるという
大きな欠点がある。また、張り合わせＳＯＩの活性層の
薄膜化法としては、従来均一化の精度に劣る方法や、複
雑なプロセスによる高コストな方法のみがあった。
【０００５】本発明は上記の欠点を克服し、低コストで
精度の優れた半導体活性層の薄膜化方法を提供するもの
である。
精度の優れた半導体活性層の薄膜化方法を提供するもの
である。
【０００６】
【課題を解決するための手段】上記の目的は以下に示す
本発明によって達成される。
本発明によって達成される。
【０００７】即ち、本発明は支持基板上に絶縁膜を具備
し、該絶縁膜上に更に半導体活性層を具備した構造を有
する半導体膜を薄膜化する方法において、前記支持基板
と活性層の間に電位差を与え、活性層に該活性層と絶縁
膜の界面から空乏層もしくは反転層と空乏層を形成し
て、前記活性層を化学的溶液もしくはガスを用いる化学
的エッチング法によりエッチングすることを特徴とす
る、半導体膜の薄膜化方法を開示するものである。
し、該絶縁膜上に更に半導体活性層を具備した構造を有
する半導体膜を薄膜化する方法において、前記支持基板
と活性層の間に電位差を与え、活性層に該活性層と絶縁
膜の界面から空乏層もしくは反転層と空乏層を形成し
て、前記活性層を化学的溶液もしくはガスを用いる化学
的エッチング法によりエッチングすることを特徴とす
る、半導体膜の薄膜化方法を開示するものである。
【０００８】本発明はまた、支持基板上に絶縁膜を具備
し、該絶縁膜上に更に半導体活性層を具備した構造を有
する半導体膜を薄膜化する薄膜化装置において、前記支
持基板と活性層の間に電位差を与え、活性層に該活性層
と絶縁膜の界面から空乏層もしくは反転層と空乏層を形
成して、前記活性層を溶液もしくはガスを用いる化学的
エッチング法によりエッチングすることを特徴とする半
導体膜の薄膜化装置をも開示するものである。
し、該絶縁膜上に更に半導体活性層を具備した構造を有
する半導体膜を薄膜化する薄膜化装置において、前記支
持基板と活性層の間に電位差を与え、活性層に該活性層
と絶縁膜の界面から空乏層もしくは反転層と空乏層を形
成して、前記活性層を溶液もしくはガスを用いる化学的
エッチング法によりエッチングすることを特徴とする半
導体膜の薄膜化装置をも開示するものである。
【０００９】本発明は、支持基板上に絶縁膜を具備し、
該絶縁膜上に更に半導体活性層を具備した構造を有する
半導体膜を薄膜化する方法において、前記支持基板と活
性層の間に電位差を与え、活性層に該活性層と絶縁膜の
界面から空乏層もしくは反転層と空乏層を形成して、前
記活性層を化学的溶液もしくはガスを用いる化学的エッ
チング法によりエッチングすることを特徴とする半導体
膜の薄膜化方法と、上記エッチングの代わりに、化学的
もしくは電気化学的な反応による反応生成物層を形成
し、該反応生成物層を除去することを特徴とする半導体
膜の薄膜化方法である。
該絶縁膜上に更に半導体活性層を具備した構造を有する
半導体膜を薄膜化する方法において、前記支持基板と活
性層の間に電位差を与え、活性層に該活性層と絶縁膜の
界面から空乏層もしくは反転層と空乏層を形成して、前
記活性層を化学的溶液もしくはガスを用いる化学的エッ
チング法によりエッチングすることを特徴とする半導体
膜の薄膜化方法と、上記エッチングの代わりに、化学的
もしくは電気化学的な反応による反応生成物層を形成
し、該反応生成物層を除去することを特徴とする半導体
膜の薄膜化方法である。
【００１０】また本発明は上記エッチングおよび化学的
もしくは電気化学的反応を溶液で行うために、支持基板
用電極およびおよび活性層電極との溶液の漏れを防ぐシ
ール材を装着して、活性層の薄膜化を所望する領域のみ
が溶液に触れるようにして行うことを特徴とする薄膜化
装置および該上記薄膜化装置において、溶液と活性層の
間にも電位差を与えるために、溶液中に第３の電極を有
することを特徴とする薄膜化装置、および上記活性層電
極を省略し支持基板と溶液の間に電位差を与えて前記活
性層を化学的溶液もしくはガスを用いる化学的エッチン
グ法によりエッチングすることを特徴とする半導体膜の
薄膜化方法と、支持基板用電極および溶液中電極と溶液
の漏れを防ぐシール材を装着して、活性層の薄膜化を所
望する領域のみが溶液に触れるようにして行うことを特
徴とする薄膜化装置である。
もしくは電気化学的反応を溶液で行うために、支持基板
用電極およびおよび活性層電極との溶液の漏れを防ぐシ
ール材を装着して、活性層の薄膜化を所望する領域のみ
が溶液に触れるようにして行うことを特徴とする薄膜化
装置および該上記薄膜化装置において、溶液と活性層の
間にも電位差を与えるために、溶液中に第３の電極を有
することを特徴とする薄膜化装置、および上記活性層電
極を省略し支持基板と溶液の間に電位差を与えて前記活
性層を化学的溶液もしくはガスを用いる化学的エッチン
グ法によりエッチングすることを特徴とする半導体膜の
薄膜化方法と、支持基板用電極および溶液中電極と溶液
の漏れを防ぐシール材を装着して、活性層の薄膜化を所
望する領域のみが溶液に触れるようにして行うことを特
徴とする薄膜化装置である。
【００１１】
【作用】以下本発明によって、低コストで精度の優れた
半導体活性層の薄膜化方法について詳細に説明する。
半導体活性層の薄膜化方法について詳細に説明する。
【００１２】半導体を化学的にエッチングする溶液（例
えば弗硝酸系，ＫＯＨ系，ヒドラジン系溶液等）のほと
んどすべて、さらに一部のガスによる気相エッチングで
は、そのエッチング速度はキャリアの有無あるいはその
濃度に大きく依存する。また、多くの化学的あるいは電
気化学的な反応（例えば陽極酸化や陽極化成等）も、同
様にキャリアの存在の有無がその反応速度に大きく影響
を与える。
えば弗硝酸系，ＫＯＨ系，ヒドラジン系溶液等）のほと
んどすべて、さらに一部のガスによる気相エッチングで
は、そのエッチング速度はキャリアの有無あるいはその
濃度に大きく依存する。また、多くの化学的あるいは電
気化学的な反応（例えば陽極酸化や陽極化成等）も、同
様にキャリアの存在の有無がその反応速度に大きく影響
を与える。
【００１３】したがって、半導体膜にキャリアの存在し
ない空乏層を形成すれば、エッチング等の反応速度が極
端に遅くなり、エッチストップあるいは反応のストップ
層としての働きが生じ、均一な空乏層に応じた均一な活
性層膜を得ることが可能となる。
ない空乏層を形成すれば、エッチング等の反応速度が極
端に遅くなり、エッチストップあるいは反応のストップ
層としての働きが生じ、均一な空乏層に応じた均一な活
性層膜を得ることが可能となる。
【００１４】本発明は、張り合わせＳＯＩ基板の支持基
板と活性層に接した溶液の間に電位差を与え、活性層の
底面（Ｓｉ／ＳｉＯ2 界面）から均一な空乏層を形成
し、上記のエッチングや電気化学的な反応を行うこと
で、薄膜化を行う方法である。
板と活性層に接した溶液の間に電位差を与え、活性層の
底面（Ｓｉ／ＳｉＯ2 界面）から均一な空乏層を形成
し、上記のエッチングや電気化学的な反応を行うこと
で、薄膜化を行う方法である。
【００１５】この方法では、活性層はシリコン等の半導
体膜である必要があるが、支持基板は導電性であれば良
く、結晶形態に関する制限もない。また、前述のように
ほとんどの化学的なエッチャント（溶液）や化学的もし
くは電気化学的な反応の利用が可能である。
体膜である必要があるが、支持基板は導電性であれば良
く、結晶形態に関する制限もない。また、前述のように
ほとんどの化学的なエッチャント（溶液）や化学的もし
くは電気化学的な反応の利用が可能である。
【００１６】以下に一例として弗硝酸系溶液（ＨＦ／Ｈ
ＮＯ3 ／ＣＨ3 ＣＯＯＨ混合溶液）を用いた化学的エッ
チングで、空乏層がエッチストップとして作用する原理
を説明する。ＣＨ3 ＣＯＯＨを緩衝剤として用いた、Ｈ
Ｆ／ＨＮＯ3 溶液でＳｉのエッチングを行う場合には、
以下に式で示す一連の反応にしたがってエッチングが進
行する。
ＮＯ3 ／ＣＨ3 ＣＯＯＨ混合溶液）を用いた化学的エッ
チングで、空乏層がエッチストップとして作用する原理
を説明する。ＣＨ3 ＣＯＯＨを緩衝剤として用いた、Ｈ
Ｆ／ＨＮＯ3 溶液でＳｉのエッチングを行う場合には、
以下に式で示す一連の反応にしたがってエッチングが進
行する。
【００１７】 Ｓｉ＋２ｈ+ → Ｓｉ2+ （１） Ｓｉ2+＋２ＯＨ- → ＳｉＯ2 ＋Ｈ2 （２） ＳｉＯ2 ＋６ＨＦ → Ｈ2 ＳｉＦ6 （水溶性）＋Ｈ2 Ｏ （３） したがって、（１）式でみるキャリア（この場合はホー
ル）の存在の有無が、エッチングの進行に大きな役割を
果たす。したがって、エッチングの進行面が空乏層端に
達した時に、ホールが不足することでエッチストップの
メカニズムが働くこととなる。
ル）の存在の有無が、エッチングの進行に大きな役割を
果たす。したがって、エッチングの進行面が空乏層端に
達した時に、ホールが不足することでエッチストップの
メカニズムが働くこととなる。
【００１８】
【実施例】以下本発明の実施例について図面を用いて詳
細に説明する。図１は本発明の実施例で、エッチングお
よび化学反応に用いた薄膜化装置の模式図である。
細に説明する。図１は本発明の実施例で、エッチングお
よび化学反応に用いた薄膜化装置の模式図である。
【００１９】（実施例１）張り合わせＳＯＩは、支持基
板にＰ型Ｓｉ基板（比抵抗１〜３Ω・cm，厚さ６２５μ
m ）を用い、活性層の元となるＰ型Ｓｉ基板（比抵抗１
〜３Ω・cm）を熱酸化して厚さ約１μm の酸化シリコン
膜を形成した後、支持基板と重ね合わせて熱処理を加え
て張り合わせた。活性層は通常の機械化学的な研磨で膜
厚３〜５μm ，膜厚精度±０．５μm まで薄膜化した。
板にＰ型Ｓｉ基板（比抵抗１〜３Ω・cm，厚さ６２５μ
m ）を用い、活性層の元となるＰ型Ｓｉ基板（比抵抗１
〜３Ω・cm）を熱酸化して厚さ約１μm の酸化シリコン
膜を形成した後、支持基板と重ね合わせて熱処理を加え
て張り合わせた。活性層は通常の機械化学的な研磨で膜
厚３〜５μm ，膜厚精度±０．５μm まで薄膜化した。
【００２０】さらに、図１に示す薄膜化装置に装着し、
高精度な薄膜化工程を行った。図１で、張り合わせＳＯ
Ｉ基板４０は電圧印加のための金コートしたリング状の
活性層電極３０および円盤状の支持基板電極５０の２種
類の金属の間に挟まれて、溶液１０分離のために薬品耐
性に優れた材料の０リング２０を介してテフロン容器６
０に試料おさえ８０で固定されている。
高精度な薄膜化工程を行った。図１で、張り合わせＳＯ
Ｉ基板４０は電圧印加のための金コートしたリング状の
活性層電極３０および円盤状の支持基板電極５０の２種
類の金属の間に挟まれて、溶液１０分離のために薬品耐
性に優れた材料の０リング２０を介してテフロン容器６
０に試料おさえ８０で固定されている。
【００２１】次に、溶液１０として混合比１：３：１０
のＨＦ／ＨＮＯ3 ／ＣＨ3 ＣＯＯＨ混合溶液、もしくは
純粋なＣＨ3 ＣＯＯＨの代わりにヨウ素を飽和したＣＨ
3 ＣＯＯＨを加えた溶液でエッチングを行った。エッチ
ング中の各電極の電位はＰｔ電極１５を接地し、エッチ
ストップ効果をより高める目的で電圧源１、７０を用い
て活性層電極３０に＋１〜５Ｖを、さらに活性層に空乏
層を形成する目的で電源電圧２、９０を用いて支持基板
電極に（活性層電極３０に対して）＋０．５〜１０Ｖを
印加した。
のＨＦ／ＨＮＯ3 ／ＣＨ3 ＣＯＯＨ混合溶液、もしくは
純粋なＣＨ3 ＣＯＯＨの代わりにヨウ素を飽和したＣＨ
3 ＣＯＯＨを加えた溶液でエッチングを行った。エッチ
ング中の各電極の電位はＰｔ電極１５を接地し、エッチ
ストップ効果をより高める目的で電圧源１、７０を用い
て活性層電極３０に＋１〜５Ｖを、さらに活性層に空乏
層を形成する目的で電源電圧２、９０を用いて支持基板
電極に（活性層電極３０に対して）＋０．５〜１０Ｖを
印加した。
【００２２】エッチングは約１０〜３０分進行した後に
自動的に停止し、光学的膜厚測定機で測定した半導体活
性層膜厚は印加電圧に応じて０．５〜３μm ，その精度
は±０．０１μm であった。活性層にＰ型の半導体膜を
有する場合には、上記のように支持基板電極５０に活性
層電極３０に対して正の電位を与える必要があるが、Ｎ
型の場合には負の電位を印加することが必要である。ま
た、得られる空乏層幅は活性層電極３０と支持基板電極
５０の電位差の他活性層比抵抗にも依存するため、所望
の膜厚を得るためにはその都度調整する必要がある。ま
た、ヨウ素を飽和したＣＨ3 ＣＯＯＨを用いた場合に
は、純粋なＣＨ3 ＣＯＯＨを加えた溶液に比べて、エッ
チング終了後の試料表面の平坦性が優れていた。
自動的に停止し、光学的膜厚測定機で測定した半導体活
性層膜厚は印加電圧に応じて０．５〜３μm ，その精度
は±０．０１μm であった。活性層にＰ型の半導体膜を
有する場合には、上記のように支持基板電極５０に活性
層電極３０に対して正の電位を与える必要があるが、Ｎ
型の場合には負の電位を印加することが必要である。ま
た、得られる空乏層幅は活性層電極３０と支持基板電極
５０の電位差の他活性層比抵抗にも依存するため、所望
の膜厚を得るためにはその都度調整する必要がある。ま
た、ヨウ素を飽和したＣＨ3 ＣＯＯＨを用いた場合に
は、純粋なＣＨ3 ＣＯＯＨを加えた溶液に比べて、エッ
チング終了後の試料表面の平坦性が優れていた。
【００２３】（実施例２）実施例１と同じ配置および印
加電圧の値を用いて、溶液１０にＫＯＨ３０％溶液を用
いてエッチングを行った。溶液温度を５０〜８０℃に保
ってエッチングを行ったところ、約５〜１０分でエッチ
ングは停止した。
加電圧の値を用いて、溶液１０にＫＯＨ３０％溶液を用
いてエッチングを行った。溶液温度を５０〜８０℃に保
ってエッチングを行ったところ、約５〜１０分でエッチ
ングは停止した。
【００２４】エッチング後の半導体活性層膜厚とその分
布は、各電極の電位が実施例１と同じ場合には同じ結果
が得られた。したがって、薄膜化後の半導体活性層膜厚
は溶液１０の種類に依存せず、空乏層の幅で規定されて
いることが確認できた。
布は、各電極の電位が実施例１と同じ場合には同じ結果
が得られた。したがって、薄膜化後の半導体活性層膜厚
は溶液１０の種類に依存せず、空乏層の幅で規定されて
いることが確認できた。
【００２５】半導体活性層のエッチングでは、弗硝酸や
ＫＯＨ溶液他に例えばヒドラジン溶液等大抵の溶液がキ
ャリアの有無や濃度に依存してエッチレートが異なるた
め、適当な電位差を設けることで実施例１および２に挙
げた溶液以外でも同様な効果が期待できる。
ＫＯＨ溶液他に例えばヒドラジン溶液等大抵の溶液がキ
ャリアの有無や濃度に依存してエッチレートが異なるた
め、適当な電位差を設けることで実施例１および２に挙
げた溶液以外でも同様な効果が期待できる。
【００２６】（実施例３）他の条件は実施例１および２
と同様にして、溶液１０にエチレングリコールを使用
し、Ｐｔ電極１５と活性層電極３０の間に流れる電流値
が一定になるように電圧源１、７０の印加電圧を制御し
た。この方法は、陽極酸化として知られており、半導体
活性層が表面側から酸化される。電流密度を２０ｍＡ／
cm2 と一定にし、電圧が５０Ｖ増加した際に１００〜３
００オングストロームの酸化膜が形成された。陽極酸化
とＨＦによる酸化膜のエッチングを繰り返して、活性層
を薄膜化したところ、酸化反応は途中で停止して活性層
は実施例１および２と同じ膜厚および膜厚分布が得られ
た。陽極酸化を行うためには、エチレングリコールの他
にナトリウム・テトラボレートとほう酸の混液やＮ−メ
チルアセトイミド溶液を用いてもよい。
と同様にして、溶液１０にエチレングリコールを使用
し、Ｐｔ電極１５と活性層電極３０の間に流れる電流値
が一定になるように電圧源１、７０の印加電圧を制御し
た。この方法は、陽極酸化として知られており、半導体
活性層が表面側から酸化される。電流密度を２０ｍＡ／
cm2 と一定にし、電圧が５０Ｖ増加した際に１００〜３
００オングストロームの酸化膜が形成された。陽極酸化
とＨＦによる酸化膜のエッチングを繰り返して、活性層
を薄膜化したところ、酸化反応は途中で停止して活性層
は実施例１および２と同じ膜厚および膜厚分布が得られ
た。陽極酸化を行うためには、エチレングリコールの他
にナトリウム・テトラボレートとほう酸の混液やＮ−メ
チルアセトイミド溶液を用いてもよい。
【００２７】（実施例４）他の条件は実施例１，２およ
び３と同様にして、溶液１０にＨＦ／エチルアルコール
２：３溶液を用い、Ｐｔ電極１５と活性層電極３０の間
に電圧源１、７０で５〜１５Ｖを印加した。この方法は
陽極化成として知られ、半導体活性層表面から多孔質Ｓ
ｉが形成される。陽極化成中の電流値はおよそ２０〜８
０ｍＡ／cm2 であった。反応は５〜１５分で停止し、弗
硝酸溶液で多孔質Ｓｉ層のみを除去した後の活性層膜厚
とその分布は実施例１〜３と同様であった。
び３と同様にして、溶液１０にＨＦ／エチルアルコール
２：３溶液を用い、Ｐｔ電極１５と活性層電極３０の間
に電圧源１、７０で５〜１５Ｖを印加した。この方法は
陽極化成として知られ、半導体活性層表面から多孔質Ｓ
ｉが形成される。陽極化成中の電流値はおよそ２０〜８
０ｍＡ／cm2 であった。反応は５〜１５分で停止し、弗
硝酸溶液で多孔質Ｓｉ層のみを除去した後の活性層膜厚
とその分布は実施例１〜３と同様であった。
【００２８】実施例２および３で挙げた反応に限らず、
半導体表面での化学反応もしくは電気化学反応を利用し
た反応物の生成には、キャリアの有無およびその濃度が
反応速度に与える影響が大きいことが予想され、本発明
への適用が可能である。
半導体表面での化学反応もしくは電気化学反応を利用し
た反応物の生成には、キャリアの有無およびその濃度が
反応速度に与える影響が大きいことが予想され、本発明
への適用が可能である。
【００２９】（実施例５）実施例１〜４の様な溶液を用
いずに、支持基板と活性層間に１〜５Ｖの電位差を設
け、ＣＣｌ4 ガスを用いたプラズマエッチングを行っ
た。この場合、キャリアの存在しない空乏層でのエッチ
ング速度の低下割合が、実施例１〜２に比べて小さいた
め、薄膜化後に得られた活性層膜厚は０．５〜３μm で
あるものの、その分布は±０．１μm と均一性には劣っ
た。しかしながらこの均一性は、従来法に比べると優れ
ており、ガスエッチングが持つ他の利点を活かすことが
できる。
いずに、支持基板と活性層間に１〜５Ｖの電位差を設
け、ＣＣｌ4 ガスを用いたプラズマエッチングを行っ
た。この場合、キャリアの存在しない空乏層でのエッチ
ング速度の低下割合が、実施例１〜２に比べて小さいた
め、薄膜化後に得られた活性層膜厚は０．５〜３μm で
あるものの、その分布は±０．１μm と均一性には劣っ
た。しかしながらこの均一性は、従来法に比べると優れ
ており、ガスエッチングが持つ他の利点を活かすことが
できる。
【００３０】ＣＣｌ4 の他にも、半導体のエッチングが
可能なガスでは同様の効果を期待できる。また、プラズ
マエッチングでなくても昇温エッチング等他のガスエッ
チング法も適用可能である。
可能なガスでは同様の効果を期待できる。また、プラズ
マエッチングでなくても昇温エッチング等他のガスエッ
チング法も適用可能である。
【００３１】（実施例６）実施例１〜４で示した、溶液
を用いたエッチングおよび電気化学的な反応とその反応
生成物の除去において、活性層電極を省き支持基板電極
と溶液中の電極のみを用い、支持基板と溶液の間に電位
差を与えても同様な効果が得られた。
を用いたエッチングおよび電気化学的な反応とその反応
生成物の除去において、活性層電極を省き支持基板電極
と溶液中の電極のみを用い、支持基板と溶液の間に電位
差を与えても同様な効果が得られた。
【００３２】実施例１〜５で用いたのと同じ張り合わせ
ＳＯＩ基板を、図１の薄膜化装置から活性層電極３０を
取り除いた装置に装着し、Ｐｔ電極１５を設置し、支持
基板電極５０に１０〜１００Ｖを印加して電位差を与え
た。１０〜４０％ＫＯＨ水溶液を用いてエッチング温度
５０〜８５℃でエッチングを行ったところ、印加電圧に
応じて０．１〜２μm の膜厚を残してエッチングが停止
し、ＫＯＨ溶液を廃棄して試料を洗浄した後で、光学的
膜厚計で詳細に評価した膜厚分布はいずれもばらつきが
±０．０１μm 以下に制御されていた。
ＳＯＩ基板を、図１の薄膜化装置から活性層電極３０を
取り除いた装置に装着し、Ｐｔ電極１５を設置し、支持
基板電極５０に１０〜１００Ｖを印加して電位差を与え
た。１０〜４０％ＫＯＨ水溶液を用いてエッチング温度
５０〜８５℃でエッチングを行ったところ、印加電圧に
応じて０．１〜２μm の膜厚を残してエッチングが停止
し、ＫＯＨ溶液を廃棄して試料を洗浄した後で、光学的
膜厚計で詳細に評価した膜厚分布はいずれもばらつきが
±０．０１μm 以下に制御されていた。
【００３３】このように、活性層電極を用いなくても、
活性層電極を用いたのと同じ効果が得られたのは、支持
基板と溶液の間に与えた電位差が自動的に、支持基板／
活性層間および活性層／溶液間に割り振られたためと考
えられる。このように、電極を１つ減らすことが可能で
あるのは、単に電極や電源を省くことによる経済的効果
や省力効果のみではなく、試料面のエッチング可能面積
が増大し、活性層の導電率の制限を緩和し、エッチング
の再現性が向上する等の多大な効果をもたらす。
活性層電極を用いたのと同じ効果が得られたのは、支持
基板と溶液の間に与えた電位差が自動的に、支持基板／
活性層間および活性層／溶液間に割り振られたためと考
えられる。このように、電極を１つ減らすことが可能で
あるのは、単に電極や電源を省くことによる経済的効果
や省力効果のみではなく、試料面のエッチング可能面積
が増大し、活性層の導電率の制限を緩和し、エッチング
の再現性が向上する等の多大な効果をもたらす。
【００３４】
【発明の効果】以上本発明によって、従来技術では困難
であった半導体膜の均一な薄膜化が、簡単なプロセスで
可能となり、プロセスコストの低下という顕著な効果が
得られる。
であった半導体膜の均一な薄膜化が、簡単なプロセスで
可能となり、プロセスコストの低下という顕著な効果が
得られる。
【図１】本発明の実施例で用いた薄膜化装置の構造を説
明するための模式図である。
明するための模式図である。
１０ 溶液 １５ Ｐｔ電極 ２０ ０リング ３０ 活性層電極 ４０ 張り合わせＳＯＩ基板 ５０ 支持基板電極 ６０ テフロン容器 ７０ 電圧源１ ８０ 試料おさえ ９０ 電圧源２
Claims (10)
- 【請求項１】支持基板上に絶縁膜を具備し、該絶縁膜上
に更に半導体活性層を具備した構造を有する半導体膜を
薄膜化する方法において、前記支持基板と活性層の間に
電位差を与え、活性層に該活性層と絶縁膜の界面から空
乏層もしくは反転層と空乏層を形成して、前記活性層を
化学的溶液もしくはガスを用いる化学的エッチング法に
よりエッチングすることを特徴とする半導体膜の薄膜化
方法。 - 【請求項２】前記エッチングの代わりに、化学的もしく
は電気科学的な反応による反応生成物層を形成し、該反
応生成物層を除去することを特徴とする半導体膜の薄膜
化方法。 - 【請求項３】前記エッチングおよび化学的もしくは電気
化学的反応を溶液で行うために、支持基板用電極および
活性層電極と溶液の漏れを防ぐシール材を装着して、活
性層の薄膜化を所望する領域のみが溶液に触れるように
して行うことを特徴とする請求項１又は２記載の半導体
膜の薄膜化方法。 - 【請求項４】前記溶液中に第３の電極を配設して、溶液
と活性層の間にも電位差を与えるようにすることを特徴
とする請求項１乃至３のいずれかに記載の半導体膜の薄
膜化方法。 - 【請求項５】請求項３における活性層電極を省き、支持
基板用電極および請求項４に示した溶液中の電極のみを
有し、支持基板と溶液の間に電位差を与えることを特徴
とする請求項１又は２に記載の半導体膜の薄膜化方法。 - 【請求項６】支持基板上に絶縁膜を具備し、該絶縁膜上
に更に半導体活性層を具備した構造を有する半導体膜を
薄膜化する薄膜化装置において、前記支持基板と活性層
の間に電位差を与え、活性層に該活性層と絶縁膜の界面
から空乏層もしくは反転層と空乏層を形成して、前記活
性層を溶液もしくはガスを用いる化学的エッチング法に
よりエッチングすることを特徴とする半導体膜の薄膜化
装置。 - 【請求項７】請求項６記載のエッチングの代わりに、化
学的もしくは電気化学的な反応による反応生成物を形成
し、該反応生成物を除去することを特徴とする半導体膜
の薄膜化装置。 - 【請求項８】請求項６記載のエッチングおよび請求項７
記載の化学的もしくは電気化学的な反応を溶液で行うた
めに、支持基板用電極および活性層電極と溶液の漏れを
防ぐシール材を装着して、活性層の所望の領域のみが溶
液に触れるようにして行うことを特徴とする請求項６ま
たは７記載の半導体膜の薄膜化装置。 - 【請求項９】溶液中に第３の電極を配置して、溶液と活
性層の間にも電位差を与えるようにしてあることを特徴
とする請求項６乃至８のいずれかに記載の半導体膜の薄
膜化装置。 - 【請求項１０】請求項８における活性層電極を省き、支
持基板用電極および請求項９で示した溶液中の電極のみ
を有し、支持基板と溶液との間に電位差を与えることを
特徴とする請求項６又は７に記載の半導体膜の薄膜化装
置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7097338A JP2833519B2 (ja) | 1994-09-27 | 1995-04-24 | 絶縁膜上の半導体膜の薄膜化方法および薄膜化装置 |
| US08/534,442 US5556503A (en) | 1994-09-27 | 1995-09-27 | Apparatus for thinning a semiconductor film on an insulating film |
| KR1019950032157A KR100193407B1 (ko) | 1994-09-27 | 1995-09-27 | 절연막상의 반도체막의 박막화 방법 및 박막화 장치 |
| US08/534,441 US5650042A (en) | 1994-09-27 | 1995-09-27 | Method for thinning a semiconductor film on an insulating film |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6-231652 | 1994-09-27 | ||
| JP23165294 | 1994-09-27 | ||
| JP7097338A JP2833519B2 (ja) | 1994-09-27 | 1995-04-24 | 絶縁膜上の半導体膜の薄膜化方法および薄膜化装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08153864A true JPH08153864A (ja) | 1996-06-11 |
| JP2833519B2 JP2833519B2 (ja) | 1998-12-09 |
Family
ID=26438531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7097338A Expired - Fee Related JP2833519B2 (ja) | 1994-09-27 | 1995-04-24 | 絶縁膜上の半導体膜の薄膜化方法および薄膜化装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5650042A (ja) |
| JP (1) | JP2833519B2 (ja) |
| KR (1) | KR100193407B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014501043A (ja) * | 2010-11-30 | 2014-01-16 | シン マテリアルズ アクチェンゲゼルシャフト | ウェーハ又はダイの処理方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5863233A (en) * | 1996-03-05 | 1999-01-26 | Candescent Technologies Corporation | Field emitter fabrication using open circuit electrochemical lift off |
| US5940691A (en) * | 1997-08-20 | 1999-08-17 | Micron Technology, Inc. | Methods of forming SOI insulator layers and methods of forming transistor devices |
| US6417069B1 (en) * | 1999-03-25 | 2002-07-09 | Canon Kabushiki Kaisha | Substrate processing method and manufacturing method, and anodizing apparatus |
| US6440264B1 (en) | 1999-09-20 | 2002-08-27 | Litton Systems, Inc. | Method and system for manufacturing a photocathode |
| DE10161202C1 (de) * | 2001-12-13 | 2003-05-08 | Bosch Gmbh Robert | Verfahren zur Reduktion der Dicke eines Silizium-Substrates |
| DE10318995B4 (de) * | 2003-04-25 | 2006-04-20 | Christian-Albrechts-Universität Zu Kiel | Verfahren zur Herstellung von durchgängigen Membranen |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05182881A (ja) * | 1991-12-27 | 1993-07-23 | Shin Etsu Handotai Co Ltd | 薄膜ｓｏｉ基板の製造方法 |
| JPH06302790A (ja) * | 1993-04-19 | 1994-10-28 | Nippondenso Co Ltd | 絶縁分離基板の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2013546A1 (de) * | 1970-03-20 | 1971-09-30 | Siemens Ag | Verfahren zur Herstellung isolierter Halbleiterbereiche |
| US3755026A (en) * | 1971-04-01 | 1973-08-28 | Sprague Electric Co | Method of making a semiconductor device having tunnel oxide contacts |
-
1995
- 1995-04-24 JP JP7097338A patent/JP2833519B2/ja not_active Expired - Fee Related
- 1995-09-27 US US08/534,441 patent/US5650042A/en not_active Expired - Fee Related
- 1995-09-27 KR KR1019950032157A patent/KR100193407B1/ko not_active IP Right Cessation
- 1995-09-27 US US08/534,442 patent/US5556503A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05182881A (ja) * | 1991-12-27 | 1993-07-23 | Shin Etsu Handotai Co Ltd | 薄膜ｓｏｉ基板の製造方法 |
| JPH06302790A (ja) * | 1993-04-19 | 1994-10-28 | Nippondenso Co Ltd | 絶縁分離基板の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014501043A (ja) * | 2010-11-30 | 2014-01-16 | シン マテリアルズ アクチェンゲゼルシャフト | ウェーハ又はダイの処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960012305A (ko) | 1996-04-20 |
| US5556503A (en) | 1996-09-17 |
| JP2833519B2 (ja) | 1998-12-09 |
| KR100193407B1 (ko) | 1999-06-15 |
| US5650042A (en) | 1997-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3416163B2 (ja) | 半導体基板及びその作製方法 | |
| TW211621B (ja) | ||
| KR100236689B1 (ko) | Soi기판의 제조방법 | |
| KR100225699B1 (ko) | Soi기판의 제조방법 및 제조장치 | |
| US3902979A (en) | Insulator substrate with a thin mono-crystalline semiconductive layer and method of fabrication | |
| JPH11195775A (ja) | 半導体基板および薄膜半導体素子およびそれらの製造方法ならびに陽極化成装置 | |
| JPH03114226A (ja) | 微細構造デバイスにおけるＳｉエッチング残留物除去方法 | |
| JP2833519B2 (ja) | 絶縁膜上の半導体膜の薄膜化方法および薄膜化装置 | |
| JP2001068688A (ja) | ショットキーバリアダイオードの製造方法およびショットキーバリアダイオード | |
| JP2680800B2 (ja) | Ｓｏｉウェーハおよびその製造方法 | |
| JP2815001B2 (ja) | 薄膜ｓｏｉ基板の製造方法 | |
| US10790203B2 (en) | Methods and systems for material property profiling of thin films | |
| KR100898649B1 (ko) | Ｓｏｉ기판 및 그 제조방법 | |
| JP3149060B2 (ja) | 陽極化成装置、陽極化成方法及びシリコン基板の製造方法 | |
| JP3337705B2 (ja) | 陽極化成装置及び方法 | |
| US2843809A (en) | Transistors | |
| TWI237296B (en) | Semiconductor member and the method for manufacturing the same | |
| JP2005244089A (ja) | 陽極化成装置及び処理方法並びに半導体基板の製造方法 | |
| JPH0837173A (ja) | 化成装置 | |
| JPH02228049A (ja) | 半導体装置の製造方法 | |
| JP7347318B2 (ja) | 貼り合わせｓｏｉウェーハのベースウェーハの抵抗率測定方法 | |
| JPH05198556A (ja) | 陽極化成装置 | |
| JPH0160939B2 (ja) | ||
| Paria et al. | Experimental evidence for GaAs surface quality affecting ohmic contact properties | |
| JPH07211876A (ja) | 半導体基体の作成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980901 |
|
| LAPS | Cancellation because of no payment of annual fees |