JPH0160939B2 - - Google Patents
Info
- Publication number
- JPH0160939B2 JPH0160939B2 JP56049266A JP4926681A JPH0160939B2 JP H0160939 B2 JPH0160939 B2 JP H0160939B2 JP 56049266 A JP56049266 A JP 56049266A JP 4926681 A JP4926681 A JP 4926681A JP H0160939 B2 JPH0160939 B2 JP H0160939B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- film
- thermal oxide
- psg
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005530 etching Methods 0.000 claims description 61
- 238000000034 method Methods 0.000 claims description 29
- 238000001312 dry etching Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 13
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000001947 vapour-phase growth Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 239000007853 buffer solution Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】
この発明は、半導体基板上の熱酸化膜（SiO2
膜）およびPSG膜（リンシリカガラス膜）に対
するドライエツチング方法に関するものである。
膜）およびPSG膜（リンシリカガラス膜）に対
するドライエツチング方法に関するものである。
従来、半導体基板上の酸化膜（熱酸化膜および
PSG膜）に対するエツチング方法としては、HF
（弗化水素酸）の緩衝溶液を用いたウエツト法に
よるエツチング方法があつた。このウエツト法に
よつて熱酸化膜およびPSG膜をエツチングした
場合、そのエツチング速度比は、熱酸化膜が１に
対して、PSG膜が気相成長後で７〜８倍、その
PSG膜を気相成長後アニール処理した後では５
〜６倍であつた。
PSG膜）に対するエツチング方法としては、HF
（弗化水素酸）の緩衝溶液を用いたウエツト法に
よるエツチング方法があつた。このウエツト法に
よつて熱酸化膜およびPSG膜をエツチングした
場合、そのエツチング速度比は、熱酸化膜が１に
対して、PSG膜が気相成長後で７〜８倍、その
PSG膜を気相成長後アニール処理した後では５
〜６倍であつた。
しかるに、ウエツト法では、エツチングが等方
的に進行し、かつホトレジストとPSG膜の密着
性がよくないため、ホトレジスト膜下のアンダー
カツトが非常に大きく発生するという欠点があ
り、寸法精度が劣るものであつた。
的に進行し、かつホトレジストとPSG膜の密着
性がよくないため、ホトレジスト膜下のアンダー
カツトが非常に大きく発生するという欠点があ
り、寸法精度が劣るものであつた。
このようなウエツト法に代つて、ドライエツチ
ング方法が、上記熱酸化膜およびPSG膜のエツ
チングに用いられるようになつてきた。ドライエ
ツチング方法は、エツチングを、溶液を用いずに
ガスプラズマで行う方法である。ドライエツチン
グ方法の典型例は、筒状の２重の電極のうち、内
側の電極の内部に半導体基板（熱酸化膜および
PSG膜が形成されている）を配置し、フレオン
系ガス（CF4、C2F6など）を流し、上記電極間に
高周波電圧を印加するものである。
ング方法が、上記熱酸化膜およびPSG膜のエツ
チングに用いられるようになつてきた。ドライエ
ツチング方法は、エツチングを、溶液を用いずに
ガスプラズマで行う方法である。ドライエツチン
グ方法の典型例は、筒状の２重の電極のうち、内
側の電極の内部に半導体基板（熱酸化膜および
PSG膜が形成されている）を配置し、フレオン
系ガス（CF4、C2F6など）を流し、上記電極間に
高周波電圧を印加するものである。
しかるに、このようなドライエツチング方法で
は、エツチングが等方向に進行すること、および
エツチング量のバラツキが大きいことの２つの欠
点がある。その理由は、内側の電極の内部では電
界がほとんど零であり、エツチングは電界の影響
を受けずにプラズマのみによつて行われるため等
方的にエツチングが進行すること、およびガスが
半導体基板に対して垂直に流れるため乱流とな
り、エツチングのバラツキが大きくなると考えら
れる。
は、エツチングが等方向に進行すること、および
エツチング量のバラツキが大きいことの２つの欠
点がある。その理由は、内側の電極の内部では電
界がほとんど零であり、エツチングは電界の影響
を受けずにプラズマのみによつて行われるため等
方的にエツチングが進行すること、およびガスが
半導体基板に対して垂直に流れるため乱流とな
り、エツチングのバラツキが大きくなると考えら
れる。
近年、平行平板型のエツチング装置の開発がな
された。これに伴ない、熱酸化膜やPSG膜のエ
ツチングにも、平行平板型のエツチング装置を用
いたドライエツチング方法が適用されるようにな
つてきた。
された。これに伴ない、熱酸化膜やPSG膜のエ
ツチングにも、平行平板型のエツチング装置を用
いたドライエツチング方法が適用されるようにな
つてきた。
平行平板型のエツチング装置を用いて熱酸化膜
やPSG膜のドライエツチングを行つた場合は、
エツチングが異方的（半導体基板の垂直方向に対
しては速く、水平方向に対して遅い）に進行し、
上述したウエツト法に比較してアンダーカツトが
少なく寸法精度が高くなり、かつバラツキも少な
いという利点がある。その理由は、半導体基板に
対して垂直方向に電界が印加され、かつガスフロ
ウが層流になることに関係していると考えられ
る。
やPSG膜のドライエツチングを行つた場合は、
エツチングが異方的（半導体基板の垂直方向に対
しては速く、水平方向に対して遅い）に進行し、
上述したウエツト法に比較してアンダーカツトが
少なく寸法精度が高くなり、かつバラツキも少な
いという利点がある。その理由は、半導体基板に
対して垂直方向に電界が印加され、かつガスフロ
ウが層流になることに関係していると考えられ
る。
このような利点を有するので、かつ最近はパタ
ーンが微細化の傾向にあるので、上記平行平板型
のエツチング装置を用いたドライエツチング方法
は、熱酸化膜やPSG膜のドライエツチング方法
として多用されてきている。
ーンが微細化の傾向にあるので、上記平行平板型
のエツチング装置を用いたドライエツチング方法
は、熱酸化膜やPSG膜のドライエツチング方法
として多用されてきている。
しかるに、このドライエツチング方法により熱
酸化膜およびPSG膜をエツチングした場合は、
エツチングが化学的要因のみならず、電界が印加
されるなどの物理的な要因によつても進行するた
め、熱酸化膜のエツチング速度とPSG膜のエツ
チング速度が比較的近い値となり、エツチング速
度比としては、熱酸化膜が１に対して、PSG膜
が気相成長後でもせいぜい２〜３倍という値しか
得られないという欠点があつた。この欠点は、
PSG膜と熱酸化膜からなる複合膜のPSG膜部分
のみを所望のパターンに従つてエツチング除去す
るPSG膜の選択エツチングにおいては、PSG膜
をオーバーエツチすると、熱酸化膜がエツチング
されてしまう問題点を生じる。
酸化膜およびPSG膜をエツチングした場合は、
エツチングが化学的要因のみならず、電界が印加
されるなどの物理的な要因によつても進行するた
め、熱酸化膜のエツチング速度とPSG膜のエツ
チング速度が比較的近い値となり、エツチング速
度比としては、熱酸化膜が１に対して、PSG膜
が気相成長後でもせいぜい２〜３倍という値しか
得られないという欠点があつた。この欠点は、
PSG膜と熱酸化膜からなる複合膜のPSG膜部分
のみを所望のパターンに従つてエツチング除去す
るPSG膜の選択エツチングにおいては、PSG膜
をオーバーエツチすると、熱酸化膜がエツチング
されてしまう問題点を生じる。
この発明は上記の点に鑑みなされたもので、半
導体基板の垂直方向に対してエツチング速度が速
いエツチング異方性を保ちつつ、熱酸化膜のエツ
チング速度に対するPSG膜のエツチング速度比
を10以上に充分大きくすることができるドライエ
ツチング方法を提供することを目的とする。
導体基板の垂直方向に対してエツチング速度が速
いエツチング異方性を保ちつつ、熱酸化膜のエツ
チング速度に対するPSG膜のエツチング速度比
を10以上に充分大きくすることができるドライエ
ツチング方法を提供することを目的とする。
この発明では、熱酸化膜（SiO2膜）とPSG膜
を有する半導体基板を平行平板型エツチング装置
の２つの平行平板電極の一方に配置し、前記半導
体基板の表面にCF4とH2の混合ガスを、H2の流
量比を60％以上にして流した状態で、２つの平行
平板電極間に高周波電圧を印加し、ドライエツチ
ングを行う。
を有する半導体基板を平行平板型エツチング装置
の２つの平行平板電極の一方に配置し、前記半導
体基板の表面にCF4とH2の混合ガスを、H2の流
量比を60％以上にして流した状態で、２つの平行
平板電極間に高周波電圧を印加し、ドライエツチ
ングを行う。
上記この発明においては、エツチング異方性を
保ちつつ、熱酸化膜に対するPSG膜のエツチン
グ速度比は10以上となる。
保ちつつ、熱酸化膜に対するPSG膜のエツチン
グ速度比は10以上となる。
この発明のドライエツチング方法で使用される
平行平板型エツチング装置が第１図に示されてい
る。この装置は、密閉容器１の中に対向する平行
平板電極２，３を設け、この平行平板電極２，３
間に高周波電源４より高周波電圧を印加するよう
に構成されている。ここで、平行平板電極２，３
の間隔は１cm以上５cm以内に設定される。また、
ガスは矢印のようにラミネートに流れ、排気口５
より排気される。
平行平板型エツチング装置が第１図に示されてい
る。この装置は、密閉容器１の中に対向する平行
平板電極２，３を設け、この平行平板電極２，３
間に高周波電源４より高周波電圧を印加するよう
に構成されている。ここで、平行平板電極２，３
の間隔は１cm以上５cm以内に設定される。また、
ガスは矢印のようにラミネートに流れ、排気口５
より排気される。
以下この発明の一実施例につき詳述する。一実
施例では、第１図の平行平板型エツチング装置を
用いて、下側の平行平板電極３上に半導体基板
（熱酸化膜およびPSG膜を有する）を配置し、さ
らにガスとしてはCF4ガスとH2ガスを用いた。し
かも、H2の流量比を60％以上として上記混合ガ
スを流した。そして、その状態で一対の平行平板
電極２，３間に高周波電源４より高周波電圧を印
加し、エツチングを行つた。
施例では、第１図の平行平板型エツチング装置を
用いて、下側の平行平板電極３上に半導体基板
（熱酸化膜およびPSG膜を有する）を配置し、さ
らにガスとしてはCF4ガスとH2ガスを用いた。し
かも、H2の流量比を60％以上として上記混合ガ
スを流した。そして、その状態で一対の平行平板
電極２，３間に高周波電源４より高周波電圧を印
加し、エツチングを行つた。
このエツチングにおいて、圧力を0.15torr一定
とした上で、CF4ガス30c.c.に対してH2ガス流量を
変化させていつた場合の熱酸化膜に対するPSG
膜のエツチング速度比を第２図に示す。この図か
ら、H2ガスの流量が20c.c.程度までは従来の平行
平板型エツチングと同じようなエツチング速度比
であるが、さらにH2ガスの流量を増加していく
と、30c.c.ではウエツト法に近いエツチング速度比
となり、40c.c.ではウエツト法よりはるかによい10
という値が得られ、50c.c.では熱酸化膜に対し
PSG膜のエツチング速度比は30にもなることが
明らかとなつた。具体的に上記各H2ガス流量で
のPSG膜と熱酸化膜のエツチング速度を示すと、 H2ガス流量20c.c.では、 PSG膜 約510Å／min 熱酸化膜 約180Å／min H2ガス流量30c.c.では、 PSG膜 約740Å／min 熱酸化膜 約160Å／min H2ガス流量40c.c.では、 PSG膜 膜760Å／min 熱酸化膜 約70Å／min （エツチング速度比 約10） H2ガス流量50c.c.では、 PSG膜 約600Å／min 熱酸化膜 約20Å／min （エツチング速度比 30） である。
とした上で、CF4ガス30c.c.に対してH2ガス流量を
変化させていつた場合の熱酸化膜に対するPSG
膜のエツチング速度比を第２図に示す。この図か
ら、H2ガスの流量が20c.c.程度までは従来の平行
平板型エツチングと同じようなエツチング速度比
であるが、さらにH2ガスの流量を増加していく
と、30c.c.ではウエツト法に近いエツチング速度比
となり、40c.c.ではウエツト法よりはるかによい10
という値が得られ、50c.c.では熱酸化膜に対し
PSG膜のエツチング速度比は30にもなることが
明らかとなつた。具体的に上記各H2ガス流量で
のPSG膜と熱酸化膜のエツチング速度を示すと、 H2ガス流量20c.c.では、 PSG膜 約510Å／min 熱酸化膜 約180Å／min H2ガス流量30c.c.では、 PSG膜 約740Å／min 熱酸化膜 約160Å／min H2ガス流量40c.c.では、 PSG膜 膜760Å／min 熱酸化膜 約70Å／min （エツチング速度比 約10） H2ガス流量50c.c.では、 PSG膜 約600Å／min 熱酸化膜 約20Å／min （エツチング速度比 30） である。
したがつて、上記一実施例のように、H2の流
量比を60％以上としてCF4とH2の混合ガスを流せ
ば、PSG／SiO2エツチング速度比を確実に10以
上とすることができる。また、このエツチング
は、平行平板型のエツチング装置を用いているた
めに異方性（半導体基板の垂直方向に対してエツ
チング速度が速いエツチング異方性）を保ち、ゆ
えにホトレジストと被エツチング膜界面でのアン
ダーカツトも少なくシヤープなエツチング断面が
得られ寸法精度も非常によく、微細なパターンの
加工も可能であつた。また、エツチングの均一性
もよく、ウエハ内では３％、ウエハ間でも５％と
いう値が得られている。
量比を60％以上としてCF4とH2の混合ガスを流せ
ば、PSG／SiO2エツチング速度比を確実に10以
上とすることができる。また、このエツチング
は、平行平板型のエツチング装置を用いているた
めに異方性（半導体基板の垂直方向に対してエツ
チング速度が速いエツチング異方性）を保ち、ゆ
えにホトレジストと被エツチング膜界面でのアン
ダーカツトも少なくシヤープなエツチング断面が
得られ寸法精度も非常によく、微細なパターンの
加工も可能であつた。また、エツチングの均一性
もよく、ウエハ内では３％、ウエハ間でも５％と
いう値が得られている。
以上のように、この発明のドライエツチング方
法は、平行平板型エツチング装置を用いて、CF4
とH2の混合ガスを、H2の流量比を60％以上とし
て流すことにより、半導体基板の垂直方向に対し
てエツチング速度が速いエツチング異方性を保ち
つつ、熱酸化膜のエツチング速度に対するPSG
膜のエツチング速度比を10以上と充分大きくする
ことができる。したがつて、半導体基板（シリコ
ン基板）に熱酸化膜とPSG膜の多層膜を生成し、
ホトレジストで所望のパターンを形成した後、
PSG膜のみをエツチングして熱酸化膜を残し、
その上よりイオン打込みをする場合などに利用で
きる。すなわち、半導体装置の製造において、シ
リコン基板に、イオン打込みに対する損傷を防ぐ
ための〜1000Å程度の熱酸化膜を生成し、その後
PSG膜を5000〜10000Å程度被着せしめホトレジ
ストを用いてパターニングをした後、まず熱酸化
膜に対しPSG膜のエツチング速度比が高い条件
において、エツチングを行いPSG膜を除去し、
その後イオン打込みを行い不純物をシリコン基板
に拡散し、最後にイオン打込みの際の保護として
形成してあつた熱酸化膜をエツチングするような
工程に応用できる。
法は、平行平板型エツチング装置を用いて、CF4
とH2の混合ガスを、H2の流量比を60％以上とし
て流すことにより、半導体基板の垂直方向に対し
てエツチング速度が速いエツチング異方性を保ち
つつ、熱酸化膜のエツチング速度に対するPSG
膜のエツチング速度比を10以上と充分大きくする
ことができる。したがつて、半導体基板（シリコ
ン基板）に熱酸化膜とPSG膜の多層膜を生成し、
ホトレジストで所望のパターンを形成した後、
PSG膜のみをエツチングして熱酸化膜を残し、
その上よりイオン打込みをする場合などに利用で
きる。すなわち、半導体装置の製造において、シ
リコン基板に、イオン打込みに対する損傷を防ぐ
ための〜1000Å程度の熱酸化膜を生成し、その後
PSG膜を5000〜10000Å程度被着せしめホトレジ
ストを用いてパターニングをした後、まず熱酸化
膜に対しPSG膜のエツチング速度比が高い条件
において、エツチングを行いPSG膜を除去し、
その後イオン打込みを行い不純物をシリコン基板
に拡散し、最後にイオン打込みの際の保護として
形成してあつた熱酸化膜をエツチングするような
工程に応用できる。
第１図はこの発明のドライエツチング方法で使
用される平行平板型エツチング装置を示す断面
図、第２図はこの発明の一実施例において、圧力
を一定としてガス流量を変化させた時の熱酸化膜
に対するPSG膜のエツチング速度比を示す特性
図である。 １……密閉容器、２，３……平行平板電極、４
……高周波電源、５……排気口。
用される平行平板型エツチング装置を示す断面
図、第２図はこの発明の一実施例において、圧力
を一定としてガス流量を変化させた時の熱酸化膜
に対するPSG膜のエツチング速度比を示す特性
図である。 １……密閉容器、２，３……平行平板電極、４
……高周波電源、５……排気口。
Claims (1)
- 【特許請求の範囲】 １ 熱酸化膜（SiO2膜）表面に形成されたリン
シリカガラス（PSG）膜を有する半導体基板を
準備する工程と、 前記半導体基板を平行平板型エツチング装置の
２つの平行平板電極の一方に配置する工程と、 前記半導体基板の表面に、CF4とH2の混合ガス
を、H2の流量比を60％以上で流す工程と、 その状態で前記２つの平行平板電極間に高周波
電圧を印加し、前記熱酸化膜とPSG膜を10以上
のエツチング速度比でエツチングする工程とから
なるドライエツチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4926681A JPS57164529A (en) | 1981-04-03 | 1981-04-03 | Dry etching method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4926681A JPS57164529A (en) | 1981-04-03 | 1981-04-03 | Dry etching method |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1638289A Division JPH01230238A (ja) | 1989-01-27 | 1989-01-27 | ドライエッチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57164529A JPS57164529A (en) | 1982-10-09 |
| JPH0160939B2 true JPH0160939B2 (ja) | 1989-12-26 |
Family
ID=12826023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4926681A Granted JPS57164529A (en) | 1981-04-03 | 1981-04-03 | Dry etching method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57164529A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03204341A (ja) * | 1989-12-28 | 1991-09-05 | Aar Corp | 車両 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4671849A (en) * | 1985-05-06 | 1987-06-09 | International Business Machines Corporation | Method for control of etch profile |
| US6890863B1 (en) * | 2000-04-27 | 2005-05-10 | Micron Technology, Inc. | Etchant and method of use |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5480685A (en) * | 1977-12-09 | 1979-06-27 | Chiyou Uru Esu Ai Gijiyutsu Ke | Dry etching method |
-
1981
- 1981-04-03 JP JP4926681A patent/JPS57164529A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5480685A (en) * | 1977-12-09 | 1979-06-27 | Chiyou Uru Esu Ai Gijiyutsu Ke | Dry etching method |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03204341A (ja) * | 1989-12-28 | 1991-09-05 | Aar Corp | 車両 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57164529A (en) | 1982-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4618398A (en) | Dry etching method | |
| JPS6376330A (ja) | 半導体装置の製造方法 | |
| JPS63238288A (ja) | ドライエツチング方法 | |
| JPH0552058B2 (ja) | ||
| JPH0160939B2 (ja) | ||
| JPS63292628A (ja) | 配向傾斜壁を形成する半導体エッチング方法 | |
| US3698947A (en) | Process for forming monocrystalline and poly | |
| JP3094470B2 (ja) | ドライエッチング方法 | |
| KR100898649B1 (ko) | Ｓｏｉ기판 및 그 제조방법 | |
| JP2950110B2 (ja) | プラズマエッチング方法 | |
| JPH0547977B2 (ja) | ||
| CN108133887B (zh) | 基于深槽刻蚀的平坦化方法 | |
| JPS6163030A (ja) | プラズマエッチング装置の電極温度制御方法 | |
| JP3032203B1 (ja) | デバイスの製造方法 | |
| JPS5994422A (ja) | プラズマエツチング装置 | |
| RU2672033C1 (ru) | Способ формирования областей кремния в объеме кремниевой пластины | |
| JPS6043829A (ja) | ドライエッチング方法 | |
| JP2006128245A (ja) | 絶縁膜の加工方法 | |
| JPH021912A (ja) | 半導体装置の平坦化方法 | |
| JPH0353521A (ja) | 半導体装置の製造方法 | |
| JP2556373B2 (ja) | ドライエッチング方法 | |
| JPS62106629A (ja) | 半導体装置の製造方法 | |
| JP3112495B2 (ja) | シリコンのエッチング方法 | |
| JPS6230268B2 (ja) | ||
| JPH04278535A (ja) | 配線形成方法 |