JP3032203B1 - デバイスの製造方法 - Google Patents
デバイスの製造方法Info
- Publication number
- JP3032203B1 JP3032203B1 JP11122317A JP12231799A JP3032203B1 JP 3032203 B1 JP3032203 B1 JP 3032203B1 JP 11122317 A JP11122317 A JP 11122317A JP 12231799 A JP12231799 A JP 12231799A JP 3032203 B1 JP3032203 B1 JP 3032203B1
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- etching
- back surface
- silicon substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 51
- 239000000758 substrate Substances 0.000 claims abstract description 323
- 238000005530 etching Methods 0.000 claims abstract description 158
- 229920006254 polymer film Polymers 0.000 claims abstract description 51
- 230000017525 heat dissipation Effects 0.000 claims abstract description 11
- 239000011241 protective layer Substances 0.000 claims description 48
- 238000000034 method Methods 0.000 claims description 33
- 238000001816 cooling Methods 0.000 claims description 25
- 239000010410 layer Substances 0.000 claims description 19
- 239000012535 impurity Substances 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 11
- 238000005304 joining Methods 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 113
- 229910052710 silicon Inorganic materials 0.000 abstract description 113
- 239000010703 silicon Substances 0.000 abstract description 113
- 230000015572 biosynthetic process Effects 0.000 abstract description 16
- 239000011521 glass Substances 0.000 description 44
- 238000001312 dry etching Methods 0.000 description 28
- 239000007789 gas Substances 0.000 description 27
- 150000002500 ions Chemical class 0.000 description 27
- 230000000694 effects Effects 0.000 description 12
- 239000001307 helium Substances 0.000 description 10
- 229910052734 helium Inorganic materials 0.000 description 10
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 10
- 230000005684 electric field Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 230000005855 radiation Effects 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 3
- 230000001939 inductive effect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229920001940 conductive polymer Polymers 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- -1 fluorocarbon compound Chemical class 0.000 description 2
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000000112 cooling gas Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000005357 flat glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
- B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
- B81C1/00563—Avoid or control over-etching
- B81C1/00579—Avoid charge built-up
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
- H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/05—Temporary protection of devices or parts of the devices during manufacturing
- B81C2201/053—Depositing a protective layers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/05—Temporary protection of devices or parts of the devices during manufacturing
- B81C2201/056—Releasing structures at the end of the manufacturing process
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Plasma & Fusion (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Plasma Technology (AREA)
Abstract
【要約】
【課題】 裏面に段差部を有するシリコン基板の裏面に
熱伝導性の低い基板を接合した接合基板や、裏面に段差
部を有するシリコン基板の裏面に絶縁性基板を接合した
接合基板に、高分子膜の形成とプラズマ中で生じた活性
イオン種によるエッチングを交互に行って貫通孔を形成
しようとすると、サイドエッチングが生じてしまい、ア
スペクト比の高い貫通孔を形成することができない。 【解決手段】 シリコン基板９の段差部１６表面に熱伝
導率の高い導電性保護層１７を形成するか、あるいは貫
通孔９ｄ形成後にシリコン基板９に段差部を形成する
か、あるいはシリコン基板９に接合する基板１２に放熱
用孔部を形成する。
熱伝導性の低い基板を接合した接合基板や、裏面に段差
部を有するシリコン基板の裏面に絶縁性基板を接合した
接合基板に、高分子膜の形成とプラズマ中で生じた活性
イオン種によるエッチングを交互に行って貫通孔を形成
しようとすると、サイドエッチングが生じてしまい、ア
スペクト比の高い貫通孔を形成することができない。 【解決手段】 シリコン基板９の段差部１６表面に熱伝
導率の高い導電性保護層１７を形成するか、あるいは貫
通孔９ｄ形成後にシリコン基板９に段差部を形成する
か、あるいはシリコン基板９に接合する基板１２に放熱
用孔部を形成する。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体デバイス
の製造等に適用され、特に高分子膜の形成とプラズマ中
で生じた活性イオン種によるエッチングを交互に行う、
いわゆるディープドライエッチングを用いるデバイスの
製造方法に関するものである。
の製造等に適用され、特に高分子膜の形成とプラズマ中
で生じた活性イオン種によるエッチングを交互に行う、
いわゆるディープドライエッチングを用いるデバイスの
製造方法に関するものである。
【０００２】
【従来の技術】例えばシリコン基板を深く垂直にエッチ
ングできる異方性エッチング技術としては、シリコン基
板に対して、高分子膜の形成と、プラズマ中で生じた活
性イオン種によるエッチングを交互に行う、いわゆるデ
ィープドライエッチング技術が知られている。このディ
ープドライエッチング技術は、深いエッチング深度（例
えば数百ミクロン）、高速エッチング（例えば２μｍ／
ｍｉｎ以上）、高い異方性（例えば９０±１°以内）、
高アスペクト比（例えば２０：１）、高いマスク選択性
（例えばシリコン酸化膜マスクに対して、１５０：１以
上）が得られることから、各種半導体デバイスの製造技
術として注目を集めている。
ングできる異方性エッチング技術としては、シリコン基
板に対して、高分子膜の形成と、プラズマ中で生じた活
性イオン種によるエッチングを交互に行う、いわゆるデ
ィープドライエッチング技術が知られている。このディ
ープドライエッチング技術は、深いエッチング深度（例
えば数百ミクロン）、高速エッチング（例えば２μｍ／
ｍｉｎ以上）、高い異方性（例えば９０±１°以内）、
高アスペクト比（例えば２０：１）、高いマスク選択性
（例えばシリコン酸化膜マスクに対して、１５０：１以
上）が得られることから、各種半導体デバイスの製造技
術として注目を集めている。
【０００３】図１８は、米国特許第５５０１８９３号に
示されたディープドライエッチングを行うためのエッチ
ング装置の模式図であり、ディープドライエッチング技
術を採用したものである。図１８において、１は真空チ
ャンバー、２はプラズマ発生用コイル、３はプラズマ発
生用高周波電源、４は基板ホルダーをプラズマ電位に対
して負の電位に制御するための基板バイアス用高周波電
源、６は冷却用ヘリウムガス、７は真空チャンバー１内
で発生したプラズマ、８は基板ホルダー、９はエッチン
グされるシリコン基板である。上記基板ホルダー８は内
部が空洞とされるとともに下側に上記冷却用ヘリウムガ
ス６を導入するためのガス導入孔８ａが設けられ、また
基板載置面側には導入された冷却用ヘリウムガス６を外
部に流出するためのガス流出孔が多数設けられている。
このような基板ホルダー８の上には熱伝導率の高い基板
やＯ−リング（図示せず）を介してシリコン基板９が載
置される。この載置されたシリコン基板９は基板ホルダ
ー８から流出する冷却用ヘリウムガス６の冷却効果によ
ってエッチング中での温度上昇が抑えられ、温度が一定
に保たれる。
示されたディープドライエッチングを行うためのエッチ
ング装置の模式図であり、ディープドライエッチング技
術を採用したものである。図１８において、１は真空チ
ャンバー、２はプラズマ発生用コイル、３はプラズマ発
生用高周波電源、４は基板ホルダーをプラズマ電位に対
して負の電位に制御するための基板バイアス用高周波電
源、６は冷却用ヘリウムガス、７は真空チャンバー１内
で発生したプラズマ、８は基板ホルダー、９はエッチン
グされるシリコン基板である。上記基板ホルダー８は内
部が空洞とされるとともに下側に上記冷却用ヘリウムガ
ス６を導入するためのガス導入孔８ａが設けられ、また
基板載置面側には導入された冷却用ヘリウムガス６を外
部に流出するためのガス流出孔が多数設けられている。
このような基板ホルダー８の上には熱伝導率の高い基板
やＯ−リング（図示せず）を介してシリコン基板９が載
置される。この載置されたシリコン基板９は基板ホルダ
ー８から流出する冷却用ヘリウムガス６の冷却効果によ
ってエッチング中での温度上昇が抑えられ、温度が一定
に保たれる。
【０００４】次に、このエッチング装置の動作について
説明する。このエッチング装置は、基本的には、プラズ
マ発生用コイル２によって高密度プラズマ（誘導結合式
プラズマＩＣＰ）７を発生させ、この高密度プラズマ７
中で生成されたプロセスガスの活性イオン種を、負の電
位に制御された基板ホルダー８に向かって加速させ、シ
リコン基板９に垂直に入射させることによって、当該シ
リコン基板９を高速エッチングするものである。
説明する。このエッチング装置は、基本的には、プラズ
マ発生用コイル２によって高密度プラズマ（誘導結合式
プラズマＩＣＰ）７を発生させ、この高密度プラズマ７
中で生成されたプロセスガスの活性イオン種を、負の電
位に制御された基板ホルダー８に向かって加速させ、シ
リコン基板９に垂直に入射させることによって、当該シ
リコン基板９を高速エッチングするものである。
【０００５】このエッチング装置によってエッチングを
行うには、貫通孔形成パターンと反転パターンのエッチ
ングマスクが形成されたシリコン基板９を、熱伝導率の
高い基板やＯ−リングを介して基板ホルダー８上に載置
し、その後、真空チャンバー１内を真空排気する。
行うには、貫通孔形成パターンと反転パターンのエッチ
ングマスクが形成されたシリコン基板９を、熱伝導率の
高い基板やＯ−リングを介して基板ホルダー８上に載置
し、その後、真空チャンバー１内を真空排気する。
【０００６】そして、上記基板ホルダー８のガス導入孔
８ａから冷却用ヘリウムガス６を導入するとともに、真
空チャンバー１内に所定流量及び所定圧力でプロセスガ
スを導入し、さらにプラズマ発生用高周波電源３によっ
てプラズマ発生用コイル２に高周波電力を投入する。
８ａから冷却用ヘリウムガス６を導入するとともに、真
空チャンバー１内に所定流量及び所定圧力でプロセスガ
スを導入し、さらにプラズマ発生用高周波電源３によっ
てプラズマ発生用コイル２に高周波電力を投入する。
【０００７】ここでプロセスガスとしては、高分子膜形
成用のフロロカーボン系化合物とエッチング用のＳ−Ｆ
系エッチングガスが用いられるが、はじめの工程ではこ
のうち高分子膜形成用のフロロカーボン系化合物を使用
する。プラズマ発生用コイル２に高周波電力を投入する
とプラズマ７が発生し、このプラズマ７によって真空チ
ャンバー１内に導入したフロロカーボン系化合物が分解
し、この分解物がシリコン基板９の表面に被着すること
によって高分子膜が形成される（高分子膜形成工程）。
成用のフロロカーボン系化合物とエッチング用のＳ−Ｆ
系エッチングガスが用いられるが、はじめの工程ではこ
のうち高分子膜形成用のフロロカーボン系化合物を使用
する。プラズマ発生用コイル２に高周波電力を投入する
とプラズマ７が発生し、このプラズマ７によって真空チ
ャンバー１内に導入したフロロカーボン系化合物が分解
し、この分解物がシリコン基板９の表面に被着すること
によって高分子膜が形成される（高分子膜形成工程）。
【０００８】そして、このようにして高分子膜を形成し
た後、今度はプロセスガスをエッチングガスに代えて真
空チャンバー１内に導入する。エッチングガスをプラズ
マ７が発生している真空チャンバー１内に導入すると、
エッチングガスが分解されて活性イオン種が発生する。
この活性イオン種が、基板ホルダー８の負の電位によっ
て加速され、シリコン基板９に対して略垂直に入射し表
面をエッチングする（エッチング工程）。
た後、今度はプロセスガスをエッチングガスに代えて真
空チャンバー１内に導入する。エッチングガスをプラズ
マ７が発生している真空チャンバー１内に導入すると、
エッチングガスが分解されて活性イオン種が発生する。
この活性イオン種が、基板ホルダー８の負の電位によっ
て加速され、シリコン基板９に対して略垂直に入射し表
面をエッチングする（エッチング工程）。
【０００９】ディープドライエッチングでは、このよう
な高分子膜形成工程とエッチング工程を交互に行う。
な高分子膜形成工程とエッチング工程を交互に行う。
【００１０】図１９にこの高分子膜形成工程及びエッチ
ング工程でのシリコン基板の状態を示す。図１９（ａ）
は高分子膜形成直後のシリコン基板を示す断面図であ
り、図１９（ｂ）はエッチング工程でのシリコン基板を
示す断面図である。図１９において、９はシリコン基
板、９ａはエッチングによって形成された凹部、９ｂは
前記凹部９ａの側壁部、１０はエッチングマスク、１１
は高分子膜である。
ング工程でのシリコン基板の状態を示す。図１９（ａ）
は高分子膜形成直後のシリコン基板を示す断面図であ
り、図１９（ｂ）はエッチング工程でのシリコン基板を
示す断面図である。図１９において、９はシリコン基
板、９ａはエッチングによって形成された凹部、９ｂは
前記凹部９ａの側壁部、１０はエッチングマスク、１１
は高分子膜である。
【００１１】ここで、上述のようなエッチング工程で
は、活性イオン種の入射方向が略垂直方向であるので垂
直方向で優先的にエッチングが進行する。しかし、この
活性イオン種の入射方向には平行成分も含まれているの
で、高分子膜形成工程を行わない場合にはエッチングに
よって形成された凹部９ａの側壁部９ｂにも活性イオン
種が直接入射し、サイドエッチングが進行してしまう。
は、活性イオン種の入射方向が略垂直方向であるので垂
直方向で優先的にエッチングが進行する。しかし、この
活性イオン種の入射方向には平行成分も含まれているの
で、高分子膜形成工程を行わない場合にはエッチングに
よって形成された凹部９ａの側壁部９ｂにも活性イオン
種が直接入射し、サイドエッチングが進行してしまう。
【００１２】これに対して、図１９（ａ）に示すよう
に、エッチング工程の前工程で高分子膜１１が形成され
ていると、図１９（ｂ）に示すように、エッチング工程
では、垂直に入射する活性イオン種によるスパッタ効果
によって凹部９ａの底面の高分子膜１１が剥離され、さ
らに下側のシリコン基板９がエッチングされることによ
って凹部９ａの深さが深くなる。このとき、凹部９ａの
側壁部９ｂにおいても活性イオン種が入射するが、その
割合は垂直に入射する活性イオン種に比べて極めて小さ
いので、垂直方向のエッチングがシリコン基板９に到っ
た時点でも側壁部９ｂでは高分子膜１１の大部分が残存
する。つまり、側壁部９ｂのシリコン基板を高分子膜１
１で保護しながら、凹部９ａを深くすることができる。
に、エッチング工程の前工程で高分子膜１１が形成され
ていると、図１９（ｂ）に示すように、エッチング工程
では、垂直に入射する活性イオン種によるスパッタ効果
によって凹部９ａの底面の高分子膜１１が剥離され、さ
らに下側のシリコン基板９がエッチングされることによ
って凹部９ａの深さが深くなる。このとき、凹部９ａの
側壁部９ｂにおいても活性イオン種が入射するが、その
割合は垂直に入射する活性イオン種に比べて極めて小さ
いので、垂直方向のエッチングがシリコン基板９に到っ
た時点でも側壁部９ｂでは高分子膜１１の大部分が残存
する。つまり、側壁部９ｂのシリコン基板を高分子膜１
１で保護しながら、凹部９ａを深くすることができる。
【００１３】そして、この方法では、この後、凹部９ａ
を深くしたことによって露出したシリコン基板９を覆う
べく、再度、高分子膜１１を形成し、エッチングを行う
というように、高分子膜形成工程とエッチング工程とを
交互に繰り返し行う。これにより、深い貫通孔を高いア
スペクト比で形成することができる。
を深くしたことによって露出したシリコン基板９を覆う
べく、再度、高分子膜１１を形成し、エッチングを行う
というように、高分子膜形成工程とエッチング工程とを
交互に繰り返し行う。これにより、深い貫通孔を高いア
スペクト比で形成することができる。
【００１４】
【発明が解決しようとする課題】しかしながら、従来の
デバイスの製造方法は以上のように構成されているの
で、特に、裏面に段差部を有するとともに熱伝導性の低
い基板が接合されたシリコン基板や、裏面に段差部を有
するとともに絶縁性基板が接合されたシリコン基板に貫
通孔を形成しようとすると、サイドエッチングが大きく
なり、高い異方性が得られないという課題があった。こ
の理由を図２０，図２１を参照しながら説明する。
デバイスの製造方法は以上のように構成されているの
で、特に、裏面に段差部を有するとともに熱伝導性の低
い基板が接合されたシリコン基板や、裏面に段差部を有
するとともに絶縁性基板が接合されたシリコン基板に貫
通孔を形成しようとすると、サイドエッチングが大きく
なり、高い異方性が得られないという課題があった。こ
の理由を図２０，図２１を参照しながら説明する。
【００１５】図２０は裏面に段差部を有するシリコン基
板に熱伝導性の低い基板を接合した接合基板に貫通孔が
形成される過程を示す構成図であり、（ａ）は貫通孔が
形成される前の接合基板の断面図、（ｂ）は貫通孔が形
成された接合基板の断面図、（ｃ）は貫通孔の形成時に
サイドエッチングが生じた場合の接合基板の断面図であ
る。また、図２１は裏面に段差部を有するシリコン基板
に絶縁性基板を接合した接合基板の、ディープドライエ
ッチング後の基板界面付近を拡大して示す構成図であ
る。図２０，図２１において、９ｃはサイドエッチング
が生じた側壁部、９ｅは接合界面３４でのエッチング、
１６は上記シリコン基板９に形成された段差部、３１は
上記シリコン基板９に接合された熱伝導性の低い基板、
３２は上記シリコン基板９と熱伝導性の低い基板３１を
接合した接合基板、３３は上記シリコン基板９に接合さ
れた絶縁性基板、３４は上記シリコン基板９と絶縁性基
板３３の接合界面である。
板に熱伝導性の低い基板を接合した接合基板に貫通孔が
形成される過程を示す構成図であり、（ａ）は貫通孔が
形成される前の接合基板の断面図、（ｂ）は貫通孔が形
成された接合基板の断面図、（ｃ）は貫通孔の形成時に
サイドエッチングが生じた場合の接合基板の断面図であ
る。また、図２１は裏面に段差部を有するシリコン基板
に絶縁性基板を接合した接合基板の、ディープドライエ
ッチング後の基板界面付近を拡大して示す構成図であ
る。図２０，図２１において、９ｃはサイドエッチング
が生じた側壁部、９ｅは接合界面３４でのエッチング、
１６は上記シリコン基板９に形成された段差部、３１は
上記シリコン基板９に接合された熱伝導性の低い基板、
３２は上記シリコン基板９と熱伝導性の低い基板３１を
接合した接合基板、３３は上記シリコン基板９に接合さ
れた絶縁性基板、３４は上記シリコン基板９と絶縁性基
板３３の接合界面である。
【００１６】ここでまず、図２０（ａ）に示すように裏
面に段差部１６を有するシリコン基板９の裏面に熱伝導
性の低い基板３１を接合した接合基板３２に、上述のエ
ッチング装置によってディープドライエッチングを行う
場合、基板ホルダー８上に、当該接合基板３２を、熱伝
導性の低い基板３１が基板ホルダー８側になるように載
置し、基板ホルダー８に冷却用ヘリウムガス６を導入し
ながら高分子膜形成工程とエッチング工程とを交互に繰
り返し行う。しかし、この接合基板３２ではシリコン基
板９の段差部１６と基板３１の間に空隙が形成されてい
るために、冷却用ヘリウムガスによって基板３１を冷却
しても、空隙によって基板３１とシリコン基板９の熱伝
導が妨げられるため、シリコン基板９を十分に冷却する
ことができない。このため、エッチングが進行するにつ
れてシリコン基板９の表面温度が局所的に上昇し、この
温度上昇した部分において高分子膜の成膜速度が低下し
てしまう。したがって、図２０（ｂ）に示すような垂直
なエッチング形状が得られず、側壁部９ｂがエッチング
中に高分子膜によって十分に保護することができない結
果、図２０（ｃ）に示すように側壁部９ｃでサイドエッ
チングが進行してしまう。
面に段差部１６を有するシリコン基板９の裏面に熱伝導
性の低い基板３１を接合した接合基板３２に、上述のエ
ッチング装置によってディープドライエッチングを行う
場合、基板ホルダー８上に、当該接合基板３２を、熱伝
導性の低い基板３１が基板ホルダー８側になるように載
置し、基板ホルダー８に冷却用ヘリウムガス６を導入し
ながら高分子膜形成工程とエッチング工程とを交互に繰
り返し行う。しかし、この接合基板３２ではシリコン基
板９の段差部１６と基板３１の間に空隙が形成されてい
るために、冷却用ヘリウムガスによって基板３１を冷却
しても、空隙によって基板３１とシリコン基板９の熱伝
導が妨げられるため、シリコン基板９を十分に冷却する
ことができない。このため、エッチングが進行するにつ
れてシリコン基板９の表面温度が局所的に上昇し、この
温度上昇した部分において高分子膜の成膜速度が低下し
てしまう。したがって、図２０（ｂ）に示すような垂直
なエッチング形状が得られず、側壁部９ｂがエッチング
中に高分子膜によって十分に保護することができない結
果、図２０（ｃ）に示すように側壁部９ｃでサイドエッ
チングが進行してしまう。
【００１７】一方、第２の基板として絶縁性基板３３を
用いる接合基板の場合にも同様にしてディープドライエ
ッチングが行われるが、この場合には、エッチングに際
して絶縁性基板３３とシリコン基板９の界面に電荷が蓄
積されて電界集中が発生する。この電界によって、垂直
に入射してきた活性イオン種の行程が曲げられ、図２１
に示すように、接合界面３４でエッチング９ｅが進行し
てしまう。このため、従来の方法では、このような接合
構造を有するデバイスを精度良く製造するのが困難であ
った。
用いる接合基板の場合にも同様にしてディープドライエ
ッチングが行われるが、この場合には、エッチングに際
して絶縁性基板３３とシリコン基板９の界面に電荷が蓄
積されて電界集中が発生する。この電界によって、垂直
に入射してきた活性イオン種の行程が曲げられ、図２１
に示すように、接合界面３４でエッチング９ｅが進行し
てしまう。このため、従来の方法では、このような接合
構造を有するデバイスを精度良く製造するのが困難であ
った。
【００１８】この発明は上記のような課題を解決するた
めになされたもので、裏面に凹部を有するシリコン基板
の裏面に熱伝導性の低い基板を接合した接合基板や、裏
面に凹部を有するシリコン基板の裏面に絶縁性基板を接
合した接合基板に、異方性の高いエッチングを行うこと
ができ、深い貫通孔が高いアスペクト比で形成できるデ
バイスの製造方法を得ることを目的とする。
めになされたもので、裏面に凹部を有するシリコン基板
の裏面に熱伝導性の低い基板を接合した接合基板や、裏
面に凹部を有するシリコン基板の裏面に絶縁性基板を接
合した接合基板に、異方性の高いエッチングを行うこと
ができ、深い貫通孔が高いアスペクト比で形成できるデ
バイスの製造方法を得ることを目的とする。
【００１９】
【課題を解決するための手段】この発明に係るデバイス
の製造方法は、裏面に段差部が形成された第１の基板の
前記段差部表面に、熱伝導率の高い保護層を形成する工
程と、上記第１の基板の裏面に、熱伝導率の低い第２の
基板を接合して接合体を作製する工程と、冷却機能を有
するとともにプラズマ電位に対して負の電位となされた
基板ホルダー上に、上記接合体を載置し、当該接合体に
高分子膜の形成とプラズマ中で生じた活性イオン種によ
るエッチングを交互に行う工程と、上記保護層を除去す
る工程を有するものである。
の製造方法は、裏面に段差部が形成された第１の基板の
前記段差部表面に、熱伝導率の高い保護層を形成する工
程と、上記第１の基板の裏面に、熱伝導率の低い第２の
基板を接合して接合体を作製する工程と、冷却機能を有
するとともにプラズマ電位に対して負の電位となされた
基板ホルダー上に、上記接合体を載置し、当該接合体に
高分子膜の形成とプラズマ中で生じた活性イオン種によ
るエッチングを交互に行う工程と、上記保護層を除去す
る工程を有するものである。
【００２０】この発明に係るデバイスの製造方法は、裏
面に段差部が形成された第１の基板の前記段差部表面
に、導電性保護層を形成する工程と、上記第１の基板の
裏面に、絶縁性の第２の基板を接合して接合体を作製す
る工程と、冷却機能を有するとともにプラズマ電位に対
して負の電位となされた基板ホルダー上に、上記接合体
を載置し、当該接合体に高分子膜の形成とプラズマ中で
生じた活性イオン種によるエッチングを交互に行う工程
と、上記導電性保護層を除去する工程を有するものであ
る。
面に段差部が形成された第１の基板の前記段差部表面
に、導電性保護層を形成する工程と、上記第１の基板の
裏面に、絶縁性の第２の基板を接合して接合体を作製す
る工程と、冷却機能を有するとともにプラズマ電位に対
して負の電位となされた基板ホルダー上に、上記接合体
を載置し、当該接合体に高分子膜の形成とプラズマ中で
生じた活性イオン種によるエッチングを交互に行う工程
と、上記導電性保護層を除去する工程を有するものであ
る。
【００２１】この発明に係るデバイスの製造方法は、保
護層として熱伝導率の高い導電性保護層を用いるもので
ある。
護層として熱伝導率の高い導電性保護層を用いるもので
ある。
【００２２】この発明に係るデバイスの製造方法は、半
導体基板の裏面の段差部形成領域に、不純物をドープす
ることで不純物層を形成する工程と、上記半導体基板の
裏面に、熱伝導率の低い基板または絶縁性基板を接合し
て接合体を作製する工程と、冷却機能を有するとともに
プラズマ電位に対して負の電位となされた基板ホルダー
上に、上記接合体を載置し、当該接合体に高分子膜の形
成とプラズマ中で生じた活性イオン種によるエッチング
を交互に行う工程と、上記不純物層を除去することで上
記第１の基板に段差部を形成する工程を有するものであ
る。
導体基板の裏面の段差部形成領域に、不純物をドープす
ることで不純物層を形成する工程と、上記半導体基板の
裏面に、熱伝導率の低い基板または絶縁性基板を接合し
て接合体を作製する工程と、冷却機能を有するとともに
プラズマ電位に対して負の電位となされた基板ホルダー
上に、上記接合体を載置し、当該接合体に高分子膜の形
成とプラズマ中で生じた活性イオン種によるエッチング
を交互に行う工程と、上記不純物層を除去することで上
記第１の基板に段差部を形成する工程を有するものであ
る。
【００２３】この発明に係るデバイスの製造方法は、裏
面に段差部が形成された第１の基板の裏面に、放熱用孔
部が形成された熱伝導率の低い第２の基板を接合して接
合体を作製する工程と、冷却機能を有するとともにプラ
ズマ電位に対して負の電位となされた基板ホルダー上
に、上記接合体を載置し、当該接合体に高分子膜の形成
とプラズマ中で生じた活性イオン種によるエッチングを
交互に行う工程を有するものである。
面に段差部が形成された第１の基板の裏面に、放熱用孔
部が形成された熱伝導率の低い第２の基板を接合して接
合体を作製する工程と、冷却機能を有するとともにプラ
ズマ電位に対して負の電位となされた基板ホルダー上
に、上記接合体を載置し、当該接合体に高分子膜の形成
とプラズマ中で生じた活性イオン種によるエッチングを
交互に行う工程を有するものである。
【００２４】この発明に係るデバイスの製造方法は、裏
面に段差部が形成された第１の基板の裏面に、放熱用孔
部が形成された熱伝導率の低い第２の基板を接合して接
合体を作製する工程の前に、第１の基板の段差部表面に
導電性保護層を形成する工程を有するとともに、高分子
膜の形成とプラズマ中で生じた活性イオン種によるエッ
チングを交互に行う工程の後に、導電性保護層を除去す
る工程を有するものである。
面に段差部が形成された第１の基板の裏面に、放熱用孔
部が形成された熱伝導率の低い第２の基板を接合して接
合体を作製する工程の前に、第１の基板の段差部表面に
導電性保護層を形成する工程を有するとともに、高分子
膜の形成とプラズマ中で生じた活性イオン種によるエッ
チングを交互に行う工程の後に、導電性保護層を除去す
る工程を有するものである。
【００２５】以上の発明において、「熱伝導率の高い保
護層」，「熱伝導率の高い導電性保護層」は、第１の基
板と同じ、あるいはそれよりも熱伝導率の高い保護層ま
たは導電性保護層とする。第１の基板が例えばシリコン
基板である場合には、シリコンの熱伝導率である４２Ｗ
／ｍＫ（２０℃下）と同じ、あるいはそれを越える熱伝
導率を有するものである。また、「熱伝導率の低い第２
の基板」は、熱伝導率がシリコンの熱伝導率４２Ｗ／ｍ
Ｋの１／１０以下、すなわち４．２Ｗ／ｍＫ以下の基板
とする。
護層」，「熱伝導率の高い導電性保護層」は、第１の基
板と同じ、あるいはそれよりも熱伝導率の高い保護層ま
たは導電性保護層とする。第１の基板が例えばシリコン
基板である場合には、シリコンの熱伝導率である４２Ｗ
／ｍＫ（２０℃下）と同じ、あるいはそれを越える熱伝
導率を有するものである。また、「熱伝導率の低い第２
の基板」は、熱伝導率がシリコンの熱伝導率４２Ｗ／ｍ
Ｋの１／１０以下、すなわち４．２Ｗ／ｍＫ以下の基板
とする。
【００２６】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１によって
製造する片持梁構造のデバイスである。図１において、
９はシリコン基板（第１の基板）、１０はシリコン基板
９に貫通孔を形成するためのエッチングマスク（第１の
エッチングマスク）、１２はガラス基板（第２の基板）
である。因みに、板ガラスの熱伝導率は０．７６Ｗ／ｍ
Ｋ、石英ガラスの熱伝導率は１．３５Ｗ／ｍＫであり、
シリコンの熱伝導率４２Ｗ／ｍＫの１／１０以下であ
る。
説明する。 実施の形態１．図１はこの発明の実施の形態１によって
製造する片持梁構造のデバイスである。図１において、
９はシリコン基板（第１の基板）、１０はシリコン基板
９に貫通孔を形成するためのエッチングマスク（第１の
エッチングマスク）、１２はガラス基板（第２の基板）
である。因みに、板ガラスの熱伝導率は０．７６Ｗ／ｍ
Ｋ、石英ガラスの熱伝導率は１．３５Ｗ／ｍＫであり、
シリコンの熱伝導率４２Ｗ／ｍＫの１／１０以下であ
る。
【００２７】このデバイスの製造工程を、図２から図９
を参照しながら説明する。図２から図７、図８（ａ）及
び図９は基板の断面図であり、図８（ｂ）は基板の斜視
図である。また、図２から図９において１５はシリコン
基板９の裏面に段差部を形成するためのエッチングマス
ク（第２のエッチングマスク）、１６はシリコン基板９
の裏面に形成された段差部、１７は熱伝導率が高い導電
性保護層、２１はシリコン基板９とガラス基板１２を接
合した接合基板（接合体）である。
を参照しながら説明する。図２から図７、図８（ａ）及
び図９は基板の断面図であり、図８（ｂ）は基板の斜視
図である。また、図２から図９において１５はシリコン
基板９の裏面に段差部を形成するためのエッチングマス
ク（第２のエッチングマスク）、１６はシリコン基板９
の裏面に形成された段差部、１７は熱伝導率が高い導電
性保護層、２１はシリコン基板９とガラス基板１２を接
合した接合基板（接合体）である。
【００２８】上記デバイスを製造するには、まず図２に
示すようにシリコン基板９の両面に第１のエッチングマ
スク１０及び第２のエッチングマスク１５を形成する。
このエッチングマスク１０，１５は、フォトレジストで
あってもよく、シリコン酸化膜であっても構わない。
示すようにシリコン基板９の両面に第１のエッチングマ
スク１０及び第２のエッチングマスク１５を形成する。
このエッチングマスク１０，１５は、フォトレジストで
あってもよく、シリコン酸化膜であっても構わない。
【００２９】そして、図３に示すようにこのエッチング
マスク１０，１５のうち、裏面に形成されたエッチング
マスク１５の段差部形成領域に対応する部分を除去し、
図４に示すように、このパターニングされたエッチング
マスク１５を介してシリコン基板９の裏面をエッチング
することによって段差部１６を形成する。このエッチン
グは、高分子膜形成工程と誘導式プラズマ中で発生した
活性イオン種によるエッチング工程を交互に行うディー
プドライエッチングで行ってもよく、ウェットエッチン
グで行っても構わない。
マスク１０，１５のうち、裏面に形成されたエッチング
マスク１５の段差部形成領域に対応する部分を除去し、
図４に示すように、このパターニングされたエッチング
マスク１５を介してシリコン基板９の裏面をエッチング
することによって段差部１６を形成する。このエッチン
グは、高分子膜形成工程と誘導式プラズマ中で発生した
活性イオン種によるエッチング工程を交互に行うディー
プドライエッチングで行ってもよく、ウェットエッチン
グで行っても構わない。
【００３０】次に、図５に示すように、このシリコン基
板９の裏面に形成された段差部１６に導電性保護層１７
を形成する。
板９の裏面に形成された段差部１６に導電性保護層１７
を形成する。
【００３１】この導電性保護層１７には、４２Ｗ／ｍＫ
以上の熱伝導率を有し、導電性であるとともに、シリコ
ン基板やガラス基板に対して選択的にエッチングし得る
材料を使用する。そのような保護層の材料としては、ア
ルミニウム（熱伝導率：２０４Ｗ／ｍＫ），金（熱伝導
率：２９５Ｗ／ｍＫ），ニッケル（９０Ｗ／ｍＫ）等の
金属や、導電性ポリマー，ポリシリコン等が挙げられ
る。これらの材料は、選択蒸着法、リフトオフ法、ラッ
ピング法等によって所定の保護層のパターンで形成され
る。続いて、図６に示すように、導電性保護層１７が形
成されたシリコン基板９の裏面に、例えば陽極接合法に
よってガラス基板１２を接合し、接合基板２１とする。
以上の熱伝導率を有し、導電性であるとともに、シリコ
ン基板やガラス基板に対して選択的にエッチングし得る
材料を使用する。そのような保護層の材料としては、ア
ルミニウム（熱伝導率：２０４Ｗ／ｍＫ），金（熱伝導
率：２９５Ｗ／ｍＫ），ニッケル（９０Ｗ／ｍＫ）等の
金属や、導電性ポリマー，ポリシリコン等が挙げられ
る。これらの材料は、選択蒸着法、リフトオフ法、ラッ
ピング法等によって所定の保護層のパターンで形成され
る。続いて、図６に示すように、導電性保護層１７が形
成されたシリコン基板９の裏面に、例えば陽極接合法に
よってガラス基板１２を接合し、接合基板２１とする。
【００３２】次いで、図７に示すように、今度はシリコ
ン基板９の表面に形成されたエッチングマスク１０を、
貫通孔形成領域に対応する部分を除去することによって
パターニングする。そして、図８（ａ），（ｂ）に示す
ように、この第１のエッチングマスク１０を介してシリ
コン基板９の表面からディープドライエッチングを施す
ことで貫通孔９ｄを形成する。
ン基板９の表面に形成されたエッチングマスク１０を、
貫通孔形成領域に対応する部分を除去することによって
パターニングする。そして、図８（ａ），（ｂ）に示す
ように、この第１のエッチングマスク１０を介してシリ
コン基板９の表面からディープドライエッチングを施す
ことで貫通孔９ｄを形成する。
【００３３】ここで、このディープドライエッチングは
図１８に示すエッチング装置によって行われる。この装
置によってシリコン基板９にディープドライエッチング
を行うには、基板ホルダー８上にガラス基板１２側が基
板ホルダー８側になるように当該接合基板２１を載置
し、基板ホルダー８に冷却用ヘリウムガス６を導入しな
がら、高分子膜形成工程と誘導式プラズマ中で生じた活
性イオン種によるエッチング工程とを交互に繰り返し行
う。なお、ここで高分子膜形成のためのガスとしては例
えばフロロカーボン系ガスを使用し、エッチングのため
のガスとしては例えばＳ−Ｆ系ガスを使用する。
図１８に示すエッチング装置によって行われる。この装
置によってシリコン基板９にディープドライエッチング
を行うには、基板ホルダー８上にガラス基板１２側が基
板ホルダー８側になるように当該接合基板２１を載置
し、基板ホルダー８に冷却用ヘリウムガス６を導入しな
がら、高分子膜形成工程と誘導式プラズマ中で生じた活
性イオン種によるエッチング工程とを交互に繰り返し行
う。なお、ここで高分子膜形成のためのガスとしては例
えばフロロカーボン系ガスを使用し、エッチングのため
のガスとしては例えばＳ−Ｆ系ガスを使用する。
【００３４】このとき、段差部１６に、熱伝導率の高い
導電性保護層１７が形成されていない場合には、シリコ
ン基板９の段差部１６とガラス基板１２の間に形成され
た空隙によって、シリコン基板９とガラス基板１２の熱
伝導が妨げられ、シリコン基板９の冷却効率が低くな
る。このため、エッチングが進行するにつれてシリコン
基板９の表面温度が局所的に上昇し、この温度上昇した
部分において高分子膜の形成が不十分になる。その結
果、エッチングに際し、高分子膜によって側壁部を十分
に保護することができなくなり、サイドエッチングが進
行してしまう。
導電性保護層１７が形成されていない場合には、シリコ
ン基板９の段差部１６とガラス基板１２の間に形成され
た空隙によって、シリコン基板９とガラス基板１２の熱
伝導が妨げられ、シリコン基板９の冷却効率が低くな
る。このため、エッチングが進行するにつれてシリコン
基板９の表面温度が局所的に上昇し、この温度上昇した
部分において高分子膜の形成が不十分になる。その結
果、エッチングに際し、高分子膜によって側壁部を十分
に保護することができなくなり、サイドエッチングが進
行してしまう。
【００３５】しかも、この例では、幅の異なる複数の貫
通孔９ｄを形成するようにしているが、ディープドライ
エッチングでのエッチング速度はエッチング幅によって
異なり、広いエッチング幅の箇所の方が狭いエッチング
幅の箇所よりも速くエッチングが進行する。したがっ
て、先に貫通したエッチング幅が広い箇所では、他の箇
所が貫通するまでの間、シリコン基板９とガラス基板１
２の界面がエッチング雰囲気に長時間曝されることにな
る。
通孔９ｄを形成するようにしているが、ディープドライ
エッチングでのエッチング速度はエッチング幅によって
異なり、広いエッチング幅の箇所の方が狭いエッチング
幅の箇所よりも速くエッチングが進行する。したがっ
て、先に貫通したエッチング幅が広い箇所では、他の箇
所が貫通するまでの間、シリコン基板９とガラス基板１
２の界面がエッチング雰囲気に長時間曝されることにな
る。
【００３６】ここで、シリコン基板９の段差部１６に導
電性保護層１７が形成されていない場合には、ガラス基
板１２が絶縁性であるために、このガラス基板１２とシ
リコン基板９の界面に電荷が蓄積されて電界集中が発生
するので、この電界によって垂直に入射してきた活性イ
オン種の行程が曲げられる。このため、この接合界面が
エッチング雰囲気に曝された状態にあると、その間に接
合界面でエッチングが進行してしまう
電性保護層１７が形成されていない場合には、ガラス基
板１２が絶縁性であるために、このガラス基板１２とシ
リコン基板９の界面に電荷が蓄積されて電界集中が発生
するので、この電界によって垂直に入射してきた活性イ
オン種の行程が曲げられる。このため、この接合界面が
エッチング雰囲気に曝された状態にあると、その間に接
合界面でエッチングが進行してしまう
【００３７】これに対して、シリコン基板９の段差部１
６に、熱伝導率が４２Ｗ／ｍＫ以上の導電性保護層１７
が形成されていると、この導電性保護層１７を介してシ
リコン基板９が効率良く放熱するので、シリコン基板９
の局所的な温度上昇が抑えられる。また、この導電性保
護層１７を介して電荷が逃げるのでガラス基板１２の帯
電が防止される。したがって、側壁や、シリコン基板９
とガラス基板１２の界面でエッチングが進行するのが防
止され、アスペクト比が高く、第１のエッチングマスク
１０のパターンを正確に反映した貫通孔９ｄが形成され
ることになる。
６に、熱伝導率が４２Ｗ／ｍＫ以上の導電性保護層１７
が形成されていると、この導電性保護層１７を介してシ
リコン基板９が効率良く放熱するので、シリコン基板９
の局所的な温度上昇が抑えられる。また、この導電性保
護層１７を介して電荷が逃げるのでガラス基板１２の帯
電が防止される。したがって、側壁や、シリコン基板９
とガラス基板１２の界面でエッチングが進行するのが防
止され、アスペクト比が高く、第１のエッチングマスク
１０のパターンを正確に反映した貫通孔９ｄが形成され
ることになる。
【００３８】そして、この製造方法ではこのようにして
シリコン基板９にアスペクト比の高い貫通孔９ｄを形成
した後、図９に示すように導電性保護層１７をドライエ
ッチングあるいはウェットエッチングによって選択的に
除去し、デバイスが完成する。
シリコン基板９にアスペクト比の高い貫通孔９ｄを形成
した後、図９に示すように導電性保護層１７をドライエ
ッチングあるいはウェットエッチングによって選択的に
除去し、デバイスが完成する。
【００３９】以上のように、この実施の形態１によれ
ば、裏面に段差部１６を有するとともに、この裏面にガ
ラス基板１２のような熱伝導率の低い絶縁性基板を接合
したシリコン基板９に対して、アスペクト比の高い貫通
孔９ｄを深く形成することができ、このような接合構造
を有するデバイスを精度良く製造できるという効果が得
られる。
ば、裏面に段差部１６を有するとともに、この裏面にガ
ラス基板１２のような熱伝導率の低い絶縁性基板を接合
したシリコン基板９に対して、アスペクト比の高い貫通
孔９ｄを深く形成することができ、このような接合構造
を有するデバイスを精度良く製造できるという効果が得
られる。
【００４０】実施の形態２．この実施の形態２によって
製造するデバイスは、シリコン基板９をｐ型シリコン基
板１８に代えたこと以外は、実施の形態１と同様の片持
梁構造のデバイスである。
製造するデバイスは、シリコン基板９をｐ型シリコン基
板１８に代えたこと以外は、実施の形態１と同様の片持
梁構造のデバイスである。
【００４１】このデバイスの製造工程を図１０から図１
４を参照しながら説明する。図１０から図１４は基板の
断面図であり、図において、１８は高濃度のｐ型不純物
がドープされたｐ型シリコン基板（半導体基板）、１９
は前記ｐ型シリコン基板１８にｎ型不純物をドープする
ことで形成されたｎ型反転層（不純物層）、２２はｐ型
シリコン基板１８とガラス基板１２を接合した接合基板
（接合体）である。この他の符号については、実施の形
態１と同一または相当部分を示すので説明を省略する。
ここで、ｐ型不純物，ｎ型不純物としてはｐ型シリコン
基板、ｎ型シリコン基板で通常用いられているものがい
ずれも使用可能である。具体的には、ｐ型不純物として
Ｂ（ボロン）等が用いられ、ｎ型不純物としてＡｓ（砒
素），Ｐ（リン）等が用いられる。
４を参照しながら説明する。図１０から図１４は基板の
断面図であり、図において、１８は高濃度のｐ型不純物
がドープされたｐ型シリコン基板（半導体基板）、１９
は前記ｐ型シリコン基板１８にｎ型不純物をドープする
ことで形成されたｎ型反転層（不純物層）、２２はｐ型
シリコン基板１８とガラス基板１２を接合した接合基板
（接合体）である。この他の符号については、実施の形
態１と同一または相当部分を示すので説明を省略する。
ここで、ｐ型不純物，ｎ型不純物としてはｐ型シリコン
基板、ｎ型シリコン基板で通常用いられているものがい
ずれも使用可能である。具体的には、ｐ型不純物として
Ｂ（ボロン）等が用いられ、ｎ型不純物としてＡｓ（砒
素），Ｐ（リン）等が用いられる。
【００４２】上記デバイスを製造するには、図１０に示
すようにｐ型シリコン基板１８の表面にエッチングマス
ク１０を形成する。このエッチングマスク１０は、フォ
トレジストであってもよく、酸化シリコン膜であっても
構わない。
すようにｐ型シリコン基板１８の表面にエッチングマス
ク１０を形成する。このエッチングマスク１０は、フォ
トレジストであってもよく、酸化シリコン膜であっても
構わない。
【００４３】次に、上記ｐ型シリコン基板１８の裏面の
段差部形成領域に、ｎ型不純物をイオン注入等によって
ドープし、ｎ型反転層１９を形成する。次いで、図１１
に示すように、このようにしてｎ型反転層１９が形成さ
れたｐ型シリコン基板１８の裏面に、例えば陽極接合法
によってガラス基板１２を接合し、接合基板２２とす
る。
段差部形成領域に、ｎ型不純物をイオン注入等によって
ドープし、ｎ型反転層１９を形成する。次いで、図１１
に示すように、このようにしてｎ型反転層１９が形成さ
れたｐ型シリコン基板１８の裏面に、例えば陽極接合法
によってガラス基板１２を接合し、接合基板２２とす
る。
【００４４】続いて、図１２に示すように、ｐ型シリコ
ン基板１８の表面に形成されたエッチングマスク１０
を、貫通孔形成領域に対応する部分を除去することによ
ってパターニングする。そして、図１３に示すように、
このエッチングマスク１０を介してｐ型シリコン基板１
８の表面からディープドライエッチングを施す。
ン基板１８の表面に形成されたエッチングマスク１０
を、貫通孔形成領域に対応する部分を除去することによ
ってパターニングする。そして、図１３に示すように、
このエッチングマスク１０を介してｐ型シリコン基板１
８の表面からディープドライエッチングを施す。
【００４５】ここで、このディープドライエッチングは
図１８に示すエッチング装置によって行われ、基板ホル
ダー８上にガラス基板１２側が基板ホルダー８側になる
ように当該接合基板２２を載置し、基板ホルダー８に冷
却ガスを導入しながら高分子膜形成工程と誘導式プラズ
マによるエッチング工程とを交互に繰り返し行う。
図１８に示すエッチング装置によって行われ、基板ホル
ダー８上にガラス基板１２側が基板ホルダー８側になる
ように当該接合基板２２を載置し、基板ホルダー８に冷
却ガスを導入しながら高分子膜形成工程と誘導式プラズ
マによるエッチング工程とを交互に繰り返し行う。
【００４６】そして、ｎ型反転層１９が露出した時点で
エッチングを停止し、その後、図１４に示すようにアル
カリ性溶液等の、ｎ型反転層１９をｐ型シリコン基板１
８に対して選択的にエッチングできるエッチャントを用
いてｎ型反転層１９を除去し、デバイスが完成する。
エッチングを停止し、その後、図１４に示すようにアル
カリ性溶液等の、ｎ型反転層１９をｐ型シリコン基板１
８に対して選択的にエッチングできるエッチャントを用
いてｎ型反転層１９を除去し、デバイスが完成する。
【００４７】ここで、このようなディープドライエッチ
ングにおいて、ｐ型シリコン基板１８とガラス基板１２
の間に空隙が存在していると、この空隙によってｐ型シ
リコン基板１８とガラス基板１２の熱伝導が妨げられ、
ｐ型シリコン基板１８が局所的に温度上昇する。その結
果、高分子膜の形成が不十分になり、サイドエッチング
が進行してしまう。また、ｐ型シリコン基板１８とガラ
ス基板１２の界面で電界集中が発生し、この電界によっ
て行程が曲げられた活性イオン種によって、この接合界
面でエッチングが進行してしまう
ングにおいて、ｐ型シリコン基板１８とガラス基板１２
の間に空隙が存在していると、この空隙によってｐ型シ
リコン基板１８とガラス基板１２の熱伝導が妨げられ、
ｐ型シリコン基板１８が局所的に温度上昇する。その結
果、高分子膜の形成が不十分になり、サイドエッチング
が進行してしまう。また、ｐ型シリコン基板１８とガラ
ス基板１２の界面で電界集中が発生し、この電界によっ
て行程が曲げられた活性イオン種によって、この接合界
面でエッチングが進行してしまう
【００４８】これに対して、この実施の形態２ではディ
ープドライエッチングの後に、段差部を形成し、ディー
プドライエッチング時にはｐ型シリコン基板１８とガラ
ス基板１２の間に空隙が存在していないので、空隙が存
在することに起因するサイドエッチングや接合界面のエ
ッチングが回避される。したがって、アスペクト比が高
く、第１のエッチングマスク１０のパターンを正確に反
映した貫通孔１８ｄを形成することができる。
ープドライエッチングの後に、段差部を形成し、ディー
プドライエッチング時にはｐ型シリコン基板１８とガラ
ス基板１２の間に空隙が存在していないので、空隙が存
在することに起因するサイドエッチングや接合界面のエ
ッチングが回避される。したがって、アスペクト比が高
く、第１のエッチングマスク１０のパターンを正確に反
映した貫通孔１８ｄを形成することができる。
【００４９】以上のように、この実施の形態２によれ
ば、裏面に段差部を有するとともにこの裏面にガラス基
板１２のような熱伝導率の低い絶縁性基板を接合したｐ
型シリコン基板１８に対して、アスペクト比の高い貫通
孔を深く形成することができ、このような接合構造を有
するデバイスを精度良く製造できるという効果が得られ
る。
ば、裏面に段差部を有するとともにこの裏面にガラス基
板１２のような熱伝導率の低い絶縁性基板を接合したｐ
型シリコン基板１８に対して、アスペクト比の高い貫通
孔を深く形成することができ、このような接合構造を有
するデバイスを精度良く製造できるという効果が得られ
る。
【００５０】実施の形態３．この実施の形態３によって
製造するデバイスは、実施の形態１と同様の片持梁構造
のデバイスである。
製造するデバイスは、実施の形態１と同様の片持梁構造
のデバイスである。
【００５１】このデバイスの製造工程を図１５から図１
７を参照しながら説明する。図１５から図１７は基板の
断面図であり、図において、２３は放熱のためにガラス
基板に形成される放熱用孔部である。この他の符号につ
いては実施の形態１と同一または相当部分を示すので説
明を省略する。
７を参照しながら説明する。図１５から図１７は基板の
断面図であり、図において、２３は放熱のためにガラス
基板に形成される放熱用孔部である。この他の符号につ
いては実施の形態１と同一または相当部分を示すので説
明を省略する。
【００５２】この製造方法では、まず実施の形態１と同
様に、シリコン基板９の両面に第１のエッチングマスク
１０及び第２のエッチングマスク１５を形成する。続い
て、裏面に形成されたエッチングマスク１５をパターニ
ングし、このエッチングマスク１５を介してシリコン基
板９の裏面をエッチングすることによって段差部１６を
形成する。そして、この段差部１６表面に導電性保護層
１７を形成する。この実施の形態３の場合も、導電性保
護層１７の熱伝導率は高い方が好ましいが、放熱用孔部
２３によって後述の効果が得られることから、実施の形
態１で要求されるよりも低い熱伝導率であっても差し支
えない。
様に、シリコン基板９の両面に第１のエッチングマスク
１０及び第２のエッチングマスク１５を形成する。続い
て、裏面に形成されたエッチングマスク１５をパターニ
ングし、このエッチングマスク１５を介してシリコン基
板９の裏面をエッチングすることによって段差部１６を
形成する。そして、この段差部１６表面に導電性保護層
１７を形成する。この実施の形態３の場合も、導電性保
護層１７の熱伝導率は高い方が好ましいが、放熱用孔部
２３によって後述の効果が得られることから、実施の形
態１で要求されるよりも低い熱伝導率であっても差し支
えない。
【００５３】続いて、このようにして段差部１６が形成
されたシリコン基板９の裏面に、図１５に示すように例
えば陽極接合法によってガラス基板１２を接合するが、
ここではこのガラス基板１２として放熱用孔部２３が形
成されたものを使用する。そして、この放熱用孔部２３
の位置が段差部形成領域以外の領域に合うようにガラス
基板１２とシリコン基板９を接合し、接合基板２１とす
る。
されたシリコン基板９の裏面に、図１５に示すように例
えば陽極接合法によってガラス基板１２を接合するが、
ここではこのガラス基板１２として放熱用孔部２３が形
成されたものを使用する。そして、この放熱用孔部２３
の位置が段差部形成領域以外の領域に合うようにガラス
基板１２とシリコン基板９を接合し、接合基板２１とす
る。
【００５４】そして、さらに実施の形態１と同様に、シ
リコン基板９の表面に形成された第１のエッチングマス
ク１０を、貫通孔形成領域に対応する部分を除去するこ
とによってパターニングし、図１６に示すようにこの第
１のエッチングマスク１０を介してシリコン基板９の表
面にディープドライエッチングを施すことで貫通孔９ｄ
を形成する。
リコン基板９の表面に形成された第１のエッチングマス
ク１０を、貫通孔形成領域に対応する部分を除去するこ
とによってパターニングし、図１６に示すようにこの第
１のエッチングマスク１０を介してシリコン基板９の表
面にディープドライエッチングを施すことで貫通孔９ｄ
を形成する。
【００５５】ここで、このディープドライエッチングは
図１８に示すエッチング装置によって行われ、まず、基
板ホルダー８上にガラス基板１２側が基板ホルダー８側
になるようにして接合基板２１を載置し、基板ホルダー
８に冷却用ヘリウムガス６を導入しながら高分子膜形成
工程と誘導式プラズマによるエッチング工程とを交互に
繰り返し行う。
図１８に示すエッチング装置によって行われ、まず、基
板ホルダー８上にガラス基板１２側が基板ホルダー８側
になるようにして接合基板２１を載置し、基板ホルダー
８に冷却用ヘリウムガス６を導入しながら高分子膜形成
工程と誘導式プラズマによるエッチング工程とを交互に
繰り返し行う。
【００５６】このとき、ガラス基板１２に放熱用孔部２
３が形成されていない場合には、シリコン基板９の段差
部１６とガラス基板１２の間に形成された空隙によって
シリコン基板９とガラス基板１２の熱伝導が妨げられる
ため、シリコン基板９が局所的に温度上昇する。その結
果、高分子膜の形成が不十分になり、サイドエッチング
が進行してしまう。また、導電性保護層１７が形成され
ていない場合には、シリコン基板９とガラス基板１２の
界面で電界集中が発生し、この電界によって行程が曲げ
られた活性イオン種によって、この接合界面でエッチン
グが進行してしまう。
３が形成されていない場合には、シリコン基板９の段差
部１６とガラス基板１２の間に形成された空隙によって
シリコン基板９とガラス基板１２の熱伝導が妨げられる
ため、シリコン基板９が局所的に温度上昇する。その結
果、高分子膜の形成が不十分になり、サイドエッチング
が進行してしまう。また、導電性保護層１７が形成され
ていない場合には、シリコン基板９とガラス基板１２の
界面で電界集中が発生し、この電界によって行程が曲げ
られた活性イオン種によって、この接合界面でエッチン
グが進行してしまう。
【００５７】これに対して、この製造方法では、ガラス
基板１２に放熱用孔部２３が形成されているので、基板
冷却用ヘリウムガス６がこの放熱用孔部２３を通って空
隙内に進入し、直接シリコン基板９に接触する。したが
って、シリコン基板９が効率良く冷却され、シリコン基
板９の温度上昇が抑えられる。また、段差部１６に形成
された導電性保護層１７を介して電荷が逃げるのでガラ
ス基板１２の帯電が防止される。したがって、側壁や、
シリコン基板９とガラス基板１２の界面でエッチングが
進行するのが防止され、アスペクト比が高く、エッチン
グマスク１０のパターンを正確に反映した貫通孔９ｄが
形成されることになる。
基板１２に放熱用孔部２３が形成されているので、基板
冷却用ヘリウムガス６がこの放熱用孔部２３を通って空
隙内に進入し、直接シリコン基板９に接触する。したが
って、シリコン基板９が効率良く冷却され、シリコン基
板９の温度上昇が抑えられる。また、段差部１６に形成
された導電性保護層１７を介して電荷が逃げるのでガラ
ス基板１２の帯電が防止される。したがって、側壁や、
シリコン基板９とガラス基板１２の界面でエッチングが
進行するのが防止され、アスペクト比が高く、エッチン
グマスク１０のパターンを正確に反映した貫通孔９ｄが
形成されることになる。
【００５８】そして、この製造方法では以上のようにし
てシリコン基板９にアスペクト比の高い貫通孔を形成し
た後、必要に応じて放熱用孔部２３を埋めて密封し、さ
らに導電性保護層１７をドライエッチングあるいはウェ
ットエッチングによって選択的に除去することでデバイ
スが完成する。
てシリコン基板９にアスペクト比の高い貫通孔を形成し
た後、必要に応じて放熱用孔部２３を埋めて密封し、さ
らに導電性保護層１７をドライエッチングあるいはウェ
ットエッチングによって選択的に除去することでデバイ
スが完成する。
【００５９】以上のように、この実施の形態３によれ
ば、裏面に段差部１６を有するとともに、この裏面にガ
ラス基板１２のような熱伝導率の低い絶縁性基板を接合
したシリコン基板９に対して、アスペクト比の高い貫通
孔９ｄを深く形成することができ、このような接合構造
を有するデバイスを精度良く製造できるという効果が得
られる。
ば、裏面に段差部１６を有するとともに、この裏面にガ
ラス基板１２のような熱伝導率の低い絶縁性基板を接合
したシリコン基板９に対して、アスペクト比の高い貫通
孔９ｄを深く形成することができ、このような接合構造
を有するデバイスを精度良く製造できるという効果が得
られる。
【００６０】なお、この実施の形態３では、ガラス基板
１２を放熱用孔部２３が段差部形成領域以外の領域に合
うように接合しているが、図１７に示すように放熱用孔
部２３が段差部形成領域に合うようにガラス基板１２を
接合しても構わない。但し、この場合には、導電性保護
層１７が、基板裏面での圧力とエッチングガス圧力との
差によって破壊されないように、ある程度の強度を有す
ることが必要である。また、放熱用孔部２３の位置や数
は図１６や図１７に示すものに限定されず、これ以外の
箇所に多数の放熱用孔部２３を設け、冷却効率を高めて
も構わない。
１２を放熱用孔部２３が段差部形成領域以外の領域に合
うように接合しているが、図１７に示すように放熱用孔
部２３が段差部形成領域に合うようにガラス基板１２を
接合しても構わない。但し、この場合には、導電性保護
層１７が、基板裏面での圧力とエッチングガス圧力との
差によって破壊されないように、ある程度の強度を有す
ることが必要である。また、放熱用孔部２３の位置や数
は図１６や図１７に示すものに限定されず、これ以外の
箇所に多数の放熱用孔部２３を設け、冷却効率を高めて
も構わない。
【００６１】以上、本発明の具体的な製造方法について
説明したが、これらの製造方法は組み合わせても差し支
えない。例えば、実施の形態１や実施の形態２で使用す
るガラス基板１２に実施の形態３で形成したような放熱
用孔部２３を形成しても構わない。これにより、エッチ
ング工程でのシリコン基板の冷却効率が上がり、サイド
エッチングがより確実に防止される。
説明したが、これらの製造方法は組み合わせても差し支
えない。例えば、実施の形態１や実施の形態２で使用す
るガラス基板１２に実施の形態３で形成したような放熱
用孔部２３を形成しても構わない。これにより、エッチ
ング工程でのシリコン基板の冷却効率が上がり、サイド
エッチングがより確実に防止される。
【００６２】また、この製造方法で製造されるデバイス
としてはシリコン可動部を有するマイクロセンサやアク
チュエータ、例えば圧力センサ、加速度センサ、角速度
センサ、マイクロミラー等、各種のものが挙げられる。
本発明によれば深い貫通孔が高いアスペクト比で形成で
きるので、いずれのデバイスも高い精度で製造すること
ができる。
としてはシリコン可動部を有するマイクロセンサやアク
チュエータ、例えば圧力センサ、加速度センサ、角速度
センサ、マイクロミラー等、各種のものが挙げられる。
本発明によれば深い貫通孔が高いアスペクト比で形成で
きるので、いずれのデバイスも高い精度で製造すること
ができる。
【００６３】
【発明の効果】以上のように、この発明によれば裏面に
段差部が形成された第１の基板の前記段差部表面に、熱
伝導率の高い保護層を形成する工程と、上記第１の基板
の裏面に、熱伝導率の低い第２の基板を接合して接合体
を作製する工程と、冷却機能を有するとともにプラズマ
電位に対して負の電位となされた基板ホルダー上に、上
記接合体を載置し、当該接合体に高分子膜の形成とプラ
ズマ中で生じた活性イオン種によるエッチングを交互に
行う工程と、上記保護層を除去する工程を有するので、
エッチングを行うに際して上記第１の基板の温度上昇が
抑えられる。これにより、高分子膜によってサイドエッ
チングが十分に防止されるようになり、異方性の高いエ
ッチングを行うことができるという効果が得られる。
段差部が形成された第１の基板の前記段差部表面に、熱
伝導率の高い保護層を形成する工程と、上記第１の基板
の裏面に、熱伝導率の低い第２の基板を接合して接合体
を作製する工程と、冷却機能を有するとともにプラズマ
電位に対して負の電位となされた基板ホルダー上に、上
記接合体を載置し、当該接合体に高分子膜の形成とプラ
ズマ中で生じた活性イオン種によるエッチングを交互に
行う工程と、上記保護層を除去する工程を有するので、
エッチングを行うに際して上記第１の基板の温度上昇が
抑えられる。これにより、高分子膜によってサイドエッ
チングが十分に防止されるようになり、異方性の高いエ
ッチングを行うことができるという効果が得られる。
【００６４】この発明によれば、裏面に段差部が形成さ
れた第１の基板の前記段差部表面に、導電性保護層を形
成する工程と、上記第１の基板の裏面に、絶縁性の第２
の基板を接合して接合体を作製する工程と、冷却機能を
有するとともにプラズマ電位に対して負の電位となされ
た基板ホルダー上に、上記接合体を載置し、当該接合体
に高分子膜の形成とプラズマ中で生じた活性イオン種に
よるエッチングを交互に行う工程と、上記導電性保護層
を除去する工程を有するので、エッチングを行うに際し
て上記第２の基板の帯電が抑えられる。これにより、上
記第１の基板と第２の基板の界面で生じるエッチングが
防止され、異方性の高いエッチングを行うことができる
という効果が得られる。
れた第１の基板の前記段差部表面に、導電性保護層を形
成する工程と、上記第１の基板の裏面に、絶縁性の第２
の基板を接合して接合体を作製する工程と、冷却機能を
有するとともにプラズマ電位に対して負の電位となされ
た基板ホルダー上に、上記接合体を載置し、当該接合体
に高分子膜の形成とプラズマ中で生じた活性イオン種に
よるエッチングを交互に行う工程と、上記導電性保護層
を除去する工程を有するので、エッチングを行うに際し
て上記第２の基板の帯電が抑えられる。これにより、上
記第１の基板と第２の基板の界面で生じるエッチングが
防止され、異方性の高いエッチングを行うことができる
という効果が得られる。
【００６５】この発明によれば、上記保護層は、熱伝導
率の高い導電性保護層であるので、エッチングを行うに
際して上記第１の基板の温度上昇や上記第２の基板の帯
電が抑えられる。これにより、高分子膜によってサイド
エッチングが十分に防止されるようになるとともに上記
第１の基板と第２の基板の界面で生じるエッチングが防
止され、異方性の高いエッチングを行うことができると
いう効果が得られる。
率の高い導電性保護層であるので、エッチングを行うに
際して上記第１の基板の温度上昇や上記第２の基板の帯
電が抑えられる。これにより、高分子膜によってサイド
エッチングが十分に防止されるようになるとともに上記
第１の基板と第２の基板の界面で生じるエッチングが防
止され、異方性の高いエッチングを行うことができると
いう効果が得られる。
【００６６】この発明によれば、半導体基板の裏面の段
差部形成領域に、不純物をドープすることで不純物層を
形成する工程と、上記半導体基板の裏面に、熱伝導率の
低い基板または絶縁性基板を接合して接合体を作製する
工程と、冷却機能を有するとともにプラズマ電位に対し
て負の電位となされた基板ホルダー上に、上記接合体を
載置し、当該接合体に高分子膜の形成とプラズマ中で生
じた活性イオン種によるエッチングを交互に行う工程
と、上記不純物層を除去することで上記第１の基板に段
差部を形成する工程を有するので、エッチングを行うに
際して、接合体に空隙が存在していることによる半導体
基板の放熱不良や基板の接合界面での帯電が抑えられ
る。これによって高分子膜によってサイドエッチングが
確実に防止されるようになるとともに基板の接合界面で
のエッチングが防止され、異方性の高いエッチングを行
うことができるという効果が得られる。
差部形成領域に、不純物をドープすることで不純物層を
形成する工程と、上記半導体基板の裏面に、熱伝導率の
低い基板または絶縁性基板を接合して接合体を作製する
工程と、冷却機能を有するとともにプラズマ電位に対し
て負の電位となされた基板ホルダー上に、上記接合体を
載置し、当該接合体に高分子膜の形成とプラズマ中で生
じた活性イオン種によるエッチングを交互に行う工程
と、上記不純物層を除去することで上記第１の基板に段
差部を形成する工程を有するので、エッチングを行うに
際して、接合体に空隙が存在していることによる半導体
基板の放熱不良や基板の接合界面での帯電が抑えられ
る。これによって高分子膜によってサイドエッチングが
確実に防止されるようになるとともに基板の接合界面で
のエッチングが防止され、異方性の高いエッチングを行
うことができるという効果が得られる。
【００６７】この発明によれば、裏面に段差部が形成さ
れた第１の基板の裏面に、放熱用孔部が形成された熱伝
導率の低い第２の基板を接合して接合体を作製する工程
と、冷却機能を有するとともにプラズマ電位に対して負
の電位となされた基板ホルダー上に、上記接合体を載置
し、当該接合体に高分子膜の形成とプラズマ中で生じた
活性イオン種によるエッチングを交互に行う工程を有す
るので、エッチングを行うに際して上記第１の基板の温
度上昇が抑えられる。これにより、高分子膜によってサ
イドエッチングが十分に防止されるようになり、異方性
の高いエッチングを行うことができるという効果が得ら
れる。
れた第１の基板の裏面に、放熱用孔部が形成された熱伝
導率の低い第２の基板を接合して接合体を作製する工程
と、冷却機能を有するとともにプラズマ電位に対して負
の電位となされた基板ホルダー上に、上記接合体を載置
し、当該接合体に高分子膜の形成とプラズマ中で生じた
活性イオン種によるエッチングを交互に行う工程を有す
るので、エッチングを行うに際して上記第１の基板の温
度上昇が抑えられる。これにより、高分子膜によってサ
イドエッチングが十分に防止されるようになり、異方性
の高いエッチングを行うことができるという効果が得ら
れる。
【００６８】この発明によれば、裏面に段差部が形成さ
れた第１の基板の裏面に、放熱用孔部を有する第２の基
板を接合して接合体を作製する工程の前に、第１の基板
の段差部表面に導電性保護層を形成する工程を有すると
ともに、高分子膜の形成とプラズマ中で生じた活性イオ
ン種によるエッチングを交互に行う工程の後に、導電性
保護層を除去する工程を有するので、エッチングを行う
に際して上記第１の基板の温度上昇や上記第２の基板の
帯電が抑えられる。これにより、高分子膜によってサイ
ドエッチングが十分に防止されるようになるとともに上
記第１の基板と第２の基板の界面で生じるエッチングが
防止され、異方性の高いエッチングを行うことができる
という効果が得られる。
れた第１の基板の裏面に、放熱用孔部を有する第２の基
板を接合して接合体を作製する工程の前に、第１の基板
の段差部表面に導電性保護層を形成する工程を有すると
ともに、高分子膜の形成とプラズマ中で生じた活性イオ
ン種によるエッチングを交互に行う工程の後に、導電性
保護層を除去する工程を有するので、エッチングを行う
に際して上記第１の基板の温度上昇や上記第２の基板の
帯電が抑えられる。これにより、高分子膜によってサイ
ドエッチングが十分に防止されるようになるとともに上
記第１の基板と第２の基板の界面で生じるエッチングが
防止され、異方性の高いエッチングを行うことができる
という効果が得られる。
【図１】 この発明の実施の形態１から実施の形態３に
よって製造するデバイスを示す斜視図である。
よって製造するデバイスを示す斜視図である。
【図２】 この発明の実施の形態１による製造方法にお
いて、第１のエッチングマスク及び第２のエッチングマ
スク形成工程を示す断面図である。
いて、第１のエッチングマスク及び第２のエッチングマ
スク形成工程を示す断面図である。
【図３】 この発明の実施の形態１による製造方法にお
いて、第２のエッチングマスクのパターニング工程を示
す断面図である。
いて、第２のエッチングマスクのパターニング工程を示
す断面図である。
【図４】 この発明の実施の形態１による製造方法にお
いて、段差部形成工程を示す断面図である。
いて、段差部形成工程を示す断面図である。
【図５】 この発明の実施の形態１による製造方法にお
いて、保護層形成工程を示す断面図である。
いて、保護層形成工程を示す断面図である。
【図６】 この発明の実施の形態１による製造方法にお
いて、シリコン基板とガラス基板の接合工程を示す断面
図である。
いて、シリコン基板とガラス基板の接合工程を示す断面
図である。
【図７】 この発明の実施の形態１による製造方法にお
いて、第１のエッチングマスクのパターニング工程を示
す断面図である。
いて、第１のエッチングマスクのパターニング工程を示
す断面図である。
【図８】 この発明の実施の形態１による製造方法にお
いて、ディープドライエッチング工程を示す構成図であ
り、（ａ）は断面図、（ｂ）は斜視図である。
いて、ディープドライエッチング工程を示す構成図であ
り、（ａ）は断面図、（ｂ）は斜視図である。
【図９】 この発明の実施の形態１による製造方法にお
いて、保護層除去工程を示す断面図である。
いて、保護層除去工程を示す断面図である。
【図１０】 この発明の実施の形態２による製造方法に
おいて、第１のエッチングマスク及びｎ型反転層形成工
程を示す断面図である。
おいて、第１のエッチングマスク及びｎ型反転層形成工
程を示す断面図である。
【図１１】 この発明の実施の形態２による製造方法に
おいて、ｐ型シリコン基板とガラス基板の接合工程を示
す断面図である。
おいて、ｐ型シリコン基板とガラス基板の接合工程を示
す断面図である。
【図１２】 この発明の実施の形態２による製造方法に
おいて、第１のエッチングマスクのパターニング工程を
示す断面図である。
おいて、第１のエッチングマスクのパターニング工程を
示す断面図である。
【図１３】 この発明の実施の形態２による製造方法に
おいて、ディープドライエッチング工程を示す断面図で
ある。
おいて、ディープドライエッチング工程を示す断面図で
ある。
【図１４】 この発明の実施の形態２による製造方法に
おいて、ｎ型反転層除去工程を示す断面図である。
おいて、ｎ型反転層除去工程を示す断面図である。
【図１５】 この発明の実施の形態３による製造方法に
おいて、シリコン基板とガラス基板の接合工程を示す断
面図である。
おいて、シリコン基板とガラス基板の接合工程を示す断
面図である。
【図１６】 この発明の実施の形態３による製造方法に
おいて、ディープドライエッチング工程を示す断面図で
ある。
おいて、ディープドライエッチング工程を示す断面図で
ある。
【図１７】 この発明の実施の形態３による製造方法に
おいて、接合工程で用いるガラス基板の他の例を示す断
面図である。
おいて、接合工程で用いるガラス基板の他の例を示す断
面図である。
【図１８】 ディープドライエッチングを行うためのエ
ッチング装置を示す模式図である。
ッチング装置を示す模式図である。
【図１９】 ディープドライエッチングの原理を説明す
るための構成図であり、（ａ）はシリコン基板に高分子
膜が形成された状態を示す断面図、（ｂ）はエッチング
工程を示す断面図である。
るための構成図であり、（ａ）はシリコン基板に高分子
膜が形成された状態を示す断面図、（ｂ）はエッチング
工程を示す断面図である。
【図２０】 従来の製造方法において、サイドエッチン
グが生じる過程を示す構成図であり、（ａ）はエッチン
グ前の接合基板の断面図、（ｂ）は貫通孔が形成された
接合基板を示す断面図、（ｃ）は貫通孔形成時にサイド
エッチングが生じた接合基板の断面図である。
グが生じる過程を示す構成図であり、（ａ）はエッチン
グ前の接合基板の断面図、（ｂ）は貫通孔が形成された
接合基板を示す断面図、（ｃ）は貫通孔形成時にサイド
エッチングが生じた接合基板の断面図である。
【図２１】 従来の製造方法において、接合基板界面で
のエッチングを示す断面図である。
のエッチングを示す断面図である。
７ プラズマ、８ 基板ホルダー、９ シリコン基板
（第１の基板）、１１高分子膜、１２ ガラス基板（第
２の基板）、１６ 段差部、１７ 導電性保護層、１８
ｐ型シリコン基板（半導体基板）、１９ ｎ型反転層
（不純物層）、２１，２２ 接合基板（接合体）、２３
放熱用孔部。
（第１の基板）、１１高分子膜、１２ ガラス基板（第
２の基板）、１６ 段差部、１７ 導電性保護層、１８
ｐ型シリコン基板（半導体基板）、１９ ｎ型反転層
（不純物層）、２１，２２ 接合基板（接合体）、２３
放熱用孔部。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平９−330892（ＪＰ，Ａ) 特表 平７−503815（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3065 H05H 1/46
Claims (6)
- 【請求項１】 裏面に段差部が形成された第１の基板の
前記段差部表面に、熱伝導率の高い保護層を形成する工
程と、 上記第１の基板の裏面に、熱伝導率の低い第２の基板を
接合して接合体を作製する工程と、 冷却機能を有するとともにプラズマ電位に対して負の電
位となされた基板ホルダー上に、上記接合体を載置し、
当該接合体に高分子膜の形成とプラズマ中で生じた活性
イオン種によるエッチングを交互に行う工程と、 上記保護層を除去する工程を有するデバイスの製造方
法。 - 【請求項２】 裏面に段差部が形成された第１の基板の
前記段差部表面に、導電性保護層を形成する工程と、 上記第１の基板の裏面に、絶縁性の第２の基板を接合し
て接合体を作製する工程と、 冷却機能を有するとともにプラズマ電位に対して負の電
位となされた基板ホルダー上に、上記接合体を載置し、
当該接合体に高分子膜の形成とプラズマ中で生じた活性
イオン種によるエッチングを交互に行う工程と、 上記導電性保護層を除去する工程を有するデバイスの製
造方法。 - 【請求項３】 保護層は、熱伝導率の高い導電性保護層
であることを特徴とする請求項１または請求項２記載の
デバイスの製造方法。 - 【請求項４】 半導体基板の裏面の段差部形成領域に、
不純物をドープすることで不純物層を形成する工程と、 上記半導体基板の裏面に、熱伝導率の低い基板または絶
縁性基板を接合して接合体を作製する工程と、 冷却機能を有するとともにプラズマ電位に対して負の電
位となされた基板ホルダー上に、上記接合体を載置し、
当該接合体に高分子膜の形成とプラズマ中で生じた活性
イオン種によるエッチングを交互に行う工程と、 上記不純物層を除去することで上記第１の基板に段差部
を形成する工程を有するデバイスの製造方法。 - 【請求項５】 裏面に段差部が形成された第１の基板の
裏面に、放熱用孔部が形成された熱伝導率の低い第２の
基板を接合して接合体を作製する工程と、 冷却機能を有するとともにプラズマ電位に対して負の電
位となされた基板ホルダー上に、上記接合体を載置し、
当該接合体に高分子膜の形成とプラズマ中で生じた活性
イオン種によるエッチングを交互に行う工程を有するデ
バイスの製造方法。 - 【請求項６】 裏面に段差部が形成された第１の基板の
裏面に、放熱用孔部が形成された熱伝導率の低い第２の
基板を接合して接合体を作製する工程の前に、第１の基
板の段差部表面に導電性保護層を形成する工程を有する
とともに、 高分子膜の形成とプラズマ中で生じた活性イオン種によ
るエッチングを交互に行う工程の後に、導電性保護層を
除去する工程を有することを特徴とする請求項５記載の
デバイスの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11122317A JP3032203B1 (ja) | 1999-04-28 | 1999-04-28 | デバイスの製造方法 |
| DE1999129776 DE19929776A1 (de) | 1999-04-28 | 1999-06-29 | Verfahren zur Herstellung eines Geräts |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11122317A JP3032203B1 (ja) | 1999-04-28 | 1999-04-28 | デバイスの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP3032203B1 true JP3032203B1 (ja) | 2000-04-10 |
| JP2000315678A JP2000315678A (ja) | 2000-11-14 |
Family
ID=14832974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11122317A Expired - Fee Related JP3032203B1 (ja) | 1999-04-28 | 1999-04-28 | デバイスの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3032203B1 (ja) |
| DE (1) | DE19929776A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6808956B2 (en) | 2000-12-27 | 2004-10-26 | Honeywell International Inc. | Thin micromachined structures |
| US20050095814A1 (en) * | 2003-11-05 | 2005-05-05 | Xu Zhu | Ultrathin form factor MEMS microphones and microspeakers |
| JP4556454B2 (ja) * | 2004-03-15 | 2010-10-06 | パナソニック電工株式会社 | 半導体装置の製造方法 |
| JP6515691B2 (ja) * | 2015-06-10 | 2019-05-22 | 株式会社デンソー | 半導体装置の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4882933A (en) * | 1988-06-03 | 1989-11-28 | Novasensor | Accelerometer with integral bidirectional shock protection and controllable viscous damping |
| US5883005A (en) * | 1994-03-25 | 1999-03-16 | California Institute Of Technology | Semiconductor etching by hyperthermal neutral beams |
| DE19632060B4 (de) * | 1996-08-09 | 2012-05-03 | Robert Bosch Gmbh | Verfahren zur Herstellung eines Drehratensensors |
| DE19706682C2 (de) * | 1997-02-20 | 1999-01-14 | Bosch Gmbh Robert | Anisotropes fluorbasiertes Plasmaätzverfahren für Silizium |
-
1999
- 1999-04-28 JP JP11122317A patent/JP3032203B1/ja not_active Expired - Fee Related
- 1999-06-29 DE DE1999129776 patent/DE19929776A1/de not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000315678A (ja) | 2000-11-14 |
| DE19929776A1 (de) | 2000-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4465315B2 (ja) | ウェファ基板のキャビティを含む構造とその製造方法 | |
| JP4847635B2 (ja) | 種々の基板を異方性プラズマ加工する方法 | |
| JPH1051048A (ja) | 半導体基板のドライエッチング方法 | |
| JPS6126225A (ja) | 反応性イオン・エツチング方法 | |
| JPS6235267B2 (ja) | ||
| CN107039292A (zh) | 元件芯片的制造方法、电子部件安装构造体及其制造方法 | |
| JP2000114607A (ja) | 赤外線センサを製造する方法 | |
| JP3032203B1 (ja) | デバイスの製造方法 | |
| TWI765524B (zh) | 半導體裝置及其形成方法 | |
| JPH0471334B2 (ja) | ||
| JPH1065233A (ja) | ドライエッチング装置 | |
| US7365019B2 (en) | Atmospheric process and system for controlled and rapid removal of polymers from high aspect ratio holes | |
| US20040087054A1 (en) | Disposable barrier technique for through wafer etching in MEMS | |
| Shul et al. | Selective deep-Si-trench etching with dimensional control | |
| CN106560916B (zh) | 元件芯片的制造方法 | |
| JP2000114207A (ja) | 微細加工方法及び装置 | |
| US7081411B2 (en) | Wafer etching techniques | |
| JPS60120525A (ja) | 反応性イオンエツチング方法 | |
| Elwenspoek et al. | Silicon micromachining | |
| CN108172513A (zh) | 使用具有由不含氧材料形成的顶板的室进行蚀刻 | |
| Lau et al. | Development of package level hybrid silicon heat sink for hotspots cooling | |
| JP2548177B2 (ja) | ドライエツチングの方法 | |
| RU2672033C1 (ru) | Способ формирования областей кремния в объеме кремниевой пластины | |
| JPH07135247A (ja) | 半導体装置の製造方法 | |
| KR100364073B1 (ko) | 플라즈마 식각 장치 및 이를 이용한 식각 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |