JPH08130314A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法

Info

Publication number
JPH08130314A
JPH08130314A JP29226094A JP29226094A JPH08130314A JP H08130314 A JPH08130314 A JP H08130314A JP 29226094 A JP29226094 A JP 29226094A JP 29226094 A JP29226094 A JP 29226094A JP H08130314 A JPH08130314 A JP H08130314A
Authority
JP
Japan
Prior art keywords
metal wiring
film
wiring
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP29226094A
Other languages
English (en)
Other versions
JP3494720B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP29226094A priority Critical patent/JP3494720B2/ja
Priority to US08/550,232 priority patent/US5877083A/en
Publication of JPH08130314A publication Critical patent/JPH08130314A/ja
Application granted granted Critical
Publication of JP3494720B2 publication Critical patent/JP3494720B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【目的】 半導体デバイス（特に絶縁基板上に形成され
る回路）において、層間絶縁膜のピンホールに起因する
層間ショートを低減させる。 【構成】 絶縁表面上にアルミニウム、タンタル、チタ
ン等陽極酸化物を形成しやすい金属を主成分とする配線
を形成し、それを覆って、層間絶縁物を形成する。その
後、基板を酒石酸アンモニウム等の電解溶液に浸し、配
線を一方の電極として電流を通じ、対向電極との電位差
を徐々に上げることにより、層間絶縁物のピンホールに
よって配線の露出していた部分に選択的に陽極酸化物を
形成し、絶縁性を高める。

Description

【発明の詳細な説明】
【０００１】
【発明の利用分野】本発明は、アクティブマトリクス型
の液晶ディスプレーやイメージセンサーに用いられる薄
膜トランジスタ（一般にＴＦＴと称される）を有する半
導体回路、半導体装置の作製方法に関する。
【０００２】
【従来の技術】近年、絶縁基板上にＴＦＴを形成する技
術が開発され、液晶ディスプレーやイメエージンサー等
に応用されている。このような技術において問題となっ
たのは層間のショートであった。絶縁基板上に形成され
るＴＦＴも従来の半導体集積回路と良く似た技術を用い
るのであるが、以下の点で異なり、それが、層間のショ
ートという問題をもたらすものと推定される。。
【０００３】第１は、絶縁体の基板であるので静電気を
除去することが難しく、成膜ダスト等の塵が基板に付着
しやすいという点である。基板に付着した塵をそのまま
にして層間絶縁物を成膜すると、後に塵が剥がれた際に
ピンホールとなり、層間の絶縁性を弱める。第２は、基
板の耐熱性の問題から、半導体集積回路において良く用
いられるようなリンガラス（ＰＳＧ）のリフロー技術が
用いることができず、また、層間絶縁物の成膜方法もプ
ラズマＣＶＤ法等に限られるため、段差被覆性が悪く、
また、成膜時にダスト等が発生しやすいという問題があ
った。段差被覆性が悪いと、層間絶縁物にクラック等が
発生しやすく、層間ショートの要因となる。
【０００４】
【発明が解決しようとする課題】本明細書で開示する発
明は、上記の問題を鑑みてなされたものであり、配線層
間の絶縁性を向上させることを目的とする。本発明で
は、下層の金属配線と上層の別の金属配線、半導体被
膜、その他導電性被膜との間の層間絶縁物に発生するピ
ンホール、クラック等を塞ぐことにより絶縁性を高め、
上記の目的を成就するものである。
【０００５】
【課題を解決するための手段】本発明は、絶縁基板上に
下層の金属配線を陽極酸化可能な材料で構成し、その上
に層間絶縁物を形成した後、絶縁基板と負極となる電極
とを適当な電解溶液中に設置し、金属配線に正、前記負
電極に負の電圧を印加することによって、いわゆるバリ
ヤ型の陽極酸化と同じ処理（以下、この処理を陽極酸化
処理と称する）を施したのち、上層の金属配線、半導体
被膜、導電性被膜等を形成する。すなわち、層間絶縁物
にピンホール、クラック等が生じて、下層の金属配線が
露出していたとしても、上記の処理によって、露出面の
金属表面が酸化されることにより、絶縁性の被膜とする
ことができるのである。
【０００６】この目的のためには、下層の金属配線はア
ルミニウム、タンタル、チタンを主成分とする材料で構
成されていることが望ましい。特に、配線材料としてア
ルミニウムを用いる場合には、スカンジウム（Ｓｃ）、
ジルコニウム（Ｚｒ）等が適量添加されていると、ヒロ
ック（アルミニウム結晶の異常成長による膜表面や側面
での突起の発生）を防止するうえで効果がある。一方、
通常、ヒロック防止に使用される珪素を添加することは
好ましくなかった。これは、珪素添加のアルミニウムで
は良好な陽極酸化物が得られないことに起因するものと
推定される。本発明においては、下層の金属配線の全て
が層間絶縁物で被覆されている必要はない。本発明の目
的が配線間のショートを防止するものであることを考え
ると、配線間のショートの起こりうる場所、すなわち、
上層配線と下層配線の交差する部分のみに層間絶縁物が
形成されていればよい。
【０００７】例えば、トップゲイト型ＴＦＴにおいて、
活性層の上には層間絶縁物を設けなくても、活性層上で
はゲイト電極・配線と上層の配線が交差することがない
ので、問題はない。そして、このような場合には、下層
の金属配線（この場合はゲイト電極・配線である）はそ
の表面が露出されたまま電解溶液に浸されるので、通常
の陽極酸化が起こる。そして、ゲイト電極の側面と上面
には陽極酸化物が形成されるのである。特に側面の陽極
酸化物は、特開平５−２６７６６７に開示されているよ
うな、オフセット領域を有する構造を形成する上で有効
である。本発明においては、下層の金属配線はゲイト配
線のように、その下層のいかなる配線・導電材料からも
電気的に絶縁されている配線であるとより好ましい。こ
のような場合には、陽極酸化処理において、他の電流通
路を通じて、電流リークが無いからである。
【０００８】例えば、Ｎ型珪素に金属配線が接続された
状態で、層間絶縁物が形成されているとしよう。Ｎ型珪
素上にも、また、金属配線上にも層間絶縁物には同様に
ピンホールが存在するはずである。このような状態で
は、金属配線を陽極酸化処理するつもりでも、多くの電
流はＮ型珪素に流れてしまう。そして、Ｎ型珪素は陽極
酸化されない（より正確には絶縁性の高い被膜が得られ
ない）ので、Ｎ型珪素のピンホールを通じて、電流が流
れる一方である。当然、金属配線上のピンホールは塞が
れない。本発明はトップゲイト型ＴＦＴでも、ボトムゲ
イト型ＴＦＴでも同様に実施できる。特に、後者の場合
には、下層配線をゲイト電極・配線とすれば、層間絶縁
物はゲイト絶縁膜をも兼ねることとなる。
【０００９】
【作用】本発明の作用を図５を用いて説明する。下層の
金属配線５０１を覆って、層間絶縁物５０２を形成する
と、塵や段差被覆性に起因する多くのピンホールやクラ
ック５０３が発生する。この状態で上層の配線を形成す
ればこれらのピンホールやクラックによって上層の配線
と下層の配線の間でショートが発生する。（図５
（Ａ）） これに対し、本発明の陽極酸化処理を実施すると、これ
らのピンホールの部分の金属は陽極酸化されて、絶縁性
の高い酸化物５０４が形成される。ただし、金属配線５
０１と接していない部分のピンホールはそのままである
が、この部分のピンホールが上下ショートに関係するこ
とはないので、全く問題はない。（図５（Ｂ））
【００１０】しかる後に上層配線５０５を形成しても、
ピンホールの中に陽極酸化物５０４が存在するので、上
層配線５０５が下層配線５０１に接触することがないの
で、層間ショートは発生しない。（図５（Ｃ）） 絶縁性はピンホールに形成される陽極酸化物５０４の厚
さに依存し、それは陽極酸化処理の最高電圧に依存す
る。すなわち、最高電圧が高いほど絶縁性が良好とな
る。ただし、高い電圧を印加すると素子が絶縁破壊を起
こしてしまうこともあり、素子構造に応じて印加する電
圧を決定しなければならない。一般には、１００Ｖ以上
とすると十分な絶縁性が得られるが、それ以下でも構わ
ない。
【００１１】このような目的では、従来、ボトムゲイト
型ＴＦＴにおいても同様に陽極酸化処理をほどこすこと
が提案されている。その様子を図６に示す。通常の場
合、絶縁表面６０１上に下層の金属配線６０２、６０３
を形成する。配線６０２はゲイト電極でもある。そし
て、この配線を陽極酸化することにより、その表面に適
切な厚さの陽極酸化物被膜６０４、６０５を形成する。
（図６（Ａ）） その後、ゲイト絶縁膜兼層間絶縁物６０６を形成する。
（図６（Ｂ）） そして、以後、活性層６０７、エッチングストッパー６
０８、ソース／ドレイン６０９、透明導電材料等による
上層配線６１０、６１１を形成する。下層配線６０３と
上層配線６１１の交差する部分６１２に注目すれば、配
線間に層間絶縁物６０６に加えて、絶縁性の高い陽極酸
化物６０５も存在するので、該部分における絶縁性は著
しく向上させることができる。
【００１２】しかしながら、この方法は以下の問題を有
していた。第１はゲイト絶縁膜に金属酸化物（陽極酸化
物）層が含まれるため、ＴＦＴの特性が概して悪いとい
うことである。この点に関しては、電界効果移動度の低
い非晶質珪素ＴＦＴではさほど問題とならなかったが、
より電界効果移動度の高い結晶性珪素ＴＦＴでは、非常
に不利であった。
【００１３】第２は、例えば、層間絶縁物にコンタクト
ホールを開孔して、下層配線６０３と上層配線６１１を
接続させようとしても、陽極酸化物６０５が障害となっ
て不便が生じることである。すなわち、陽極酸化物のエ
ッチングが非常に難しいということがある。陽極酸化物
のエッチングにはドライエッチングを用いることはほと
んど不可能で、大抵、ウェットエッチングが用いられ
る。しかし、エッチングレートが通常のゲイト絶縁膜の
材料として用いられる酸化珪素や窒化珪素に比較して遅
いとか、別のエッチャントを使用しなければならない、
というような問題があった。このため、工程数や処理装
置が余分に必要となった。
【００１４】また、下層配線としてアルミニウムを用い
た場合には、陽極酸化物６０５は酸化アルミニウムとな
る。酸化アルミニウムのエッチャントとしては、クロム
酸が有効であるが、これは廃液として流出した場合、有
害な六価クロムとなるので、使用は差し控えることが望
まれる。この第２の問題は、ボトムゲイト型ＴＦＴのみ
ならず、層間絶縁性を向上させるために下層配線表面を
陽極酸化する場合全てに共通する問題であった。
【００１５】これに対し、本発明により第１および第２
の問題を解決する上で有効である。第１の問題に関して
は、本発明ではゲイト電極の表面全体が陽極酸化される
ということがないので、ＴＦＴの特性に及ぼす陽極酸化
物の影響は極めて限られる。また、第２の問題に関して
は、下層配線の表面全体が陽極酸化物で被覆されている
のではないので、コンタクトホールの開孔には、ドライ
エッチング法を用いることもできるし、ウェトエッチン
グ法でも、実質的に層間絶縁物のエッチングだけでよい
ので、工程が簡単である。また、有害な薬品を使用する
必要もない。
【００１６】
【実施例】
〔実施例１〕本実施例の作製工程を図１に示す。まず図
１（Ａ）に示すようにガラス基板（バリウム硼珪酸ガラ
ス、本実施例ではコーニング７０５９）１０１上に下地
膜として酸化珪素膜１０２を３０００Åの厚さにスパッ
タ法またはプラズマＣＶＤ法で成膜した。次に燐をドー
プしてＮ型の導電型とした多結晶もしくは微結晶の珪素
膜を３０００Åの厚さにプラズマＣＶＤ法または減圧熱
ＣＶＤ法で成膜し、これをエッチングして、島状領域１
０３を形成した。これはＴＦＴのソース／ドレインとな
るものである。
【００１７】その後、プラズマＣＶＤ法または減圧熱Ｃ
ＶＤ法で厚さ３００Åの非晶質珪素膜を形成し、これを
エッチングして、島状領域１０４を形成した。本実施例
では島状領域１０４はソース／ドレイン１０３を覆うよ
うに配置せしめた。この島状領域１０４はＴＦＴの活性
層となる。（図１（Ａ）） 次にゲイト絶縁膜として窒化珪素膜１０５をプラズマＣ
ＶＤ法により、３０００Åの厚さに成膜した。そして、
アルミニウムの膜をスパッタ法で５０００Åの厚さに成
膜した。アルミニウム膜には０．１〜０．５重量％のス
カンジウム（Ｓｃ）、あるいは０．２〜４原子％のジル
コニウム（Ｚｒ）を含有せしめると、ヒロックの発生を
抑制でき、また、ピンホールの封鎖にも有効であった。
そして、アルミニウム膜をエッチングしてＴＦＴのゲイ
ト電極１０６、ゲイト配線１０７、１０８を形成した。
（図１（Ｂ））
【００１８】そして、プラズマＣＶＤ法によって、層間
絶縁物として厚さ４０００Åの酸化珪素膜１０９を形成
したが、酸化珪素膜にはさまざまな理由からピンホール
やクラック１１０が発生した。（図１（Ｃ）） そこで、陽極酸化処理により、これらのピンホールやク
ラック１１０を塞いだ。まず、５％の酒石酸が含まれ、
アンモニアによってｐＨ＝６．９〜７．１に調整された
エチレングルコール溶液中に基板１０１と負電極として
白金電極を設置した。そして、基板１０１上の配線１０
６〜１０８に正の、負電極に負の電圧を印加した。その
電位差は、１〜１０Ｖ／分で上昇させた。本実施例で
は、最高電圧は１２０Ｖまで上昇させた。この結果、ピ
ンホールやクラック１１０の部分のアルミニウム配線の
表面が陽極酸化されて塞がれた。ただし、配線１０６〜
１０８に接していないピンホールはそのまま残存した
が、これは層間ショートの原因とならない。（図１
（Ｄ））
【００１９】その後、層間絶縁物１０９とゲイト絶縁膜
１０５にコンタクトホールを形成し、通常の配線形成技
術によって、アルミニウムの金属配線１１１、１１２を
形成した。アルミニウムにはシリコンやタングステンを
１〜５原子％混入させてもよかった。特にゲイト配線１
０７に対するコンタクトホール１１３は、実質的に層間
絶縁物１０９のエッチングのみでよかったので容易に形
成できた。また、ピンホールが塞がれた結果、ゲイト配
線１０８と配線１１２の交差部１１４における層間ショ
ートもなかった。（図１（Ｅ）） 以上によって基本的な回路が形成できた。その後、さら
に上層の配線や層間絶縁物、透明導電性被膜等を形成し
てもよい。
【００２０】〔実施例２〕本実施例の作製工程を図２に
示す。まず図２（Ａ）に示すようにガラス基板（アルミ
ナ珪酸ガラス、本実施例ではコーニング１７３７）２０
１上に下地膜として酸化珪素膜２０２を２０００Åの厚
さにスパッタ法またはプラズマＣＶＤ法で成膜した。次
に燐をドープしてＮ型の導電型とした非晶質珪素膜を３
０００Åの厚さにプラズマＣＶＤ法または減圧熱ＣＶＤ
法で成膜し、これをエッチングして、島状領域２０３を
形成した。これはＴＦＴのソース／ドレインとなるもの
である。
【００２１】その後、プラズマＣＶＤ法または減圧熱Ｃ
ＶＤ法で厚さ５００Åの非晶質珪素膜２０４を形成し
た。そして、珪素膜を５００〜６５０℃、例えば、５５
０℃で４時間の熱アニールをおこなうことにより、結晶
化させた。熱アニールに際しては、特開平６−２４４１
０４に示されるように、ニッケル、コバルト、パラジウ
ム、鉄、白金等の金属元素を微量添加すると、これらの
金属の触媒作用によりより低温、短時間で結晶化が進行
する。次にゲイト絶縁膜として酸化珪素膜２０５をプラ
ズマＣＶＤ法により、３０００Åの厚さに成膜した。そ
して、アルミニウムの膜をスパッタ法で５０００Åの厚
さに成膜した。アルミニウム膜には０．１〜０．５重量
％のスカンジウム（Ｓｃ）、あるいは０．２〜４原子％
のジルコニウム（Ｚｒ）を含有せしめるとよい。（図２
（Ａ））
【００２２】そして、アルミニウム膜２０６、ゲイト絶
縁膜２０５、珪素膜２０４をエッチングして、ゲイト電
極２０９、ゲイト絶縁膜２０８、活性層２０７、ゲイト
配線２１０、２１１を形成した。本実施例の構造のＴＦ
Ｔは、実施例１のものと同様、順スタガー型であるが、
活性層のエッチングとゲイト電極のエッチングが同時に
おこなわれるので、その分だけ工程を削減できる。さら
に、プラズマＣＶＤ法によって、層間絶縁物として厚さ
３０００Åの酸化珪素膜２１２を形成したが、酸化珪素
膜にはさまざまな理由からピンホールやクラック２１３
が発生した。特に、本実施例では層間絶縁物が実施例１
よりも薄く、かつ、下層の配線の段差がゲイト絶縁膜の
分だけ厚いため、段差被覆性に問題があり、配線側面の
クラックが目立った。（図２（Ｂ））
【００２３】そこで、実施例１と同様の陽極酸化処理に
より、これらのピンホールやクラック２１３を塞いだ。
本実施例では最高電圧は１５０Ｖまで上昇させた。この
結果、ピンホールやクラック２１３の部分のアルミニウ
ム配線の表面が陽極酸化されて塞がれた。ただし、配線
２０９〜２１１に接していないピンホールはそのまま残
存したが、これは層間ショートの原因とならない。（図
２（Ｃ））
【００２４】その後、層間絶縁物２１２にコンタクトホ
ールを形成し、通常の配線形成技術によって、アルミニ
ウムの金属配線２１４、２１５を形成した。アルミニウ
ムにはシリコンやタングステンを１〜５原子％混入させ
てもよかった。ゲイト配線２１０に対するコンタクトホ
ール２１６は、実質的に層間絶縁物２１２のエッチング
のみでよかったので容易に形成できた。また、ピンホー
ルが塞がれた結果、ゲイト配線２１１と配線２１５の交
差部２１７における層間ショートもなかった。（図２
（Ｄ）） 以上によって基本的な回路が形成できた。本実施例の順
スタガーＴＦＴの構造は通常のものと異なるので、その
層構造を図２（Ｅ）に示す。その後、さらに上層の配線
や層間絶縁物、透明導電性被膜等を形成してもよい。
【００２５】〔実施例３〕本実施例の作製工程を図３に
示す。まず図３（Ａ）に示すようにガラス基板（バリウ
ム硼珪酸ガラス、本実施例ではコーニング７０５９）３
０１上に下地膜として酸化珪素膜３０２を３０００Åの
厚さにスパッタ法またはプラズマＣＶＤ法で成膜した。
そして、タンタルの膜をスパッタ法で３０００Åの厚さ
に成膜し、これをエッチングしてＴＦＴのゲイト電極３
０３、ゲイト配線３０４、３０５を形成した。
【００２６】次にゲイト絶縁膜として厚さ３０００Åの
窒化珪素膜３０６をプラズマＣＶＤ法により成膜した。
この段階ではゲイト絶縁膜に多数のピンホール、クラッ
ク３０７が存在した。（図３（Ａ）） そこで、陽極酸化処理により、これらのピンホールやク
ラック３０７を塞いだ。まず、５％の酒石酸アンモニウ
ム（ｐＨ＝６．９〜７．１）のエチレングルコール溶液
中に基板３０１と負電極として白金電極を設置した。そ
して、基板３０１上の配線３０３〜３０５に正の、負電
極に負の電圧を印加した。その電位差は、１〜１０Ｖ／
分で上昇させた。本実施例では、最高電圧は６０Ｖまで
上昇させた。この結果、ピンホールやクラック１１０の
部分のアルミニウム配線の表面が陽極酸化されて塞がれ
た。（図３（Ｂ））
【００２７】その後、厚さ３００Åの非晶質水素化珪素
膜３０８と、厚さ３０００Åの窒化珪素膜を連続的にプ
ラズマＣＶＤ法で成膜した。そして、窒化珪素膜をエッ
チングしてエッチングストッパー３０９を形成した。エ
ッチングストッパーの形成には、公知の裏面照射による
ゲイト電極に対して自己整合的に形成する方法を用いて
もよい。（図３（Ｃ）） 次に燐をドープしてＮ型の導電型とした微結晶の珪素膜
を３０００Åの厚さにプラズマＣＶＤ法で成膜し、これ
と、先に成膜された非晶質珪素膜３０８をエッチングし
て、ソース／ドレイン３１１を形成した。（図３
（Ｄ））
【００２８】その後、ゲイト絶縁膜（層間絶縁物）３０
６をエッチングして、ゲイト配線３０４にコンタクトホ
ールを形成した。そして、スパッタリング法によって、
ＩＴＯ（インディウム錫酸化物）膜を１０００Åの厚さ
に形成し、これをエッチングして、配線３１２、３１３
を形成した。ゲイト配線３０４に対するコンタクトホー
ル３１４は、実質的にゲイト絶縁膜３０６のエッチング
のみでよかったので容易に形成できた。また、ピンホー
ルが塞がれた結果、ゲイト配線３０５と配線３１３の交
差部３１５における層間ショートもなかった。（図３
（Ｅ））
【００２９】〔実施例４〕本実施例の作製工程を図４に
示す。まず図４（Ａ）に示すようにガラス基板（アルミ
ナ珪酸ガラス、本実施例ではコーニング１７３７）４０
１上に下地膜として厚さ２０００Åの酸化珪素膜４０２
と、厚さ５００Åの島状の結晶性珪素領域４０３を形成
した。さらに、ゲイト絶縁膜として、厚さ１２００Åの
酸化珪素膜４０４を、また、ゲイト電極４０５、ゲイト
配線４０６、４０７を形成した。ゲイト電極・配線は、
アルミニウムに０．３重量％のスカンジウムを添加した
ものを用いた。（図４（Ａ）） 次に層間絶縁物として厚さ４０００Åの窒化珪素膜４０
８をプラズマＣＶＤ法により成膜した。この層間絶縁物
はＴＦＴに大気中の水分等が侵入するのを防止するパッ
シベーション膜としての機能を有する。この段階では層
間絶縁物には多数のピンホール、クラック４０９が存在
した。（図４（Ｂ））
【００３０】そして、ＴＦＴの活性層上の層間絶縁物を
除去し、その他の部分にのみ層間絶縁物を除去し、ゲイ
ト電極４０５を露出させた。このエッチングにおいて
は、窒化珪素と酸化珪素、アルミニウムの選択比の高い
三塩化フッ素（ＣｌＦ3 ）や一塩化フッ素（ＣｌＦ）を
用いればよい。すなわち、フォトジレストでパターニン
グされた基板を室温〜１５０℃に保ち、上記気体の雰囲
気に放置することによりエッチングがおこなわれる。上
記ガスは窒化珪素に対するエッチング速度は酸化珪素の
１０倍程度であり、また、アルミニウムに対しては表面
の約１０００Åがフッ化されるもののエッチングされな
いという特徴を有する。反応終了後は基板を水洗するこ
とにより、フッ化アルミニウム被膜は溶解し、金属アル
ミニウム表面が得られる。（図４（Ｃ））
【００３１】その後、陽極酸化処理により、層間絶縁物
４１０に存在するピンホールやクラックを塞いだ。ま
ず、５％の酒石酸アンモニウム（ｐＨ＝６．９〜７．
１）のエチレングルコール溶液中に基板３０１と負電極
として白金電極を設置した。そして、基板３０１上の配
線３０３〜３０５に正の、負電極に負の電圧を印加し
た。その電位差は、１〜１０Ｖ／分で上昇させた。本実
施例では、最高電圧は１２０Ｖまで上昇させた。この結
果、ピンホールやクラック１１０の部分のアルミニウム
配線の表面が陽極酸化されて塞がれた。加えて、層間絶
縁物で被覆されていない活性層上のゲイト電極４０５の
側面および上面には陽極酸化物層４１１が形成された。
本実施例では２０００Åの酸化物層が得られた。その
後、ゲイト電極４０５およびその側面の陽極酸化物層４
１１を用いて自己整合的にＮ型不純物領域（ソース／ド
レイン）４１２を形成した。（図４（Ｄ））
【００３２】次に、ゲイト絶縁膜４０４をエッチングし
て、ＴＦＴのソース／ドレインにコンタクトホールを形
成した。続いて、層間絶縁物４１０をエッチングして、
ゲイト配線４０６にコンタクトホールを形成した。この
コンタクトホールの形成は同時におこなってもよいが、
層間絶縁物４１０とゲイト絶縁膜４０４のエッチングが
ほぼ同時に終了するよう、各絶縁膜のエッチングレート
を考慮して膜厚を決定しないと難しい。特に本実施例の
ようにゲイト絶縁膜と層間絶縁物が異なる材質である場
合には、各コンタクトホールは別々に形成するのが好ま
しい。その後、上層の配線４１３、４１４、４１５をア
ルミニウムを主成分とする金属によって形成した。ゲイ
ト配線４０６に対するコンタクトホール４１６は、実質
的に層間絶縁物４１０のエッチングのみでよかったので
容易に形成できた。また、ピンホールが塞がれた結果、
ゲイト配線４０７と配線４１５の交差部４１７における
層間ショートもなかった。（図４（Ｅ））
【００３３】
【発明の効果】上記の実施例で示したように、本発明に
よって配線層間のショートを抑制することができた。ま
た、下層配線に対するコンタクトホールの形成も容易で
あった。このように、本発明は工業上、有益な発明であ
る。
【図面の簡単な説明】
【図１】 本発明の実施例を示す。（実施例１）
【図２】 本発明の実施例を示す。（実施例２）
【図３】 本発明の実施例を示す。（実施例３）
【図４】 本発明の実施例を示す。（実施例４）
【図５】 本発明の原理を示す。
【図６】 従来の作製例を示す。
【符号の説明】
１０１ ガラス基板 １０２ 酸化珪素膜（下地膜） １０３ ソース／ドレイン １０４ 活性層 １０５ ゲイト絶縁膜 １０６〜１０８ ゲイト電極・配線 １０９ 層間絶縁膜（酸化珪素膜） １１０ ピンホール・クラック １１１、１１２ 金属配線・電極 １１３ ゲイト配線と上層の金属配線の
コンタクト部 １１４ ゲイト配線と上層の金属配線の
交差部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/768 21/336 9056−4Ｍ Ｈ０１Ｌ 29/78 ６１６ Ｊ

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 絶縁表面上に陽極酸化可能な材料により
    第１の金属配線を形成する第１の工程と、 前記第１の金属配線の全部もしくは一部を覆って、層間
    絶縁物を形成する第２の工程と、 前記第１の金属配線に電解溶液中で通電することにより
    前記第１の金属配線上の層間絶縁物に存在するピンホー
    ルをバリヤ型の陽極酸化物で塞ぐ第３の工程と、 前記第１の金属配線上で、かつ、前記層間絶縁物上に第
    ２の金属配線を形成する第４の工程と、を有することを
    特徴とする半導体装置の作製方法。
  2. 【請求項２】 絶縁基板上に第１の金属配線と、それと
    交差する第２の金属配線を有する半導体装置を作製する
    方法において、 陽極酸化可能な材料により第１の金属配線を形成する第
    １の工程と、 前記第１の金属配線上で、少なくとも第２の金属配線と
    交差する部分に層間絶縁物を形成する第２の工程と、 前記絶縁基板と負極となる電極を電解溶液中に設置し、
    前記第１の金属配線に正、前記負電極に負の電圧を印加
    する第３の工程と、 前記第１の金属配線上に第２の金属配線を形成する第４
    の工程と、を有することを特徴とする半導体装置の作製
    方法。
  3. 【請求項３】 絶縁基板上に金属配線と、それと交差す
    る半導体被膜を有する半導体装置を作製する方法におい
    て、 陽極酸化可能な材料の金属配線を形成する第１の工程
    と、 前記金属配線上で、少なくとも前記半導体被膜と交差す
    る部分に層間絶縁物を形成する第２の工程と、 前記絶縁基板と負極となる電極を電解溶液中に設置し、
    前記第１の金属配線に正、前記負電極に負の電圧を印加
    する第３の工程と、 前記金属配線上に半導体被膜を形成する第４の工程と、
    を有することを特徴とする半導体装置の作製方法。
  4. 【請求項４】 請求項１乃至３において、第１の金属配
    線はゲイト配線であることを特徴とする半導体装置の作
    製方法。
  5. 【請求項５】 請求項１乃至３において、第１の金属配
    線はアルミニウム、タンタル、チタンを主成分とするこ
    とを特徴とする半導体装置の作製方法。
  6. 【請求項６】 請求項１乃至３において、前記層間絶縁
    物は薄膜トランジスタの活性層上には設けられないこと
    を特徴とする半導体装置の作製方法。
  7. 【請求項７】 請求項１乃至３において、第１の金属配
    線はその下層のいかなる配線・導電材料からも電気的に
    絶縁されていることを特徴とする半導体装置の作製方
    法。
  8. 【請求項８】 請求項１乃至３において、前記層間絶縁
    物は薄膜トランジスタのゲイト絶縁膜でもあることを特
    徴とする半導体装置の作製方法。
  9. 【請求項９】 請求項２または３の第３の工程におい
    て、第１の金属配線と負電極の間の最大電圧は１００Ｖ
    以上であることを特徴とする半導体装置の作製方法。
JP29226094A 1994-11-01 1994-11-01 半導体装置及びその作製方法、ならびにアクティブマトリクス型の液晶ディスプレー及びイメージセンサー Expired - Fee Related JP3494720B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP29226094A JP3494720B2 (ja) 1994-11-01 1994-11-01 半導体装置及びその作製方法、ならびにアクティブマトリクス型の液晶ディスプレー及びイメージセンサー
US08/550,232 US5877083A (en) 1994-11-01 1995-10-30 Method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29226094A JP3494720B2 (ja) 1994-11-01 1994-11-01 半導体装置及びその作製方法、ならびにアクティブマトリクス型の液晶ディスプレー及びイメージセンサー

Publications (2)

Publication Number Publication Date
JPH08130314A true JPH08130314A (ja) 1996-05-21
JP3494720B2 JP3494720B2 (ja) 2004-02-09

Family

ID=17779491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29226094A Expired - Fee Related JP3494720B2 (ja) 1994-11-01 1994-11-01 半導体装置及びその作製方法、ならびにアクティブマトリクス型の液晶ディスプレー及びイメージセンサー

Country Status (2)

Country Link
US (1) US5877083A (ja)
JP (1) JP3494720B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142527A (ja) * 2003-11-04 2005-06-02 Lucent Technol Inc 基体上の誘電体層とその作製方法
JP2011091352A (ja) * 2009-09-28 2011-05-06 Kobe Steel Ltd 薄膜トランジスタ基板およびその製造方法並びに表示装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3390633B2 (ja) 1997-07-14 2003-03-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3830623B2 (ja) * 1997-07-14 2006-10-04 株式会社半導体エネルギー研究所 結晶性半導体膜の作製方法
US6277679B1 (en) 1998-11-25 2001-08-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing thin film transistor
JP2001188254A (ja) 1999-10-21 2001-07-10 Matsushita Electric Ind Co Ltd 基板内選択的電気化学処理装置と基板内選択的化学処理装置及びアクティブ基板の検査修正方法
US7521368B2 (en) * 2004-05-07 2009-04-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
DE102012020149B4 (de) * 2012-10-15 2018-05-30 Bundesrepublik Deutschland, vertreten durch das Bundesministerium für Wirtschaft und Technologie, dieses vertreten durch die Physikalisch-Technische Bundesanstalt Verfahren zum Herstellen eines elektronischen Bauteils
CN108039338A (zh) * 2017-11-24 2018-05-15 华中科技大学 一种消除介质层针孔缺陷影响的方法
CN110148601B (zh) 2019-05-31 2022-12-20 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5567151A (en) * 1978-11-14 1980-05-21 Nec Corp Semiconductor device
JPS572530A (en) * 1980-06-06 1982-01-07 Nec Corp Manufacture of semiconductor device
JPS59108359A (ja) * 1982-12-13 1984-06-22 Sanyo Electric Co Ltd 電界効果型トランジスタのピンホ−ル閉塞方法
JPS6054478A (ja) * 1983-09-06 1985-03-28 Toshiba Corp 表示装置用駆動回路基板の製造方法
JPS63124469A (ja) * 1986-11-13 1988-05-27 Fujitsu Ltd 薄膜トランジスタの製造方法
JPH0191436A (ja) * 1987-10-01 1989-04-11 Nec Corp 半導体装置の製造方法
JPH01110749A (ja) * 1987-10-23 1989-04-27 Nec Corp 半導体装置の製造方法
JPH01185522A (ja) * 1988-01-19 1989-07-25 Toshiba Corp 表示装置駆動用基板
JPH021134A (ja) * 1988-03-08 1990-01-05 Toshiba Corp 薄膜半導体素子の製造方法
JPH02163981A (ja) * 1988-12-16 1990-06-25 Fujitsu Ltd 超電導装置の製造方法
GB2231200A (en) * 1989-04-28 1990-11-07 Philips Electronic Associated Mim devices, their method of fabrication and display devices incorporating such devices
JP3009438B2 (ja) * 1989-08-14 2000-02-14 株式会社日立製作所 液晶表示装置
US5264728A (en) * 1989-11-30 1993-11-23 Kabushiki Kaisha Toshiba Line material, electronic device using the line material and liquid crystal display
JPH04302439A (ja) * 1991-03-29 1992-10-26 Casio Comput Co Ltd 薄膜トランジスタの製造方法
WO1994000882A1 (en) * 1992-06-24 1994-01-06 Seiko Epson Corporation Thin film transistor, solid-state device, display device, and method for manufacturing thin film transistor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142527A (ja) * 2003-11-04 2005-06-02 Lucent Technol Inc 基体上の誘電体層とその作製方法
JP2011119762A (ja) * 2003-11-04 2011-06-16 Alcatel-Lucent Usa Inc 基体上の誘電体層とその作製方法
JP2011091352A (ja) * 2009-09-28 2011-05-06 Kobe Steel Ltd 薄膜トランジスタ基板およびその製造方法並びに表示装置

Also Published As

Publication number Publication date
JP3494720B2 (ja) 2004-02-09
US5877083A (en) 1999-03-02

Similar Documents

Publication Publication Date Title
KR101004219B1 (ko) 배선, 배선의 형성방법, 박막 트랜지스터 및 표시장치
KR970004885B1 (ko) 평판표시장치 및 그 제조방법
KR950008931B1 (ko) 표시패널의 제조방법
JP2002202527A (ja) アクティブマトリクス型液晶表示装置
JP3494720B2 (ja) 半導体装置及びその作製方法、ならびにアクティブマトリクス型の液晶ディスプレー及びイメージセンサー
EP0922301B1 (en) Substrate with conductor formed of low-resistance aluminum alloy
US11289605B2 (en) Thin film transistor substrate and manufacturing method thereof
US10115745B2 (en) TFT array substrate and method of forming the same
KR0147019B1 (ko) 박막트랜지스터 액정 디스플레이 소자의 패드부 및 박막트랜지스터 액정디스플레이 소자의 제조방법
JP2820064B2 (ja) 薄膜トランジスタとこれを用いた液晶表示装置
JP3291069B2 (ja) 半導体装置とその作製方法
JP3424618B2 (ja) 薄膜トランジスタアレイ基板の製造方法
JPH088255A (ja) 半導体装置の配線構造および表示素子用トランジスタアレイ
JPH09232585A (ja) 陽極酸化膜を有する電子デバイス、および陽極酸化膜のエッ チング方法
JP3245613B2 (ja) 薄膜素子の製造方法
JPH0697197A (ja) 薄膜トランジスタおよびその製造方法
JPH07169966A (ja) 電子部品及びその製造方法
JPH1146000A (ja) 薄膜トランジスタおよびその製造方法
JPH07245403A (ja) 金属配線、薄膜トランジスタおよびｔｆｔ液晶表示装置
KR940004238B1 (ko) 액정표시장치의 제조방법
JPH0651350A (ja) 表示装置
KR0139322B1 (ko) 절연게이트형 박막트랜지스터
JPH05315329A (ja) アルミニウム配線または電極の形成方法および薄膜トランジスタマトリックスの製造方法
JP3245614B2 (ja) 薄膜素子の製造方法
JP2002270855A (ja) 絶縁ゲイト型電界効果トランジスタ

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081121

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091121

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091121

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091121

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101121

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101121

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees