CN108039338A - 一种消除介质层针孔缺陷影响的方法 - Google Patents
一种消除介质层针孔缺陷影响的方法 Download PDFInfo
- Publication number
- CN108039338A CN108039338A CN201711193289.3A CN201711193289A CN108039338A CN 108039338 A CN108039338 A CN 108039338A CN 201711193289 A CN201711193289 A CN 201711193289A CN 108039338 A CN108039338 A CN 108039338A
- Authority
- CN
- China
- Prior art keywords
- metal layer
- layer
- pore defect
- needle pore
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明属于微纳加工制造领域,更具体地,涉及一种消除介质层针孔缺陷影响的方法。本发明介质层位于第一金属层与第二金属层之间,其为第一金属层与第二金属层之间的电气绝缘层,通过在沉积第二金属层之前,将第一金属层连同表面沉积的介质层进行湿法刻蚀,刻蚀液通过介质层中的针孔缺陷进入第一金属层表面,发生第一金属层的各向同性刻蚀,使得第一金属层形成无金属区域,无金属区域的横向尺寸大于针孔缺陷的横向尺寸,纵向尺寸等于第一金属层的厚度,这样再沉积上层金属即第二金属层时就不会在两金属层之间形成导通,由此解决现有技术的介质层薄膜IMD中普遍存在的针孔缺陷带来的金属层间短路引起的良品率下降的技术问题。
Description
技术领域
本发明属于微纳加工制造领域,更具体地,涉及一种消除介质层针孔缺陷影响的方法。
背景技术
两金属层之间的介质(IMD,Inter-Metal Dielectric)薄膜是微纳加工制造中被用于两个金属层之间的电气绝缘层,已经被广泛应用于集成电路和微机电领域。目前广泛使用的IMD薄膜材料,例如二氧化硅和氮化硅,可以通过物理气相沉积方法或化学气相沉积方法沉积在金属表面。而针孔是制备IMD薄膜时常见的一种缺陷,它会导致金属层之间的短路或出现较大漏电流,从而降低良品率。针对这一问题,最为直接的解决方法是改善镀膜设备以及工艺参数,尽量减少IMD薄膜针孔缺陷的产生。然而由于工艺设备以及样品表面的限制,IMD中针孔薄膜的缺陷几乎无法完全避免。而如果能够对已经存在针孔缺陷的样品进行修补,既可以提高产品良率又可以避免因缺陷而造成浪费。为解决这一问题,美国加州理工学院提出使用与IMD层相似的材料,在退火过程中完成对IMD层中针孔的填充从而消除针孔缺陷的影响。然而这种方法要求样品耐高温,对于有较低熔点金属和有机化合物图形的样品不适用,因而此方法的应用受到限制。美国摩托罗拉公司针对IMD层上的针孔,通过表面旋涂光敏聚合物来填充针孔,然后通过感光工艺从透明的衬底背面曝光使针孔中的光敏聚合物固化,将未被曝光的聚合物剥离后即可解决针孔缺陷问题。然而该方法需要使用透明的衬底,因而限制了该方法的广泛应用。因此,目前还没有一种消除IMD层针孔缺陷的普适方法。
发明内容
针对现有技术的以上缺陷或改进需求,本发明提供了一种消除两层金属间的介质层针孔缺陷影响的方法,介质层位于第一金属层与第二金属层之间,其为第一金属层与第二金属层之间的电气绝缘层,其目的在于通过在沉积第二金属层之前,将第一金属层连同表面沉积的介质层进行湿法刻蚀,刻蚀液通过介质层中的针孔缺陷进入第一金属层表面,发生第一金属层的各向同性刻蚀,使得第一金属层形成比所述针孔缺陷横向尺寸更大的无金属区域,这样再沉积上层金属即第二金属层时就不会在两金属层之间形成导通,由此解决现有技术的介质层薄膜IMD中普遍存在的针孔缺陷带来的金属层间短路引起的良品率下降的技术问题。
为实现上述目的,按照本发明的一个方面,提供了一种消除介质层针孔缺陷影响的方法,所述介质层位于第一金属层与第二金属层之间,其为所述第一金属层与第二金属层之间的电气绝缘层,在沉积所述第二金属层之前,将所述第一金属层连同表面沉积的介质层进行湿法刻蚀,刻蚀液通过所述介质层中的针孔缺陷进入所述第一金属层表面,发生所述第一金属层的各向同性刻蚀,使得所述第一金属层形成无金属区域,所述无金属区域的横向尺寸大于所述针孔缺陷的横向尺寸,所述无金属区域的纵向尺寸等于所述第一金属层的厚度。
优选地,所述的消除介质层针孔缺陷影响的方法,包括如下步骤:
(1)沉积第一金属层;
(2)在所述第一金属层表面沉积介质层薄膜,所述介质层薄膜中含有针孔缺陷;
(3)将步骤(2)所述第一金属层连同表面沉积的介质层进行湿法刻蚀,刻蚀液通过所述介质层中的针孔缺陷进入所述第一金属层表面,发生所述第一金属层的各向同性刻蚀,使得所述第一金属层形成无金属区域,所述无金属区域的横向尺寸大于所述针孔缺陷的横向尺寸,所述无金属区域的纵向尺寸等于所述第一金属层的厚度;
(4)在所述介质层薄膜表面沉积第二金属层。
优选地,进行所述湿法刻蚀时,所述刻蚀液的温度为30~80℃。
优选地,进行所述湿法刻蚀时,同时进行超声处理。
优选地,所述超声功率为40~100W,超声时间为2~30min。
优选地,所述针孔缺陷的横向尺寸为0.5~5μm。
优选地,发生所述第一金属层的各向同性刻蚀后,所述第一金属层形成的无金属区域的横向尺寸为所述针孔缺陷横向尺寸的2~5倍。
优选地,所述介质层为绝缘介质层,其为二氧化硅或氮化硅。
优选地,所述第一金属层的厚度为50~1000nm。
优选地,所述第一金属层的金属材料为钛、金、铬、铝和镍中的一种或多种。
优选地,当所述第一金属层的金属材料为多种时,所述湿法刻蚀包括多个刻蚀阶段。
总体而言,通过本发明所述的以上技术方案与现有技术相比,能够取得下列有益效果:
(1)本发明提出的一种消除两金属层之间的介质薄膜层中针孔缺陷影响的方法,通过在沉积第二金属层之前增加一步湿法刻蚀步骤,使刻蚀液沿着针孔进入第一金属层表面,使第一金属层表面发生各向同性包括横向和纵向刻蚀,使得第二金属层表面形成无金属区域,横向尺寸远大于针孔横向尺寸,纵向尺寸即为第一金属层的厚度,这样当再沉积第二金属层时,第二金属层的金属材料即使沿着针孔进入第一金属层,但由于第一金属层表面形成了横向尺寸大于针孔尺寸的无金属区域,因此不会在两金属层间形成导通,从而有效改善由于针孔存在引起的短路或漏电流增大现象;
(2)本发明提出采用加热刻蚀或超声刻蚀促进刻蚀液经针孔进入第一金属层表面,有效提高了刻蚀效率;
(3)本发明提出的消除两金属层之间的介质薄膜层中针孔缺陷影响的方法能够通过针孔,将第一金属层的金属刻蚀掉,在金相显微镜下通过观察针孔区域金属被刻蚀前后的颜色差异,便能够有效甄别针孔,并可以计算指定区域内的针孔密度;
(4)本发明提出的消除两金属层之间的介质薄膜层中针孔缺陷影响的方法工艺简单,操作简便;
(5)本发明提出的消除两金属层之间的介质薄膜层中针孔缺陷影响的方法对金属层结构和衬底材料没有限制,普适性强,能够广泛应用。
附图说明
图1是本发明实施例1的消除IMD介质层针孔缺陷影响方法的原理流程图;
图2是本发明实施例1的消除IMD介质层针孔缺陷影响方法的工艺流程图;
图3是本发明实施例1湿法刻蚀前第一金属层表面介质层针孔缺陷的金相显微镜图片;
图4是本发明实施例1湿法刻蚀后第一金属层形成的无金属区域通过金相显微镜观察到的图片;
图5是本发明实施例2的检验消除IMD介质层针孔缺陷影响的方法有效性的样品俯视示意图;
图6是本发明实施例2的检验消除IMD介质层针孔缺陷影响方法有效性的电气测试截面示意图;
图7是本发明实施例2的检验消除IMD介质层针孔缺陷影响方法的有效性的电气测试结果图。
在所有附图中,相同的附图标记用来表示相同的元件或结构,其中:1为硅片,2为第一金属层,3为介质层薄膜,4为针孔缺陷,5为第二金属层。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。此外,下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
本发明提供了一种消除介质层针孔缺陷影响的方法,介质层位于第一金属层与第二金属层之间,其为第一金属层与第二金属层之间的电气绝缘层,在沉积所述第二金属层之前,将所述第一金属层连同表面沉积的介质层进行湿法刻蚀,刻蚀液通过所述介质层中的针孔缺陷进入所述第一金属层表面,发生所述第一金属层的各向同性刻蚀,使得所述第一金属层形成无金属区域,该无金属区域的横向尺寸比针孔缺陷横向尺寸更大,纵向尺寸即为第一金属层的厚度。本发明的技术方案是使用金属腐蚀溶剂,通过IMD介质薄膜中的针孔将其下方的金属图形通过化学方法进行刻蚀。由于化学腐蚀的各向同性特征,针孔下方金属存在侧向刻蚀,因而被刻蚀掉的金属区域横向尺寸大于针孔的尺寸,通过控制刻蚀时间可以实现不同大小的刻蚀区域。在经过金属刻蚀法处理后的IMD薄膜上方再沉积第二金属层,即使第二金属层的金属材料沿着针孔进入第一金属层,此时由于针孔缺陷正下方的第一金属层形成了横向尺寸大于针孔尺寸的无金属区域,因此可以有效避免IMD薄膜上下两层金属通过针孔产生电气互连,从而解决因针孔缺陷导致两层金属间的短路或者存在较大漏电流的问题。具体地,包括如下步骤:
(1)沉积第一金属层;
(2)在所述第一金属层表面沉积介质层薄膜,所述介质层薄膜中含有针孔缺陷;
(3)将步骤(2)所述第一金属层连同表面沉积的介质层进行湿法刻蚀,刻蚀液通过所述介质层中的针孔缺陷进入所述第一金属层表面,发生所述第一金属层的各向同性刻蚀,使得所述第一金属层形成比所述针孔缺陷横向尺寸更大的无金属区域;
(4)在所述介质层薄膜表面沉积第二金属层。
本发明所述的第一金属层材料可以为钛、金、铬、镍、铝等半导体器件常用金属材料;沉积方法为常规的金属沉积方法,比如热蒸发镀膜沉积、电子束蒸发镀膜沉积、磁控溅射沉积等;一般金属层的沉积厚度为50-1000nm;介质层薄膜材料可以为二氧化硅、氮化硅或其他介质层材料,采用等离子体增强化学气相沉积(PECVD)、低压化学气相沉积(LPCVD)或物理气相沉积方法(PVD)进行沉积,介质层厚度一般为50-2000nm;介质层中一般有针孔缺陷,针孔缺陷多为亚微米级,具体尺寸范围为0.5~5μm。针孔是制备IMD薄膜时常见的一种缺陷,它会导致金属层之间的短路或出现较大漏电流,从而降低良品率。
采用本发明的方法消除针孔缺陷的影响,以比较常见的硅片上两层金属之间的二氧化硅介质层为例,如图1所示,该方法包括如下步骤:
(1)在有氧化层的硅片1表面沉积第一金属层2;
(2)在第一金属层2表面沉积介质层薄膜3;
(3)对第一金属层2连同介质层薄膜3进行湿法刻蚀;
通常也会在沉积第一金属层之前对待沉积表面进行有机洗或氧等离子清洗,保证沉积表面的洁净度。
当第一金属层的金属材料为多种即复合金属层时,湿法刻蚀包括多个刻蚀阶段。每个刻蚀阶段均在相应的金属刻蚀液中进行,刻蚀时间由金属层的厚度和所需侧向(横向)刻蚀的区域决定。刻蚀过程中,金属刻蚀液通过介质层的针孔,将介质层下方的金属刻蚀,随着蚀刻时间的延长,由于第一金属层存在各向同性蚀刻,包括横向和纵向刻蚀,而且各方向刻蚀速度相同,会形成比针孔横向尺寸更大的无金属区域,无金属区域的纵向尺寸即为第一金属层的厚度。再沉积上层金属即第二金属层后就不会在两金属层之间形成导通,这种情况下,由于针孔缺陷带来的短路问题将被解决。一般控制刻蚀程度使刻蚀后第一金属层形成的无金属区域的横向尺寸为比初始针孔缺陷横向尺寸的2~5倍为宜。
为了促进刻蚀液从针孔进入第一金属层表面,进行所述湿法刻蚀时,对刻蚀液进行加热处理,即进行加热刻蚀,保持刻蚀液的温度为30~80℃,可以有效提高刻蚀效率。刻蚀时间由第一金属层的厚度决定,一般控制在2~30min。或者在进行所述湿法刻蚀时,同时进行超声处理。超声处理需要控制合适的超声功率和时间,否则会损坏金属层,合适的超声功率范围为40~100W,超声时间由第一金属层的厚度决定,一般也控制在2~30min。
以下为实施例:
实施例1
硅片1厚度:500μm,硅片1表面热氧化层(不导电衬底)厚度:300nm。
一种消除介质层针孔缺陷影响的方法,如图1所示,包括如下步骤:
(1)在硅片1表面沉积金属层,具体包括如下步骤:
(1-1)对硅片1进行有机洗及氧等离子体清洗;
(1-2)采用电子束蒸发在硅片1表面依次镀钛20nm,金200nm。(注:镀钛是镀金前所需的一个增加表面粘附性的辅助性工艺,金属薄膜主体材料为金;如果具体半导体器件对于金属材料没有要求,此处第一金属层2也可以是任意的粘附性强的单层金属如钛、铬等,都不影响本方法的有效性)
(2)采用PECVD在沉积完第一金属层2的硅片1上沉积二氧化硅薄膜3。具体包括如下步骤:
(2-1)对沉积完第一金属层2的硅片1进行表面处理,例如氧等离子体清洗,保证样品表面的洁净度;
(2-2)采用英国Oxford公司生产的PlasmaPro 80PECVD等离子体增强化学气相沉积系统,沉积800nm厚度的二氧化硅薄膜。沉积步骤的工艺参数为:射频功率为50W,腔体气压为850mTorr,温度为300℃,硅烷流量为400sccm,氮气流量为400sccm,一氧化二氮(笑气)流量为1000sccm,其中,氮气为稀释气体。沉积速率为50nm/min,沉积时间为16min。
(3)对第一金属层2进行湿法刻蚀,包括多个刻蚀阶段,每个刻蚀阶段均在相应的金属刻蚀液中进行。具体包括如下步骤:
(3-1)将硅片1放入金刻蚀液(碘化物和醇类的混合物)中,超声功率为60W,超声震荡10min后用流动的去离子水冲洗1min;
(3-2)再将硅片1放入钛刻蚀液(氨水和过氧化氢溶液的混合物)中,超声功率为60W,超声震荡2min后用流动的去离子水冲洗1min。
如图2所示,按照上述方法处理后,针孔缺陷4下对应的第一金属层2表面发生了横向刻蚀,形成了尺寸大于针孔缺陷4横向尺寸的无金属区域;图3和图4分别是本实施例湿法刻蚀前第一金属层2表面介质层针孔缺陷4的金相显微镜图片以及湿法刻蚀后第一金属层2形成的无金属区域通过金相显微镜观察到的图片,具体无金属区域尺寸可以从图4的金相显微镜图片中观察到,其中形成的无金属区域横向尺寸为针孔缺陷4尺寸的3倍左右。
实施例2
硅片两片,厚度:500μm,硅片表面热氧化层厚度:300nm。
(1)在两片相同的硅片1表面沉积金属层。具体包括如下步骤:
(1-1)对两片硅片1进行有机洗及氧等离子体清洗;
(1-2)采用电子束蒸发在两片硅片表面先镀钛40nm,再镀金200nm。
(2)采用PECVD在沉积完金属层的两片硅片上沉积二氧化硅薄膜。具体包括如下步骤:
(2-1)对沉积完金属层的两片硅片1进行表面处理,例如氧等离体子清洗,保证样品表面的洁净度;
(2-2)采用英国Oxford公司生产的PlasmaPro 80PECVD等离子体增强化学气相沉积系统,在两片硅片1表面沉积1μm厚度的二氧化硅薄膜。沉积步骤的工艺参数为:射频功率为50W,腔体气压为850mTorr,温度为300℃,硅烷流量为400sccm,氮气流量为400sccm,一氧化二氮(笑气)流量为1000sccm,其中,氮气为稀释气体。沉积速率为50nm/min,沉积时间为20min。
(3)对其中一片硅片1进行金属湿法刻蚀,包括多个刻蚀阶段,每个刻蚀阶段均在相应的金属刻蚀液中进行。具体包括如下步骤:
(3-1)将该硅片1放入50℃的金刻蚀液(碘化物和醇类的混合物)中,10min后用流动的去离子水冲洗1min;
(3-2)再将该硅片1放入50℃的钛刻蚀液(氨水和过氧化氢溶液的混合物)中,4min后用流动的去离子水冲洗1min。
(4)在经过金属刻蚀的硅片1表面和未经过金属刻蚀的硅片1表面沉积第二金属层5。具体包括如下步骤:
(4-1)对两片硅片1表面进行氧等离子体清洗;
(4-2)采用电子束蒸发在两片硅片1表面分别镀钛100nm。
(5)测量两金属层之间的电流大小,验证方法的有效性。具体包括如下步骤:
(5-1)对两片硅片1表面进行氧等离子体清洗;
(5-2)分别在两片硅片1表面匀胶,形成掩膜;
(5-3)将掩膜好的样品分别放入反应离子刻蚀机(RIE)中刻蚀二氧化硅,刻蚀时间为5min,将第一金属层2裸露出来;
(5-4)将刻蚀完二氧化硅、裸露出第一金属层2的样品泡入丙酮中4~6h,将光刻胶去除;
(5-5)精密源表的探针分别接触在第二金属层5和第一金属层2,如图6所示。
(5-6)在测试过程中,改变施加电压的大小,记录电流值。
图5是本实施例的检验消除IMD介质层针孔缺陷影响的方法有效性的样品俯视示意图;图6是检验消除IMD介质层针孔缺陷影响方法的有效性的电气测试结果图,精密源表的探针分别接触在第二金属层5和第一金属层2,测试湿法刻蚀后两金属层之间的电流密度。图7中的结果表明,同一批次的样品,金属刻蚀后的样品的电流密度比未经金属刻蚀的电流密度小三个数量级,表明该方法改善了针孔引起的短路或漏电流现象。
本领域的技术人员容易理解,以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种消除介质层针孔缺陷影响的方法,所述介质层位于第一金属层与第二金属层之间,其为所述第一金属层与第二金属层之间的电气绝缘层,其特征在于,在沉积所述第二金属层之前,将所述第一金属层连同表面沉积的介质层进行湿法刻蚀,刻蚀液通过所述介质层中的针孔缺陷进入所述第一金属层表面,发生所述第一金属层的各向同性刻蚀,使得所述第一金属层形成无金属区域,所述无金属区域的横向尺寸大于所述针孔缺陷的横向尺寸,所述无金属区域的纵向尺寸等于所述第一金属层的厚度。
2.如权利要求1所述的消除介质层针孔缺陷影响的方法,其特征在于,包括如下步骤:
(1)沉积第一金属层;
(2)在所述第一金属层表面沉积介质层薄膜,所述介质层薄膜中含有针孔缺陷;
(3)将步骤(2)所述第一金属层连同表面沉积的介质层进行湿法刻蚀,刻蚀液通过所述介质层中的针孔缺陷进入所述第一金属层表面,发生所述第一金属层的各向同性刻蚀,使得所述第一金属层形成无金属区域,所述无金属区域的横向尺寸大于所述针孔缺陷的横向尺寸,所述无金属区域的纵向尺寸等于所述第一金属层的厚度;
(4)在所述介质层薄膜表面沉积第二金属层。
3.如权利要求1所述的消除介质层针孔缺陷影响的方法,其特征在于,进行所述湿法刻蚀时,所述刻蚀液的温度为30~80℃。
4.如权利要求1所述的消除介质层针孔缺陷影响的方法,其特征在于,进行所述湿法刻蚀时,同时进行超声处理。
5.如权利要求4所述的消除介质层针孔缺陷影响的方法,其特征在于,所述超声功率为40~100W,超声时间为2~30min。
6.如权利要求1所述的消除介质层针孔缺陷影响的方法,其特征在于,所述针孔缺陷的横向尺寸为0.5~5μm。
7.如权利要求1所述的消除介质层针孔缺陷影响的方法,其特征在于,所述无金属区域的横向尺寸为所述针孔缺陷横向尺寸的2~5倍。
8.如权利要求1所述的消除介质层针孔缺陷影响的方法,其特征在于,所述介质层为绝缘介质层,其优选为二氧化硅或氮化硅。
9.如权利要求1所述的消除介质层针孔缺陷影响的方法,其特征在于,所述第一金属层的厚度为50~1000nm。
10.如权利要求1所述的消除介质层针孔缺陷影响的方法,其特征在于,所述第一金属层的金属材料为钛、金、铬、铝和镍中的一种或多种。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711193289.3A CN108039338A (zh) | 2017-11-24 | 2017-11-24 | 一种消除介质层针孔缺陷影响的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711193289.3A CN108039338A (zh) | 2017-11-24 | 2017-11-24 | 一种消除介质层针孔缺陷影响的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108039338A true CN108039338A (zh) | 2018-05-15 |
Family
ID=62093541
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711193289.3A Pending CN108039338A (zh) | 2017-11-24 | 2017-11-24 | 一种消除介质层针孔缺陷影响的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108039338A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112062085A (zh) * | 2020-09-10 | 2020-12-11 | 浙江集迈科微电子有限公司 | 一种硅基光刻胶介质横向传输线结构的制作工艺 |
CN112703585A (zh) * | 2018-09-07 | 2021-04-23 | 梅姆斯塔有限公司 | 检测薄膜层中缺陷的方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5877083A (en) * | 1994-11-01 | 1999-03-02 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
US20030113941A1 (en) * | 2001-12-19 | 2003-06-19 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device for evaluation capable of evaluating crystal defect using in-line test by avoiding using preferential etching process |
CN101656294A (zh) * | 2008-08-18 | 2010-02-24 | 施乐公司 | 包括针孔底切区域的器件和工艺 |
KR20110024628A (ko) * | 2009-09-02 | 2011-03-09 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 불량검출을 위한 분석시료 제조방법 |
-
2017
- 2017-11-24 CN CN201711193289.3A patent/CN108039338A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5877083A (en) * | 1994-11-01 | 1999-03-02 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
US20030113941A1 (en) * | 2001-12-19 | 2003-06-19 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device for evaluation capable of evaluating crystal defect using in-line test by avoiding using preferential etching process |
CN101656294A (zh) * | 2008-08-18 | 2010-02-24 | 施乐公司 | 包括针孔底切区域的器件和工艺 |
KR20110024628A (ko) * | 2009-09-02 | 2011-03-09 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 불량검출을 위한 분석시료 제조방법 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112703585A (zh) * | 2018-09-07 | 2021-04-23 | 梅姆斯塔有限公司 | 检测薄膜层中缺陷的方法 |
CN112703585B (zh) * | 2018-09-07 | 2024-04-02 | 梅姆斯塔有限公司 | 检测薄膜层中缺陷的方法 |
CN112062085A (zh) * | 2020-09-10 | 2020-12-11 | 浙江集迈科微电子有限公司 | 一种硅基光刻胶介质横向传输线结构的制作工艺 |
CN112062085B (zh) * | 2020-09-10 | 2024-02-23 | 浙江集迈科微电子有限公司 | 一种硅基光刻胶介质横向传输线结构的制作工艺 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5228586B2 (ja) | 蒸着用マスク、ならびにそれを用いる蒸着パターン作製方法、半導体ウェーハ評価用試料の作製方法、半導体ウェーハの評価方法および半導体ウェーハの製造方法 | |
US7025865B2 (en) | Method for producing metal mask and metal mask | |
US11537016B2 (en) | Method of manufacturing array substrate, and array substrate | |
CN108039338A (zh) | 一种消除介质层针孔缺陷影响的方法 | |
CN111071986B (zh) | 一种激光改性辅助制备碳化硅多级微结构的方法及一种加速度传感器 | |
CN109972087B (zh) | 一种微电极沉积掩膜的制备方法 | |
CN105810615A (zh) | 通过晶振实现对刻蚀样品原位刻蚀监控的方法及系统 | |
CN109795979A (zh) | 具有内嵌金属环的纳米孔阵列结构的制备方法 | |
CN109175658A (zh) | 一种铝薄膜与异种金属薄膜的精密连接方法 | |
CN105731367B (zh) | 硅与玻璃的阳极键合技术制作尺寸可控的标准漏孔 | |
CN204575880U (zh) | 一种基于纳米压印工艺的可见与近红外光吸收体 | |
TWI668320B (zh) | 提高抗汙膜之附著力的方法 | |
US20030203648A1 (en) | Plasma polymerized electron beam resist | |
CN111362225A (zh) | 纳米针尖结构、复合结构及其制备方法 | |
CN109626321A (zh) | 透射电镜和压电力显微镜通用的氮化硅薄膜窗口制备方法 | |
CN1865898A (zh) | 一种用于阶梯覆盖检查的透射电子显微镜样品制备方法 | |
CN110042365A (zh) | 一种在二维材料表面生长氧化铝的原子层沉积方法 | |
CN111020511A (zh) | 一种薄膜台阶的制备方法 | |
CN105261590B (zh) | 一种填充高深宽比三维玻璃通孔的方法 | |
JP3036320B2 (ja) | 荷電ビーム露光用透過マスクの製造方法 | |
CN113512698A (zh) | 一种高精度硅基掩模版及其制备方法 | |
Bizyaev et al. | Creation of lithographic masks using a scanning probe microscope | |
CN109132995A (zh) | 应用于MEMS器件的TiN薄膜刻蚀方法 | |
KR101818592B1 (ko) | 미세 세라믹 패턴 형성 방법 | |
TW201033746A (en) | Micro-lithography machine and application thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20180515 |
|
WD01 | Invention patent application deemed withdrawn after publication |