JPH0810691B2 - 異形状の素子分離領域の接合構造を有する半導体装置 - Google Patents
異形状の素子分離領域の接合構造を有する半導体装置Info
- Publication number
- JPH0810691B2 JPH0810691B2 JP1336657A JP33665789A JPH0810691B2 JP H0810691 B2 JPH0810691 B2 JP H0810691B2 JP 1336657 A JP1336657 A JP 1336657A JP 33665789 A JP33665789 A JP 33665789A JP H0810691 B2 JPH0810691 B2 JP H0810691B2
- Authority
- JP
- Japan
- Prior art keywords
- element isolation
- isolation region
- region
- junction
- locos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、異形状の分離領域の接合構造を有する半導
体装置に係り、特にその接合構造の改善に関する。
体装置に係り、特にその接合構造の改善に関する。
（従来の技術） 半導体基板の同一主面上に素子を多数形成する場合
に、この素子は互いに電気的に分離する必要がある。こ
のような電気的に分離する素子分離技術として、ロコス
（LOCOS:Localoxidation of the silicon）法と埋め込
み法を組み合わせた方法によって形成された分離構造が
採用されている。
に、この素子は互いに電気的に分離する必要がある。こ
のような電気的に分離する素子分離技術として、ロコス
（LOCOS:Localoxidation of the silicon）法と埋め込
み法を組み合わせた方法によって形成された分離構造が
採用されている。
第４図は、半導体基板上に前記ロコス法によって形成
された素子分離領域の構造を示す断面図である。
された素子分離領域の構造を示す断面図である。
すなわち、半導体基板41上に絶縁膜42が形成され、そ
の絶縁膜42上に選択的に耐酸化性膜（例えば、シリコン
窒化膜SiN3）43が形成される。そして前記シリコン窒化
膜SiN343をマスクとして選択酸化を行うことにより、半
導体基板の所定位置に素子分離用の厚い絶縁層44を形成
することができる。
の絶縁膜42上に選択的に耐酸化性膜（例えば、シリコン
窒化膜SiN3）43が形成される。そして前記シリコン窒化
膜SiN343をマスクとして選択酸化を行うことにより、半
導体基板の所定位置に素子分離用の厚い絶縁層44を形成
することができる。
従って、このロコス法によって形成された素子分離層
（絶縁層44）は、広い面積の素子分離が可能であり、電
気的分離の信頼性が高く、形成も容易に成し得ることが
できる。
（絶縁層44）は、広い面積の素子分離が可能であり、電
気的分離の信頼性が高く、形成も容易に成し得ることが
できる。
また第５図は、前記埋め込み法によって形成された素
子分離領域の構造を示す断面図である。
子分離領域の構造を示す断面図である。
すなわち、半導体基板51上に保護膜52が形成され、そ
の保護膜52上にシリコン窒化膜53が形成される。そして
前記シリコン窒化膜53上にレジスト等のマクスを所定位
置に形成して、前記保護膜52と前記シリコン窒化膜53と
を選択的に除去する。さらに前記半導体基板の内部まで
除去をし、溝54を選択的に形成する。
の保護膜52上にシリコン窒化膜53が形成される。そして
前記シリコン窒化膜53上にレジスト等のマクスを所定位
置に形成して、前記保護膜52と前記シリコン窒化膜53と
を選択的に除去する。さらに前記半導体基板の内部まで
除去をし、溝54を選択的に形成する。
そしてこの半導体基板51上に減圧CVD法等によりシリ
コン酸化膜（SiO2）を形成する。そして異方向性エッチ
ング法により、前記溝54に埋め込まれた部分を除く前記
シリコン酸化膜が除去され、素子分離用の埋め込み形の
絶縁層（シリコン酸化膜）55が形成される。
コン酸化膜（SiO2）を形成する。そして異方向性エッチ
ング法により、前記溝54に埋め込まれた部分を除く前記
シリコン酸化膜が除去され、素子分離用の埋め込み形の
絶縁層（シリコン酸化膜）55が形成される。
この埋め込み法は前記ロコス法では実現不可能な微細
素子分離領域の形成が可能である。
素子分離領域の形成が可能である。
よって、前記ロコス法と前記埋め込み法を併用すれ
ば、微細な素子分離領域と広い面積の素子分離領域とが
容易に形成可能になる。よって、この方法の組み合わせ
による双方の利点を兼ね備えた素子分離領域の接合構造
を持つ半導体装置ができる。
ば、微細な素子分離領域と広い面積の素子分離領域とが
容易に形成可能になる。よって、この方法の組み合わせ
による双方の利点を兼ね備えた素子分離領域の接合構造
を持つ半導体装置ができる。
（発明が解決しようとする課題） しかし前述した素子分離領域は、半導体集積回路内で
微細な素子分離領域と広い面積の素子分離領域との接合
点が存在する。
微細な素子分離領域と広い面積の素子分離領域との接合
点が存在する。
第６図（ａ）の平面図は、前記接合点の接合構造を示
し、また同図（ｂ）は同図（ａ）のＸ−Ｙ方向の断面図
を示している。すなわち、半導体基板61上に微細な素子
分離領域（埋め込み素子分離領域）62と広い面積の素子
分離領域（ロコス素子分離領域）63とが形成される。そ
して第６図の破線で囲む領域Ａは、この双方の素子分離
領域の接合箇所を示す。
し、また同図（ｂ）は同図（ａ）のＸ−Ｙ方向の断面図
を示している。すなわち、半導体基板61上に微細な素子
分離領域（埋め込み素子分離領域）62と広い面積の素子
分離領域（ロコス素子分離領域）63とが形成される。そ
して第６図の破線で囲む領域Ａは、この双方の素子分離
領域の接合箇所を示す。
この接合箇所は、パターンレイアウトにより回避する
ことは不可能に近く、逆に接合箇所を設けた法がパター
ンレイアウトの設計が容易である。
ことは不可能に近く、逆に接合箇所を設けた法がパター
ンレイアウトの設計が容易である。
ところが６図に示すような従来の接合点の構造におい
て、前記ロコス素子分離領域63に対して、前記埋め込み
素子分離領域62が、単に直角に接合されたパターンレイ
アウトが採用された場合、前記ロコス素子分離領域63と
前記埋め込み素子分離領域62との接合点Ｂにおいては電
気的な素子分離特性を確保する必要から両方の分離領域
が重なることが要求される。
て、前記ロコス素子分離領域63に対して、前記埋め込み
素子分離領域62が、単に直角に接合されたパターンレイ
アウトが採用された場合、前記ロコス素子分離領域63と
前記埋め込み素子分離領域62との接合点Ｂにおいては電
気的な素子分離特性を確保する必要から両方の分離領域
が重なることが要求される。
しかし、その重なり部分の構造は、前記単一素子分離
のそれより複雑となる。また半導体基板中の素子領域の
重なり部分は、素子分離領域の形成の工程で熱膨張等を
原因とするストレスが集中しやすいものとなり、結晶欠
陥の発生をもたらす。
のそれより複雑となる。また半導体基板中の素子領域の
重なり部分は、素子分離領域の形成の工程で熱膨張等を
原因とするストレスが集中しやすいものとなり、結晶欠
陥の発生をもたらす。
さらに前記素子分離領域をマスクに素子領域に不純物
を拡散して、ソース65,ドレイン66等の不純物拡散層を
形成した場合に、前記拡散層のコーナー形状から、そこ
への電圧印加によって生じる電界がこの重なり部分に集
中し易くなり、ジャンクション耐圧の低下を引き起こす
こととなる。すなわち、接合点Ｂに素子分離領域形成の
工程で結晶欠陥の発生を助長すると共に、通常の単一素
子分離領域（例えば、ロコス素子分離領域のみで構成さ
れる）の成す同一構造に比較して、ジャンクション耐圧
も低下することとなる。
を拡散して、ソース65,ドレイン66等の不純物拡散層を
形成した場合に、前記拡散層のコーナー形状から、そこ
への電圧印加によって生じる電界がこの重なり部分に集
中し易くなり、ジャンクション耐圧の低下を引き起こす
こととなる。すなわち、接合点Ｂに素子分離領域形成の
工程で結晶欠陥の発生を助長すると共に、通常の単一素
子分離領域（例えば、ロコス素子分離領域のみで構成さ
れる）の成す同一構造に比較して、ジャンクション耐圧
も低下することとなる。
よって、本発明は、埋め込み素子分離領域とロコス素
子分離領域との接合点と接する付近の半導体基板に発生
する結晶欠陥を抑制すると共に、前記接合点と接する不
純物拡散層のジャンクション耐圧を向上する異形状の素
子分離領域の接合構造を有する半導体装置を提供するこ
とを目的とする。
子分離領域との接合点と接する付近の半導体基板に発生
する結晶欠陥を抑制すると共に、前記接合点と接する不
純物拡散層のジャンクション耐圧を向上する異形状の素
子分離領域の接合構造を有する半導体装置を提供するこ
とを目的とする。
［発明の構成］ （課題を解決するための手段） 本発明は従来技術の持つ課題を解決するために、半導
体基板上に形成された第１の素子分離領域と、前記半導
体基板上に第１の素子分離領域と接合するように形成さ
れた前記第１の素子分離領域に対して十分に微細な第２
の素子分離領域との接合点において、前記第１の素子分
離領域の端部を成す一片と前記微細な素子分離領域の一
片とが形成する素子領域を挟む挟み角が、鈍角であるこ
とを特徴とする異形状の素子分離領域の接合構造を用い
る。
体基板上に形成された第１の素子分離領域と、前記半導
体基板上に第１の素子分離領域と接合するように形成さ
れた前記第１の素子分離領域に対して十分に微細な第２
の素子分離領域との接合点において、前記第１の素子分
離領域の端部を成す一片と前記微細な素子分離領域の一
片とが形成する素子領域を挟む挟み角が、鈍角であるこ
とを特徴とする異形状の素子分離領域の接合構造を用い
る。
そして前記第１の素子分離領域が、ロコス法によって
形成されるロコス素子分離領域と、前記第２の素子分離
領域が埋め込み法によって形成される埋め込み素子分離
領域とからなり、前記第１の素子分離領域の端部および
前記第２の素子分離領域の端部の少なくとも、一片が湾
曲に形成されて接合され、その片の接線とで形成される
前記挟み角を鈍角とする。
形成されるロコス素子分離領域と、前記第２の素子分離
領域が埋め込み法によって形成される埋め込み素子分離
領域とからなり、前記第１の素子分離領域の端部および
前記第２の素子分離領域の端部の少なくとも、一片が湾
曲に形成されて接合され、その片の接線とで形成される
前記挟み角を鈍角とする。
（作 用） 以上のような構成によると、本発明の素子分解領域の
接合構造は、埋め込み素子分離領域とロコス素子分離領
域との接合点が改良され、この接合点と接する付近の半
導体基板に発生する結晶欠陥を抑制すると共に、前記接
合点と接する不純物拡散層のジャンクション耐圧を向上
する素子分離領域の接合構造を提供することができる。
接合構造は、埋め込み素子分離領域とロコス素子分離領
域との接合点が改良され、この接合点と接する付近の半
導体基板に発生する結晶欠陥を抑制すると共に、前記接
合点と接する不純物拡散層のジャンクション耐圧を向上
する素子分離領域の接合構造を提供することができる。
（実施例） 以下、図面を参照して詳細に説明する。
第１図（ａ）は、第１の実施例として、半導体基板上
に形成される集積回路内で広い面積を持つ素子分離領域
11に微細な埋め込み素子分離領域12が接続する箇所の接
合構造の一部分を示し、同図（ｂ）は、この接合構造の
断面を斜め上から見た斜視図を示す。
に形成される集積回路内で広い面積を持つ素子分離領域
11に微細な埋め込み素子分離領域12が接続する箇所の接
合構造の一部分を示し、同図（ｂ）は、この接合構造の
断面を斜め上から見た斜視図を示す。
すなわち、第１図（ａ）および（ｂ）は、前記埋め込
み素子分離領域12の11側の端部が、前記素子分離領域12
の一片と例えば20゜のテーパー角を有する扇状のテーパ
ー13として形成される。そして前記埋め込み素子分離領
域12の軸Ｃと直交方向にある前記ロコス素子分離領域11
の直線状になる一片11aに重ね合わすように前記埋め込
み素子分離領域12のテーパー13部分を接合させる。
み素子分離領域12の11側の端部が、前記素子分離領域12
の一片と例えば20゜のテーパー角を有する扇状のテーパ
ー13として形成される。そして前記埋め込み素子分離領
域12の軸Ｃと直交方向にある前記ロコス素子分離領域11
の直線状になる一片11aに重ね合わすように前記埋め込
み素子分離領域12のテーパー13部分を接合させる。
よって前記埋め込み素子分離領域12のテーパー13と前
記ロコス素子分離領域11の直線状になる一片11aとが成
す角度は例えば110゜になるように、埋め込み接合され
ている。
記ロコス素子分離領域11の直線状になる一片11aとが成
す角度は例えば110゜になるように、埋め込み接合され
ている。
つぎに第２図は第２の実施例として、ロコス素子分離
領域に微細な埋め込み素子分離領域が接続する箇所の接
合構造を上から見た正面図を示す。
領域に微細な埋め込み素子分離領域が接続する箇所の接
合構造を上から見た正面図を示す。
すなわち、ロコス素子分離領域21の一片の形状を凸形
に湾曲させて形成し、この凸形部分21aに埋め込み素子
分離領域22の長方形状なる端部の一片22aを重ね合わす
ように接合させる。
に湾曲させて形成し、この凸形部分21aに埋め込み素子
分離領域22の長方形状なる端部の一片22aを重ね合わす
ように接合させる。
そして、前記凸形部分21aは、前記端部の一片22aと交
差する接合点における凸形部分の接合線が、前記端部の
一片22aに対して、例えば110゜の角度で斜めに交差して
接合するように凸部分を形成する。
差する接合点における凸形部分の接合線が、前記端部の
一片22aに対して、例えば110゜の角度で斜めに交差して
接合するように凸部分を形成する。
つぎに第３の実施例として、第３図にロコス素子分離
領域に微細な埋め込み素子分離領域が接続する箇所の接
合構造を上から見た正面図を示す。
領域に微細な埋め込み素子分離領域が接続する箇所の接
合構造を上から見た正面図を示す。
すなわち、第３の実施例は前記した第２の実施例と同
形状にロコス素子分離領域31の一片の形状を凸形に湾曲
させた凸形部分31aと、第１の実施例の前記埋め込み素
子分離領域32と同形状に端部を扇状にしたテーパー33と
を重ね合わせて接合した構造である。
形状にロコス素子分離領域31の一片の形状を凸形に湾曲
させた凸形部分31aと、第１の実施例の前記埋め込み素
子分離領域32と同形状に端部を扇状にしたテーパー33と
を重ね合わせて接合した構造である。
すなわち前記埋め込み素子分離領域32の端部が、前記
素子分離領域32の一片と例えば20゜のテーパー角を有す
る扇状のテーパー33に形成される。
素子分離領域32の一片と例えば20゜のテーパー角を有す
る扇状のテーパー33に形成される。
そして、前記凸形部分31aは、前記テーパー33と交差
する接合点における凸形部分の接線が、前記テーパー33
に対して、例えば130゜の角度で斜めに交差して接合す
るように凸部分を形成する。
する接合点における凸形部分の接線が、前記テーパー33
に対して、例えば130゜の角度で斜めに交差して接合す
るように凸部分を形成する。
従って、前記ロコス素子分離領域と前記埋め込み素子
分離領域の接合点で、それぞれの端部の二片が素子領域
上で交差する挟み角度は鈍角となる。
分離領域の接合点で、それぞれの端部の二片が素子領域
上で交差する挟み角度は鈍角となる。
以上のことから、互いの接合点に生じる素子分離形状
を原因とするストレスの発生を従来のように二片が直角
に交差する形状より緩和できる。その結果、素子領域に
生じる結晶欠陥を緩和できる。
を原因とするストレスの発生を従来のように二片が直角
に交差する形状より緩和できる。その結果、素子領域に
生じる結晶欠陥を緩和できる。
さらに、その後の素子形成工程で、前記ロコス素子分
離領域と前記埋め込み素子分離領域とをマスクとしてイ
オン注入し、これによって形成されるMOSトランジスタ
のソース／ドレインに代表される不純物拡散層に電圧を
印加した際に接合付近での電界集中は緩和され、ジャン
クション耐圧の低下を抑制することができる。
離領域と前記埋め込み素子分離領域とをマスクとしてイ
オン注入し、これによって形成されるMOSトランジスタ
のソース／ドレインに代表される不純物拡散層に電圧を
印加した際に接合付近での電界集中は緩和され、ジャン
クション耐圧の低下を抑制することができる。
また、前述した実施例では、凸部分を有するロコス素
子分離領域と端部に扇形のテーパーを有する埋め込み素
子分離領域とを組み合わせた接合であったが、これらの
形状に限定されるものではない。すなわち、接合する前
記ロコス素子分離領域の一片と前記埋め込み素子分離領
域の一片とが成す角度が鈍角であれば良い。さらに本発
明の要旨を逸脱しない範囲で種々の変形や応用が可能で
あることは勿論である。
子分離領域と端部に扇形のテーパーを有する埋め込み素
子分離領域とを組み合わせた接合であったが、これらの
形状に限定されるものではない。すなわち、接合する前
記ロコス素子分離領域の一片と前記埋め込み素子分離領
域の一片とが成す角度が鈍角であれば良い。さらに本発
明の要旨を逸脱しない範囲で種々の変形や応用が可能で
あることは勿論である。
［発明の効果］ 以上詳述したような本発明の素子分離領域の接合構造
は、第１の素子分離領域と、これと接合するように形成
された前記第１の素子分離領域に対して十分に微細な第
２の素子分離領域との接合点が両方の領域間で鈍角を持
つように改良され、この接合点と接する付近の半導体基
板に発生する結晶欠陥を抑制すると共に、前記接合点と
接する不純物拡散層のジャンクション耐圧を向上する素
子分離領域の接合構造を提供することができる。
は、第１の素子分離領域と、これと接合するように形成
された前記第１の素子分離領域に対して十分に微細な第
２の素子分離領域との接合点が両方の領域間で鈍角を持
つように改良され、この接合点と接する付近の半導体基
板に発生する結晶欠陥を抑制すると共に、前記接合点と
接する不純物拡散層のジャンクション耐圧を向上する素
子分離領域の接合構造を提供することができる。
第１図（ａ）は本発明の第１の実施例に係る素子分離領
域の接合点を上から見た正面図、第１図（ｂ）は第１図
（ａ）の素子分離領域の接合点の断面を斜めから上から
見た斜視図、第２図は本発明の第２の実施例に係る素子
分離領域の接合点を断面の構造を上から見た正面図、第
３図は本発明の第３の実施例に係る素子分離領域の接合
点を断面の構造を上から見た正面図、第４図は従来のロ
コス法によって形成された素子分離領域の構造を示す断
面図、第５図は従来の埋め込み法によって形成された素
子分離領域の構造を示す断面図。第６図（ａ）は従来の
ロコス法によって形成された素子分離領域と埋め込み法
によって形成された素子分離領域との接合点での断面構
造を示す断面図、第６図（ｂ）は同図（ａ）の接合構造
を上から見た平面図。 11,21,31,44,63……ロコス素子分離領域、12,22,32,55,
62……埋め込み素子分離領域、13,33……テーパー、21
a,31a……埋め込み素子分離領域の凸形部分、41,51,61
……半導体基板、65……ソース、66……ドレイン。
域の接合点を上から見た正面図、第１図（ｂ）は第１図
（ａ）の素子分離領域の接合点の断面を斜めから上から
見た斜視図、第２図は本発明の第２の実施例に係る素子
分離領域の接合点を断面の構造を上から見た正面図、第
３図は本発明の第３の実施例に係る素子分離領域の接合
点を断面の構造を上から見た正面図、第４図は従来のロ
コス法によって形成された素子分離領域の構造を示す断
面図、第５図は従来の埋め込み法によって形成された素
子分離領域の構造を示す断面図。第６図（ａ）は従来の
ロコス法によって形成された素子分離領域と埋め込み法
によって形成された素子分離領域との接合点での断面構
造を示す断面図、第６図（ｂ）は同図（ａ）の接合構造
を上から見た平面図。 11,21,31,44,63……ロコス素子分離領域、12,22,32,55,
62……埋め込み素子分離領域、13,33……テーパー、21
a,31a……埋め込み素子分離領域の凸形部分、41,51,61
……半導体基板、65……ソース、66……ドレイン。
Claims (3)
- 【請求項１】半導体基板上に形成された第１の素子分離
領域と、 前記半導体基板上で第１の素子分離領域と同一の層で交
差して一体的に接合するように形成された、少なくとも
電気的に素子領域を分離可能な幅を有する第２の素子分
離領域との接合箇所において、 前記接合箇所が、第１の素子分離領域の端部を成す一片
と前記第２の素子分離領域の端部の両側片とが共に鈍角
で交差し、その交差点に接する素子形成領域が鈍角に形
成されることを特徴とする異形状の素子分離領域の接合
構造を有する半導体装置。 - 【請求項２】前記第１の素子分離領域が、ロコス法によ
って形成されるロコス素子分離領域と、前記第２の素子
分離領域が埋め込み法によって形成される埋め込み素子
分離領域とからなることを特徴とする請求項（１）記載
の異形状の素子分離領域の接合構造を有する半導体装
置。 - 【請求項３】前記第１の素子分離領域の端部および前記
第２の素子分離領域の端部の少なくとも、一片が湾曲に
形成されて接合され、 前記接合の箇所が、第１の素子分離領域の端部を成す一
片と前記第２の素子分離領域の端部の両側片とが共に鈍
角で交差し、その交差点に接する素子形成領域が鈍角に
形成されることを特徴とする請求項（１）記載の異形状
の素子分離領域の接合構造を有する半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1336657A JPH0810691B2 (ja) | 1989-12-27 | 1989-12-27 | 異形状の素子分離領域の接合構造を有する半導体装置 |
| US07/633,801 US5148258A (en) | 1989-12-27 | 1990-12-26 | Semiconductor device having junction structure of a plurality of element isolation regions |
| KR1019900021990A KR940001391B1 (ko) | 1989-12-27 | 1990-12-27 | 이형상의 소자분리영역의 접합구조를 가지는 반도체장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1336657A JPH0810691B2 (ja) | 1989-12-27 | 1989-12-27 | 異形状の素子分離領域の接合構造を有する半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03198336A JPH03198336A (ja) | 1991-08-29 |
| JPH0810691B2 true JPH0810691B2 (ja) | 1996-01-31 |
Family
ID=18301438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1336657A Expired - Fee Related JPH0810691B2 (ja) | 1989-12-27 | 1989-12-27 | 異形状の素子分離領域の接合構造を有する半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5148258A (ja) |
| JP (1) | JPH0810691B2 (ja) |
| KR (1) | KR940001391B1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5834360A (en) * | 1996-07-31 | 1998-11-10 | Stmicroelectronics, Inc. | Method of forming an improved planar isolation structure in an integrated circuit |
| JP5431638B2 (ja) * | 2006-10-27 | 2014-03-05 | ローム株式会社 | 半導体集積回路 |
| JP6055240B2 (ja) * | 2012-08-29 | 2016-12-27 | ラピスセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4929992A (en) * | 1985-09-18 | 1990-05-29 | Advanced Micro Devices, Inc. | MOS transistor construction with self aligned silicided contacts to gate, source, and drain regions |
| JPS62263658A (ja) * | 1986-05-12 | 1987-11-16 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPH01181468A (ja) * | 1988-01-08 | 1989-07-19 | Toshiba Corp | 半導体装置 |
-
1989
- 1989-12-27 JP JP1336657A patent/JPH0810691B2/ja not_active Expired - Fee Related
-
1990
- 1990-12-26 US US07/633,801 patent/US5148258A/en not_active Expired - Lifetime
- 1990-12-27 KR KR1019900021990A patent/KR940001391B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US5148258A (en) | 1992-09-15 |
| KR910013567A (ko) | 1991-08-08 |
| KR940001391B1 (ko) | 1994-02-21 |
| JPH03198336A (ja) | 1991-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7061055B2 (en) | Double-gate field-effect transistor, integrated circuit using the transistor and method of manufacturing the same | |
| GB2302210A (en) | Semiconductor fabrication with contact processing for wrap-around flange interface | |
| JPH09199730A (ja) | 半導体装置及びその製造方法 | |
| US5113234A (en) | Semiconductor device having reduced contact resistance between diffusion regions and wiring layer | |
| JPH0810691B2 (ja) | 異形状の素子分離領域の接合構造を有する半導体装置 | |
| KR100374456B1 (ko) | 절연 트렌치 및 이의 제조 방법 | |
| JP3516565B2 (ja) | 静電気保護回路のトランジスタ及びその製造方法 | |
| JP4615229B2 (ja) | 半導体装置 | |
| JP2000514241A (ja) | 自己整合されたコンタクトおよびフィールド絶縁物を伴ったトランジスタおよび該トランジスタのための製造プロセス | |
| JP3507667B2 (ja) | 半導体装置及びその製造方法 | |
| US7592208B2 (en) | Method for manufacturing semiconductor substrate and method for manufacturing semiconductor apparatus and photomask | |
| KR910009353B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH05136400A (ja) | 半導体装置の接触窓形成方法 | |
| EP0362511B1 (en) | Method for making a contact on a semiconductor device and said device | |
| JPH01181468A (ja) | 半導体装置 | |
| US6146933A (en) | Field shield isolated transistor | |
| US20030067020A1 (en) | Semiconductor device | |
| JP2996346B2 (ja) | Ｍｏｓ集積回路 | |
| JP3429715B2 (ja) | 半導体装置およびその製造方法 | |
| JPS61224317A (ja) | 導電性電極の製造方法 | |
| JPH03141646A (ja) | 半導体装置 | |
| JPH05121405A (ja) | 半導体装置の製造方法 | |
| JPH07106416A (ja) | 半導体素子の配線構造 | |
| JPS60170977A (ja) | 半導体装置の製造方法 | |
| JPS63150967A (ja) | Ｍｏｓ集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |