JPS63150967A - Ｍｏｓ集積回路装置 - Google Patents
Ｍｏｓ集積回路装置Info
- Publication number
- JPS63150967A JPS63150967A JP29924886A JP29924886A JPS63150967A JP S63150967 A JPS63150967 A JP S63150967A JP 29924886 A JP29924886 A JP 29924886A JP 29924886 A JP29924886 A JP 29924886A JP S63150967 A JPS63150967 A JP S63150967A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon substrate
- polycrystalline silicon
- oxide film
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000012535 impurity Substances 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 28
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 28
- 239000010703 silicon Substances 0.000 claims abstract description 28
- 238000009792 diffusion process Methods 0.000 claims description 28
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 8
- 238000005530 etching Methods 0.000 abstract description 4
- 238000005468 ion implantation Methods 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は多結晶シリコン層をゲーＩ・電極とするＭＯＳ
集積回路装置に関する。
集積回路装置に関する。
多結晶シリコン層をゲート電極とするＭＯＳ集積回路は
、不純物拡散層と多結晶シリコン層とを電気的に接続す
る方法として、金属配線による接続方法の他に埋込コン
タクトと呼ばれる方法が用いられている。
、不純物拡散層と多結晶シリコン層とを電気的に接続す
る方法として、金属配線による接続方法の他に埋込コン
タクトと呼ばれる方法が用いられている。
この埋込コンタクトは、シリコン基板上の酸化膜がエツ
チングされ露出したシリコン基板と多結晶シリコン層が
直接接する構造を有し、この多結晶シリコン層およびシ
リコン基板表面に熱拡散又はイオン注入技術を用いて不
純物を導入し、シリコン基板に形成された不純物拡散層
と多結晶シリコン層を高導伝率層にすることにより、両
層は電気的に接続される。
チングされ露出したシリコン基板と多結晶シリコン層が
直接接する構造を有し、この多結晶シリコン層およびシ
リコン基板表面に熱拡散又はイオン注入技術を用いて不
純物を導入し、シリコン基板に形成された不純物拡散層
と多結晶シリコン層を高導伝率層にすることにより、両
層は電気的に接続される。
この埋込コンタクＩ・は不純物拡散層に金属配線でコン
タクトをとる場合の不純物拡散層に較べて面積を小さく
出来るという特徴があり、チップ面積を小さくできるた
め、従来よりＭＯＳ集積回路に多用されている。
タクトをとる場合の不純物拡散層に較べて面積を小さく
出来るという特徴があり、チップ面積を小さくできるた
め、従来よりＭＯＳ集積回路に多用されている。
従来、不純物拡散層を形成する場合、第３図の素子断面
図に示すように、多結晶シリコン層１１とシリコン基板
１８との間に酸化膜１９が介在している領域のシリコン
基板には、不純物が酸化膜を通りぬけず、不純物拡散層
１７が形成されないため、不純物拡散層形成領域Ｅで多
結晶シリコン層１１と酸化膜１９とが重ならない様に、
埋込コンタクトが酸化膜１９をエツチングしてシリコン
基板１８が露出している領域下の充分内側に寸法余裕し
たけ余裕をもって形成される構造をとっていた。
図に示すように、多結晶シリコン層１１とシリコン基板
１８との間に酸化膜１９が介在している領域のシリコン
基板には、不純物が酸化膜を通りぬけず、不純物拡散層
１７が形成されないため、不純物拡散層形成領域Ｅで多
結晶シリコン層１１と酸化膜１９とが重ならない様に、
埋込コンタクトが酸化膜１９をエツチングしてシリコン
基板１８が露出している領域下の充分内側に寸法余裕し
たけ余裕をもって形成される構造をとっていた。
しかし、このような構造をとることによって、多結晶シ
リコン層１１のパターニング時、シリコン基板１８が露
出した領域Ｆが出来上がり、この領域Ｆが多結晶シリコ
ン層１１のパターニングに使用されているドライエツチ
ング時にダメージを受ける。多結晶シリコン層１１をパ
ターニングする為に使用したフォトレジストが多結晶シ
リコン層１１のエツチング中に、その領域に飛散して汚
染をうける、エツチング装置の構成材料による重金属汚
染をうける等の理由により、清浄に保たれず、電気的に
分離されるべき不純物拡散層１７とシリコン基板間１８
とにリーク電流が生じやすいという欠点があった。
リコン層１１のパターニング時、シリコン基板１８が露
出した領域Ｆが出来上がり、この領域Ｆが多結晶シリコ
ン層１１のパターニングに使用されているドライエツチ
ング時にダメージを受ける。多結晶シリコン層１１をパ
ターニングする為に使用したフォトレジストが多結晶シ
リコン層１１のエツチング中に、その領域に飛散して汚
染をうける、エツチング装置の構成材料による重金属汚
染をうける等の理由により、清浄に保たれず、電気的に
分離されるべき不純物拡散層１７とシリコン基板間１８
とにリーク電流が生じやすいという欠点があった。
本発明の目的は、このような欠点を除き、埋込コンタク
ト用のシリコン基板の露出領域を多結晶シリコン層で被
うことにより、多結晶シリコン層パターニング後のシリ
コン基板の露出領域をなくし、埋込コンタクＩ・を清浄
に保ち、不純物拡散層と基板との間のリーク電流をなく
すようにしたＭＯＳ集積回路装置を提供することにある
。
ト用のシリコン基板の露出領域を多結晶シリコン層で被
うことにより、多結晶シリコン層パターニング後のシリ
コン基板の露出領域をなくし、埋込コンタクＩ・を清浄
に保ち、不純物拡散層と基板との間のリーク電流をなく
すようにしたＭＯＳ集積回路装置を提供することにある
。
本発明の構成は、ＭＯＳ）−ランジスタのゲート電極と
して用いられる多結晶シリコン層と不純物拡散層とを直
接電気的に接続する埋込コンタクトを有するＭＯＳ集積
回路装置において、前記埋込コンタクト形成の為に酸化
膜が除去されたシリコン基板上の露出した領域が、前記
多結晶シリコン層により被われていることを特徴とする
。
して用いられる多結晶シリコン層と不純物拡散層とを直
接電気的に接続する埋込コンタクトを有するＭＯＳ集積
回路装置において、前記埋込コンタクト形成の為に酸化
膜が除去されたシリコン基板上の露出した領域が、前記
多結晶シリコン層により被われていることを特徴とする
。
本発明の埋込コンタクトの構造にすることにより、酸化
膜に多結晶シリコン層が重なる領域のシリコン基板に、
不純物拡散層未形成の領域を生じ、この領域に不純物を
導入する必要がある。そのため、埋込コンタクト形成以
前に、その不純物拡散層未形成の領域に、不純物拡散層
形成に導入される不純物と同種の不純物をイオン注入に
よってあらかじめ導入しておくことにより、不純物拡散
層未形成領域を無くすことができる。
膜に多結晶シリコン層が重なる領域のシリコン基板に、
不純物拡散層未形成の領域を生じ、この領域に不純物を
導入する必要がある。そのため、埋込コンタクト形成以
前に、その不純物拡散層未形成の領域に、不純物拡散層
形成に導入される不純物と同種の不純物をイオン注入に
よってあらかじめ導入しておくことにより、不純物拡散
層未形成領域を無くすことができる。
第１図（ａ）〜（ｅ）は本発明の一実施例を製作工程順
に示した断面図であり、多結晶シリコン層をゲート電極
とするＰチャネルＭＯＳ集積回路を示している。まず、
第１図（ａ＞においては、Ｎ型シリコン基板５の表面上
に、素子分離領域Ｂと活性領域Ａとを決定するため、Ｌ
ＯＣＯ３法を用いて数千Å以上のフィールド酸化膜４を
成長した後に、数百人のゲート酸化膜３を成長した状態
を示している。次に、第１図（、ｂ）でフォトレジスト
６により、埋込コンタクトを形成する際に多結晶シリコ
ン層とゲート酸化膜３とが重なって出来る不純物拡散層
未形成領域に、イオン注入技術を用いてＰ型の不純物で
あるホウ素を導入し、Ｐ型不純物拡散層７を形成する。
に示した断面図であり、多結晶シリコン層をゲート電極
とするＰチャネルＭＯＳ集積回路を示している。まず、
第１図（ａ＞においては、Ｎ型シリコン基板５の表面上
に、素子分離領域Ｂと活性領域Ａとを決定するため、Ｌ
ＯＣＯ３法を用いて数千Å以上のフィールド酸化膜４を
成長した後に、数百人のゲート酸化膜３を成長した状態
を示している。次に、第１図（、ｂ）でフォトレジスト
６により、埋込コンタクトを形成する際に多結晶シリコ
ン層とゲート酸化膜３とが重なって出来る不純物拡散層
未形成領域に、イオン注入技術を用いてＰ型の不純物で
あるホウ素を導入し、Ｐ型不純物拡散層７を形成する。
その後、フォＩ・レジスト６を除去し、埋込コンタクＩ
・を形成するため、フォＩ・レジスト８により埋込コン
タクト領域Ｃの酸化膜４をエツチングし、第１図（ｃ）
のようになる。次に、第１図（ｄ）のように、多結晶シ
リコン層１１をフォトレジスト１０により、プラズマエ
ツチング技術を用いてパターニングし、このパターニン
グ後シリコン基板５が露出しない用に寸法余裕したけゲ
ート酸化膜３と多結晶シリコン層１１とを重ねている。
・を形成するため、フォＩ・レジスト８により埋込コン
タクト領域Ｃの酸化膜４をエツチングし、第１図（ｃ）
のようになる。次に、第１図（ｄ）のように、多結晶シ
リコン層１１をフォトレジスト１０により、プラズマエ
ツチング技術を用いてパターニングし、このパターニン
グ後シリコン基板５が露出しない用に寸法余裕したけゲ
ート酸化膜３と多結晶シリコン層１１とを重ねている。
第１図（ｅ）において、Ｐ型の不純物拡散層１２を形成
するため、イオン注入技術を用いてホウ素を導入した状
態である。このため寸法余裕分りのシリコン基板５には
不純物が導入されず、不純物拡散層未形成領域となるが
、あらかじめＰ型の不純物拡散層７が形成されているた
め、左右に分離されたＰ型の不純物拡散層１２は電気的
に接続される。
するため、イオン注入技術を用いてホウ素を導入した状
態である。このため寸法余裕分りのシリコン基板５には
不純物が導入されず、不純物拡散層未形成領域となるが
、あらかじめＰ型の不純物拡散層７が形成されているた
め、左右に分離されたＰ型の不純物拡散層１２は電気的
に接続される。
従って、シリコン基板５が多結晶シリコン層１１に覆わ
れ露出される状態ではなくなる。
れ露出される状態ではなくなる。
第２図は本発明の第２の実施例の断面図で、第１の実施
例とはチャンネルのタイプが異なり、ＮチャネルＭＯＳ
集積回路となっている。シリコン基板のタイプがＰ型で
ある点、イオン注入技術により導入される不純物がＮ型
の燐である点が異なっている。すなわち、基板はＰ型シ
リコン基板１４からなり、Ｎ型不純物拡散層１５と、Ｎ
型不純物拡散層１６とはＮ型の燐がイオン注入技術によ
り導入され形成されたものである。
例とはチャンネルのタイプが異なり、ＮチャネルＭＯＳ
集積回路となっている。シリコン基板のタイプがＰ型で
ある点、イオン注入技術により導入される不純物がＮ型
の燐である点が異なっている。すなわち、基板はＰ型シ
リコン基板１４からなり、Ｎ型不純物拡散層１５と、Ｎ
型不純物拡散層１６とはＮ型の燐がイオン注入技術によ
り導入され形成されたものである。
以上説明した様に、本発明によれば、埋込コンタクトを
形成するためにシリコン基板上の酸化膜をエツチングし
てシリコン基板が露出した領域全域を多結晶シリコンで
被う構造となるため、埋込コンタクト領域を清浄に保つ
ことが出来、不純物拡散層とシリコン基板間のリーク電
流を抑えることができるという効果がある。
形成するためにシリコン基板上の酸化膜をエツチングし
てシリコン基板が露出した領域全域を多結晶シリコンで
被う構造となるため、埋込コンタクト領域を清浄に保つ
ことが出来、不純物拡散層とシリコン基板間のリーク電
流を抑えることができるという効果がある。
第１図（ａ）〜（ｅ＞は本発明の一実施例を製造工程順
に示した断面図、第２図は本発明の第２の実施例の断面
図、第３図は従来のＭＯＳ集積回路の一例の断面図であ
る。 Ａ・・・活性領域、Ｂ・・・素子分離領域、Ｃ・・・埋
込コンタクト領域、Ｅ・・・不純物拡散層形成領域、Ｆ
・・・露出領域、３・・・ゲート酸化膜、４・・・フィ
ールド酸化膜、５・・・Ｎ型シリコン基板、６，８．１
０・・・フォＩ・レジスト、７．１２・・・Ｐ型不純物
拡散層、１１・・・多結晶シリコン層、１４・・・Ｐ型
シリコン基板、１５．１６・・・Ｎ型不純物拡散層、１
７・・・不純物拡散層、１８・・・シリコン基板、１９
・・・酸化膜。
に示した断面図、第２図は本発明の第２の実施例の断面
図、第３図は従来のＭＯＳ集積回路の一例の断面図であ
る。 Ａ・・・活性領域、Ｂ・・・素子分離領域、Ｃ・・・埋
込コンタクト領域、Ｅ・・・不純物拡散層形成領域、Ｆ
・・・露出領域、３・・・ゲート酸化膜、４・・・フィ
ールド酸化膜、５・・・Ｎ型シリコン基板、６，８．１
０・・・フォＩ・レジスト、７．１２・・・Ｐ型不純物
拡散層、１１・・・多結晶シリコン層、１４・・・Ｐ型
シリコン基板、１５．１６・・・Ｎ型不純物拡散層、１
７・・・不純物拡散層、１８・・・シリコン基板、１９
・・・酸化膜。
Claims (1)
- ＭＯＳトランジスタのゲート電極として用いられる多結
晶シリコン層と不純物拡散層とを直接電気的に接続する
埋込コンタクトを有するＭＯＳ集積回路装置において、
前記埋込コンタクト形成の為に酸化膜が除去されたシリ
コン基板上の露出した領域が、前記多結晶シリコン層に
より被われている事を特徴とするＭＯＳ集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29924886A JPS63150967A (ja) | 1986-12-15 | 1986-12-15 | Ｍｏｓ集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29924886A JPS63150967A (ja) | 1986-12-15 | 1986-12-15 | Ｍｏｓ集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63150967A true JPS63150967A (ja) | 1988-06-23 |
Family
ID=17870070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29924886A Pending JPS63150967A (ja) | 1986-12-15 | 1986-12-15 | Ｍｏｓ集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63150967A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7496312B2 (en) | 2004-08-02 | 2009-02-24 | Ricoh Company, Ltd. | Auxiliary power supply unit and image forming apparatus |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5721865A (en) * | 1980-07-14 | 1982-02-04 | Nec Corp | Manufacture of semiconductor device |
-
1986
- 1986-12-15 JP JP29924886A patent/JPS63150967A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5721865A (en) * | 1980-07-14 | 1982-02-04 | Nec Corp | Manufacture of semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7496312B2 (en) | 2004-08-02 | 2009-02-24 | Ricoh Company, Ltd. | Auxiliary power supply unit and image forming apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6518623B1 (en) | Semiconductor device having a buried-channel MOS structure | |
| US6689648B2 (en) | Semiconductor device having silicon on insulator and fabricating method therefor | |
| JPH1070281A (ja) | 半導体装置およびその製造方法 | |
| JPH02166762A (ja) | コンパクトｃｍｏｓデバイス及びその製造方法 | |
| KR920007448B1 (ko) | 반도체장치 및 그 제조방법 | |
| US4397076A (en) | Method for making low leakage polycrystalline silicon-to-substrate contacts | |
| KR20000003951A (ko) | 에스오아이 소자의 소자분리 방법 | |
| JPS63150967A (ja) | Ｍｏｓ集積回路装置 | |
| JPS6050063B2 (ja) | 相補型ｍｏｓ半導体装置及びその製造方法 | |
| JPH0621369A (ja) | Ｍｏｓ集積回路の製造方法 | |
| JP2817226B2 (ja) | 半導体装置の製造方法 | |
| JP2594121B2 (ja) | 半導体装置の製造方法 | |
| KR0135718B1 (ko) | 반도체 소자의 제조방법 | |
| JPS5856450A (ja) | 相補型ｍｏｓ半導体装置 | |
| JPH04127539A (ja) | 半導体装置の製造方法 | |
| JPH04159781A (ja) | シリコンゲート電極の形成方法 | |
| JPH0215651A (ja) | 半導体装置の製造方法 | |
| JPH0349236A (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPH06151579A (ja) | 半導体装置及びその製造方法 | |
| JPH0837230A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH04196440A (ja) | 半導体装置 | |
| JPH0621450A (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| JPS627148A (ja) | 相補型半導体装置及びその製造方法 | |
| JPH04348039A (ja) | 半導体装置の製造方法 | |
| JPS63211748A (ja) | 半導体装置の製造方法 |