JPH0799960B2 - 誘導負荷の過電流時間監視回路 - Google Patents
誘導負荷の過電流時間監視回路Info
- Publication number
- JPH0799960B2 JPH0799960B2 JP3163576A JP16357691A JPH0799960B2 JP H0799960 B2 JPH0799960 B2 JP H0799960B2 JP 3163576 A JP3163576 A JP 3163576A JP 16357691 A JP16357691 A JP 16357691A JP H0799960 B2 JPH0799960 B2 JP H0799960B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- inductive load
- time monitoring
- overcurrent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＣＰＵ制御によりステ
ッピングモータ等の誘導負荷（以下、単に負荷というこ
ともある）に対して、意図的に定格を超えて電流を流す
場合における、その通電時間を監視する誘導負荷の過電
流時間監視回路に関する。
ッピングモータ等の誘導負荷（以下、単に負荷というこ
ともある）に対して、意図的に定格を超えて電流を流す
場合における、その通電時間を監視する誘導負荷の過電
流時間監視回路に関する。
【０００２】
【従来の技術】ＣＰＵ制御が行われるプリンタなどに使
用されるステッピングモータ（以下、単にモータとい
う）やマグネットなどの負荷の駆動制御においては、駆
動電圧として論理電源とは異なる高電圧を採用している
場合が多い。このため、ＣＰＵの暴走が発生したりする
と制御がきかなくなり、負荷に高電圧がかかりきりとな
って定格より多い電流が流れ、焼損や発熱過剰状態が発
生し、負荷やその駆動素子の寿命を縮めたりする。
用されるステッピングモータ（以下、単にモータとい
う）やマグネットなどの負荷の駆動制御においては、駆
動電圧として論理電源とは異なる高電圧を採用している
場合が多い。このため、ＣＰＵの暴走が発生したりする
と制御がきかなくなり、負荷に高電圧がかかりきりとな
って定格より多い電流が流れ、焼損や発熱過剰状態が発
生し、負荷やその駆動素子の寿命を縮めたりする。
【０００３】このようなＣＰＵ暴走の発生に備えて、そ
の検出と防護のため、ウオッチドッグタイマ回路を設
け、ＣＰＵ暴走発生時には、そのタイムアウトにより駆
動電源をオフしたり、あるいはＣＰＵを初期化するなど
して、負荷の焼損、発熱過剰状態やそれによる性能劣化
を防止したりしている。
の検出と防護のため、ウオッチドッグタイマ回路を設
け、ＣＰＵ暴走発生時には、そのタイムアウトにより駆
動電源をオフしたり、あるいはＣＰＵを初期化するなど
して、負荷の焼損、発熱過剰状態やそれによる性能劣化
を防止したりしている。
【０００４】また、このようなＣＰＵ暴走と異なり、Ｃ
ＰＵ制御が行われつつも、負荷に定格を超えた電流を流
す制御が行われる場合が多々ある。例えば、プリンタの
印字ヘッドを搭載したキャリッジのモータ制御によるキ
ャリッジ駆動である。
ＰＵ制御が行われつつも、負荷に定格を超えた電流を流
す制御が行われる場合が多々ある。例えば、プリンタの
印字ヘッドを搭載したキャリッジのモータ制御によるキ
ャリッジ駆動である。
【０００５】この制御の場合、モータを加速−等速−減
速−停止というように電流値を変えて制御を行う。そし
て、印字スピードを上げるには、この加速と減速の制御
について、負荷に対し定格を超えて電流を流す制御を行
う。このような制御回路において、モータのコイルのコ
モンを流れる電流の制御が、前述の如きプリンタのスペ
ース制御について行われる。このとき、等速の電流が定
格電流で、加速、減速の電流は定格を超えており、場合
によつては定格の数倍となる場合もある。
速−停止というように電流値を変えて制御を行う。そし
て、印字スピードを上げるには、この加速と減速の制御
について、負荷に対し定格を超えて電流を流す制御を行
う。このような制御回路において、モータのコイルのコ
モンを流れる電流の制御が、前述の如きプリンタのスペ
ース制御について行われる。このとき、等速の電流が定
格電流で、加速、減速の電流は定格を超えており、場合
によつては定格の数倍となる場合もある。
【０００６】このように、ＣＰＵ暴走などと異なり、Ｃ
ＰＵ制御により定格を超えて負荷に電流を流す場合は、
その電流値を常時監視する必要がある。
ＰＵ制御により定格を超えて負荷に電流を流す場合は、
その電流値を常時監視する必要がある。
【０００７】ＣＰＵのプログラムが正常に走っている場
合は、負荷に流す最大電流時間は、例えば５秒に限定さ
れているが、定電流チョッパ駆動回路のハイブリッドＩ
Ｃ（ＨＩＣ）がロックされた場合、即ち、ＨＩＣの前段
の定電流値設定回路が故障した場合は、例えば定格１Ａ
の負荷に対して、例えば２．４Ａ程度の最大電流を流し
続けてしまうことになる。
合は、負荷に流す最大電流時間は、例えば５秒に限定さ
れているが、定電流チョッパ駆動回路のハイブリッドＩ
Ｃ（ＨＩＣ）がロックされた場合、即ち、ＨＩＣの前段
の定電流値設定回路が故障した場合は、例えば定格１Ａ
の負荷に対して、例えば２．４Ａ程度の最大電流を流し
続けてしまうことになる。
【０００８】このことは、負荷や駆動回路の異常発熱や
性能劣化、さらには焼損を招く原因となるので、事前に
予防しておく必要がある。
性能劣化、さらには焼損を招く原因となるので、事前に
予防しておく必要がある。
【０００９】このような背景から、以下に述べる過電流
時間監視回路が、本出願人より既に提案されている。
時間監視回路が、本出願人より既に提案されている。
【００１０】図３は、本発明の成立過程でなされた先の
提案に係る全体回路図であり、負荷に対して自励式に定
電流駆動を行う定電流チョッパ駆動回路２０と、過電流
時間監視回路１とから構成されている。
提案に係る全体回路図であり、負荷に対して自励式に定
電流駆動を行う定電流チョッパ駆動回路２０と、過電流
時間監視回路１とから構成されている。
【００１１】まず、定電流チョッパ駆動回路２０につい
て説明すると、Ｌ１とＬ３はモータのコイルで対をなし
ており、一端はコモンとして駆動電圧ＶＭに接続され、
他端はハイブリッドＩＣ２１に接続されている。駆動電
圧ＶＭは、＋２４Ｖ電源やこれを超える高圧電源が用い
られており、ハイブリッドＩＣ２１にも接続されて、内
部で制御用電圧が作られる。φ１とφ３は負荷Ｌ１とＬ
３に対し電流を流すか否かの制御を行う相切替信号で、
負荷Ｌ１とＬ３に同時に電流が流れることはない。な
お、４相のモータではもう一対のコイルＬ２とＬ４もハ
イブリッドＩＣ２１に接続されるが、これについては説
明を省略する。
て説明すると、Ｌ１とＬ３はモータのコイルで対をなし
ており、一端はコモンとして駆動電圧ＶＭに接続され、
他端はハイブリッドＩＣ２１に接続されている。駆動電
圧ＶＭは、＋２４Ｖ電源やこれを超える高圧電源が用い
られており、ハイブリッドＩＣ２１にも接続されて、内
部で制御用電圧が作られる。φ１とφ３は負荷Ｌ１とＬ
３に対し電流を流すか否かの制御を行う相切替信号で、
負荷Ｌ１とＬ３に同時に電流が流れることはない。な
お、４相のモータではもう一対のコイルＬ２とＬ４もハ
イブリッドＩＣ２１に接続されるが、これについては説
明を省略する。
【００１２】ハイブリッドＩＣ２１は、定電流制御回路
２２と、この定電流制御回路２２の制御により負荷Ｌ１
とＬ３の負荷電流を流すパワーＭＯＳＦＥＴ２３ａ，２
３ｂを内蔵している。
２２と、この定電流制御回路２２の制御により負荷Ｌ１
とＬ３の負荷電流を流すパワーＭＯＳＦＥＴ２３ａ，２
３ｂを内蔵している。
【００１３】ＲＳは電流検出用抵抗器で、このＲＳを流
れる電流値によりハイブリッドＩＣ２１との接続点に電
位Ｖ１が現れる。
れる電流値によりハイブリッドＩＣ２１との接続点に電
位Ｖ１が現れる。
【００１４】Ａ及びＢは電流切替信号であり、図示しな
い制御手段にて設定されるその論理により、Ｌ１，Ｌ３
に流す電流値を設定する。この電流切替信号Ａ及びＢは
オープンコレクタのインバータ２４ａ，２４ｂに入力さ
れ、その出力は基準電圧である＋Ｖｃｃに接続された抵
抗器Ｒ１とＲ２の接続点に抵抗器Ｒ４，Ｒ５を介して接
続され、この接続点は抵抗器Ｒ６を介してハイブリッド
ＩＣ２１に接続されている。
い制御手段にて設定されるその論理により、Ｌ１，Ｌ３
に流す電流値を設定する。この電流切替信号Ａ及びＢは
オープンコレクタのインバータ２４ａ，２４ｂに入力さ
れ、その出力は基準電圧である＋Ｖｃｃに接続された抵
抗器Ｒ１とＲ２の接続点に抵抗器Ｒ４，Ｒ５を介して接
続され、この接続点は抵抗器Ｒ６を介してハイブリッド
ＩＣ２１に接続されている。
【００１５】この点の電位をＶ２とすると、この電位Ｖ
２と前述の電流検出用抵抗器ＲＳの電位Ｖ１が定電流制
御回路２２に入力されて内部で比較制御され、定電流が
設定されることにより、コイルのコモンに流れる電流値
Ｉ0 が設定される。また、この時、チョッピング周波数
が抵抗器Ｒ３とコンデンサＣ１の時定数により通常２０
ＫＨｚから３０ＫＨｚに設定される。
２と前述の電流検出用抵抗器ＲＳの電位Ｖ１が定電流制
御回路２２に入力されて内部で比較制御され、定電流が
設定されることにより、コイルのコモンに流れる電流値
Ｉ0 が設定される。また、この時、チョッピング周波数
が抵抗器Ｒ３とコンデンサＣ１の時定数により通常２０
ＫＨｚから３０ＫＨｚに設定される。
【００１６】ここで、の点で論理がＩＣの故障その他
により“Ｈ”に固定されると、Ａ及びＢ信号が所定の入
力状態であっても、加速−等速−減速−停止の区間及び
この繰り返しに渡って常に定格を超えた過電流が流れる
ことになる。
により“Ｈ”に固定されると、Ａ及びＢ信号が所定の入
力状態であっても、加速−等速−減速−停止の区間及び
この繰り返しに渡って常に定格を超えた過電流が流れる
ことになる。
【００１７】次に、過電流時間監視回路１について説明
すると、この過電流時間監視回路１は、定電流チョッパ
駆動回路２０における電流検出用抵抗器ＲＳに接続され
るもので、ピーク値ホールド回路２、コンパレータ回路
３及びタイマ回路４より構成されている。
すると、この過電流時間監視回路１は、定電流チョッパ
駆動回路２０における電流検出用抵抗器ＲＳに接続され
るもので、ピーク値ホールド回路２、コンパレータ回路
３及びタイマ回路４より構成されている。
【００１８】負荷にＩ0 なる電流が流れると、これを検
出するのが電流検出用抵抗器ＲＳである。そして、この
電流検出用抵抗器ＲＳに対する接続点における電位Ｖ１
が、定格を超える電流Ｉ2 が流れた時にＶA 、定格時に
ＶB 、停止保持時にＶC であるとすると、の点の電流
波形は、図４（ａ）のようなチョッピング電圧波形とな
る。
出するのが電流検出用抵抗器ＲＳである。そして、この
電流検出用抵抗器ＲＳに対する接続点における電位Ｖ１
が、定格を超える電流Ｉ2 が流れた時にＶA 、定格時に
ＶB 、停止保持時にＶC であるとすると、の点の電流
波形は、図４（ａ）のようなチョッピング電圧波形とな
る。
【００１９】この波形は、ピーク値ホールド回路２に入
力されるもので、保護抵抗器Ｒ７を介してオペアンプ２
ａに入力される。オペアンプ２ａを介在させるのは、入
力が高インピーダンスなので、これが接続されても出力
側の電流検出用抵抗器ＲＳの電位Ｖ１が影響されないた
めである。このオペアンプ２ａの使い方は、電圧ホロワ
と呼ばれるもので、電位Ｖ１がそのままオペアンプ２ａ
の出力として現れる。即ち、図４（ａ）の出力がそのま
ま現れる。
力されるもので、保護抵抗器Ｒ７を介してオペアンプ２
ａに入力される。オペアンプ２ａを介在させるのは、入
力が高インピーダンスなので、これが接続されても出力
側の電流検出用抵抗器ＲＳの電位Ｖ１が影響されないた
めである。このオペアンプ２ａの使い方は、電圧ホロワ
と呼ばれるもので、電位Ｖ１がそのままオペアンプ２ａ
の出力として現れる。即ち、図４（ａ）の出力がそのま
ま現れる。
【００２０】このオペアンプ２ａの出力に接続されたダ
イオードＤ１と、これに続く出力の発振防止用抵抗器Ｒ
８に接続された抵抗器Ｒ９と、コンデンサＣ２とにより
チョッピング電圧波形のピーク値が平滑ホールドされ
る。
イオードＤ１と、これに続く出力の発振防止用抵抗器Ｒ
８に接続された抵抗器Ｒ９と、コンデンサＣ２とにより
チョッピング電圧波形のピーク値が平滑ホールドされ
る。
【００２１】即ち、図４（ｂ）の拡大図に示すように、
ダイオードＤ１によりＡ１の部分がホールドされると共
に、抵抗器Ｒ９とコンデンサＣ２の時定数によりＡ２の
部分が鎖線のように平滑にされる。従って、コンパレー
タ回路３のコンパレータ３ａの反転入力端子（−）に入
力される信号波形は図４（ｃ）のようになる。
ダイオードＤ１によりＡ１の部分がホールドされると共
に、抵抗器Ｒ９とコンデンサＣ２の時定数によりＡ２の
部分が鎖線のように平滑にされる。従って、コンパレー
タ回路３のコンパレータ３ａの反転入力端子（−）に入
力される信号波形は図４（ｃ）のようになる。
【００２２】そこで、コンパレータ回路３のコンパレー
タ３ａの非反転入力端子（＋）に接続されている抵抗器
Ｒ１０とＲ１１の分圧によるスライスレベルを図４
（ｃ）中のＶ３のように設定すれば、その出力パルスは
図４（ｄ）のようになり、加速及び減速の定格を超える
過電流部分が論理“Ｌ”として現れ、等速と停止保持の
部分が論理“Ｈ”として現れる。そして、この長周期の
パルスが次のタイマ回路４に入力される。
タ３ａの非反転入力端子（＋）に接続されている抵抗器
Ｒ１０とＲ１１の分圧によるスライスレベルを図４
（ｃ）中のＶ３のように設定すれば、その出力パルスは
図４（ｄ）のようになり、加速及び減速の定格を超える
過電流部分が論理“Ｌ”として現れ、等速と停止保持の
部分が論理“Ｈ”として現れる。そして、この長周期の
パルスが次のタイマ回路４に入力される。
【００２３】図４（ｄ）のように整形されたパルスは、
タイマ回路４内のまずＮＡＮＤ回路（論理回路）４ｂに
入力される。他方、ＮＡＮＤ回路４ｂの他入力には、周
期の速いパルス、この実施例では周期１μｓのクロック
パルスが入力される。そして、ＮＡＮＤ回路４ｂでとら
れた両入力パルスの論理積がプログラマブル・インター
バル・タイマ回路４ａのＧＡＴＥ２に入力される。
タイマ回路４内のまずＮＡＮＤ回路（論理回路）４ｂに
入力される。他方、ＮＡＮＤ回路４ｂの他入力には、周
期の速いパルス、この実施例では周期１μｓのクロック
パルスが入力される。そして、ＮＡＮＤ回路４ｂでとら
れた両入力パルスの論理積がプログラマブル・インター
バル・タイマ回路４ａのＧＡＴＥ２に入力される。
【００２４】プログラマブル・インターバル・タイマ回
路４ａは、プログラムにより各種のタイマ制御が可能な
もので、８２５３と呼ばれるものである。データバス
（Ｄ０〜Ｄ７）や基本クロック（ＣＬＫ０）等の制御信
号線は後述する制御手段であるＣＰＵに接続され、制御
される。
路４ａは、プログラムにより各種のタイマ制御が可能な
もので、８２５３と呼ばれるものである。データバス
（Ｄ０〜Ｄ７）や基本クロック（ＣＬＫ０）等の制御信
号線は後述する制御手段であるＣＰＵに接続され、制御
される。
【００２５】８２５３はモードの指定によりタイマ制御
を行うが、この実施例で使用したモードは、一般にモー
ド１と呼ばれる使い方で、プログラマブル・ワンショッ
トと呼ばれ、指定した長さのワンショットパルス（アク
ティブ・ロウ＝論理“Ｌ”）を出力する。これを図５に
より説明する。
を行うが、この実施例で使用したモードは、一般にモー
ド１と呼ばれる使い方で、プログラマブル・ワンショッ
トと呼ばれ、指定した長さのワンショットパルス（アク
ティブ・ロウ＝論理“Ｌ”）を出力する。これを図５に
より説明する。
【００２６】図５において、ＣＰＵ制御の所定のコント
ロール・ワードによりモード１を選択すると、カウンタ
出力であるＯＵＴ２は初期状態として論理“Ｈ”とな
り、カウント数ｎロード後（図中のＢで、この例ではｎ
＝４としてある）、ＧＡＴＥ２（トリガ）の立ち上がり
（Ｃ）によりトリガされてカウントが開始される。そし
て、ＯＵＴ２は、カウント中は“Ｌ”であり（Ｄ）、カ
ウント数ｎについてのカウントが終了する、つまりカウ
ントオーバとなると再び初期化され、“Ｈ”となる。
ロール・ワードによりモード１を選択すると、カウンタ
出力であるＯＵＴ２は初期状態として論理“Ｈ”とな
り、カウント数ｎロード後（図中のＢで、この例ではｎ
＝４としてある）、ＧＡＴＥ２（トリガ）の立ち上がり
（Ｃ）によりトリガされてカウントが開始される。そし
て、ＯＵＴ２は、カウント中は“Ｌ”であり（Ｄ）、カ
ウント数ｎについてのカウントが終了する、つまりカウ
ントオーバとなると再び初期化され、“Ｈ”となる。
【００２７】即ち、パルス幅がカウント数に対応したア
クティブ・ロウのワンショット出力となる。他方、カウ
ント中に再トリガがかかる、つまりＥに示すようにＧＡ
ＴＥ端子が“Ｌ”から“Ｈ”となると、再び設定カウン
ト数の初期値よりカウントが開始される。
クティブ・ロウのワンショット出力となる。他方、カウ
ント中に再トリガがかかる、つまりＥに示すようにＧＡ
ＴＥ端子が“Ｌ”から“Ｈ”となると、再び設定カウン
ト数の初期値よりカウントが開始される。
【００２８】そして、これが繰り返えされる限り、カウ
ントオーバによる初期化でＯＵＴ２＝“Ｈ”となること
はない（Ｆ）。このモード１を利用して過電流時間の監
視を行うものである。
ントオーバによる初期化でＯＵＴ２＝“Ｈ”となること
はない（Ｆ）。このモード１を利用して過電流時間の監
視を行うものである。
【００２９】以下、この過電流時間の監視について図３
と図６を参照して説明する。尚、図６の丸数字は図３の
回路図中の番号と一致させてある。
と図６を参照して説明する。尚、図６の丸数字は図３の
回路図中の番号と一致させてある。
【００３０】８２５３のＯＵＴ０からのクロック出力
は、図５のＦについて説明したようなカウントの繰り返
しを行わせるためのトリガ用で、前述のように、速いク
ロック周期１μｓに設定されており、ＮＡＮＤ回路４ｂ
に入力される（図６の）。
は、図５のＦについて説明したようなカウントの繰り返
しを行わせるためのトリガ用で、前述のように、速いク
ロック周期１μｓに設定されており、ＮＡＮＤ回路４ｂ
に入力される（図６の）。
【００３１】他方、ＯＵＴ１からの出力であるＣＬＫ２
は、過電流時間の監視、つまりカウントに用いるもの
で、この例の場合には、監視すべき過電流時間が比較的
長いので、ＯＵＴ０の出力ＣＬＫ０より周期が数段遅い
クロック周期５ｍｓ設定してある（図６の）。
は、過電流時間の監視、つまりカウントに用いるもの
で、この例の場合には、監視すべき過電流時間が比較的
長いので、ＯＵＴ０の出力ＣＬＫ０より周期が数段遅い
クロック周期５ｍｓ設定してある（図６の）。
【００３２】ＯＵＴ０出力のクロックと、図６のに示
す波形のパルス〔図４に（ｄ）で示されるパルス〕と
は、ＮＡＮＤ回路４ｂにより論理積をとられ、図６の
に示す波形のパルスとなってＧＡＴＥ２端子に入力され
る。
す波形のパルス〔図４に（ｄ）で示されるパルス〕と
は、ＮＡＮＤ回路４ｂにより論理積をとられ、図６の
に示す波形のパルスとなってＧＡＴＥ２端子に入力され
る。
【００３３】こののパルスの内、電流が定格値以下の
等速部分と停止保持部分（図中のＳの部分）は、クロッ
ク周期１μｓのクロックパルスが現れ、論理“Ｌ”と
“Ｈ”を１μｓの周期で繰り返している。従って、高速
部分と停止保持部分については、１μｓの周期でカウン
トが繰り返されることになり、カウントオーバの状態が
生ぜず、図５のＦについて説明したように、タイマ出力
ＯＵＴ２は、論理“Ｌ”のままである。
等速部分と停止保持部分（図中のＳの部分）は、クロッ
ク周期１μｓのクロックパルスが現れ、論理“Ｌ”と
“Ｈ”を１μｓの周期で繰り返している。従って、高速
部分と停止保持部分については、１μｓの周期でカウン
トが繰り返されることになり、カウントオーバの状態が
生ぜず、図５のＦについて説明したように、タイマ出力
ＯＵＴ２は、論理“Ｌ”のままである。
【００３４】他方、のパルスの内、加速部分あるいは
減速部分（図６中のＴｋの部分）は、図示のような長い
周期であり、この長い周期の間カウントが継続される。
そして、この周期が前述のように予め設定されているカ
ウント数ｎに対応するカウント時間より長いものであれ
ば、周期の途中においてカウントオーバとなり、ＯＵＴ
２が論理“Ｈ”となる（）。
減速部分（図６中のＴｋの部分）は、図示のような長い
周期であり、この長い周期の間カウントが継続される。
そして、この周期が前述のように予め設定されているカ
ウント数ｎに対応するカウント時間より長いものであれ
ば、周期の途中においてカウントオーバとなり、ＯＵＴ
２が論理“Ｈ”となる（）。
【００３５】従って、カウント時間、つまりカウント数
ｎを図４（ｄ）の加速、減速の時間Ｔ１，Ｔ３よりやや
長めに設定し、加速、減速の時間Ｔ１，Ｔ３が正常の長
さである限り、カウントオーバとならないようにしてお
くことにより、過電流時間の監視、つまり過電流時間が
正常値を超えたか否かの監視をＯＵＴ２の出力により確
実に行うことになる。
ｎを図４（ｄ）の加速、減速の時間Ｔ１，Ｔ３よりやや
長めに設定し、加速、減速の時間Ｔ１，Ｔ３が正常の長
さである限り、カウントオーバとならないようにしてお
くことにより、過電流時間の監視、つまり過電流時間が
正常値を超えたか否かの監視をＯＵＴ２の出力により確
実に行うことになる。
【００３６】
【発明が解決しようとする課題】本出願人が上記の先に
提案した装置によって、信頼性の高い過電流時間監視が
行われるようになったが、上記装置は比較的回路構成が
複雑で、コストが高いという点で改良の余地が残されて
いた。
提案した装置によって、信頼性の高い過電流時間監視が
行われるようになったが、上記装置は比較的回路構成が
複雑で、コストが高いという点で改良の余地が残されて
いた。
【００３７】本発明は、このような背景に基づいてなさ
れたものであり、より簡単な構成で信頼性の高い過電流
時間監視を行うことができる誘導負荷の過電流監視回路
を提供することを目的とする。
れたものであり、より簡単な構成で信頼性の高い過電流
時間監視を行うことができる誘導負荷の過電流監視回路
を提供することを目的とする。
【００３８】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、モータ定格電流以上の電流設定がなさ
れた場合にこれを検出するコンパレータ回路と、このコ
ンパレータ回路からの出力パルスと適宜の手段により与
えられるクロックパルスとの論理演算を行う論理回路
と、この論理回路からの出力パルスをトリガとして、予
め設定されているカウント数について所定のクロック周
期に基づきカウントを行い、カウントオーバになった時
に所定の信号を出力するプログラマブル・インターバル
・タイマ回路とを備えたことを特徴とするものである。
めに、本発明は、モータ定格電流以上の電流設定がなさ
れた場合にこれを検出するコンパレータ回路と、このコ
ンパレータ回路からの出力パルスと適宜の手段により与
えられるクロックパルスとの論理演算を行う論理回路
と、この論理回路からの出力パルスをトリガとして、予
め設定されているカウント数について所定のクロック周
期に基づきカウントを行い、カウントオーバになった時
に所定の信号を出力するプログラマブル・インターバル
・タイマ回路とを備えたことを特徴とするものである。
【００３９】
【作用】モータ駆動用ＨＩＣの電流設定端子にモータ定
格電流以上の電流設定がなされた場合に、コンパレータ
によりそれを検知し、インターバル・タイマへ信号を送
る。インターバル・タイマはコンパレータからの信号が
ある時間以上継続しているとみなした場合は、エラーと
してＣＰＵへエラー信号を送る。
格電流以上の電流設定がなされた場合に、コンパレータ
によりそれを検知し、インターバル・タイマへ信号を送
る。インターバル・タイマはコンパレータからの信号が
ある時間以上継続しているとみなした場合は、エラーと
してＣＰＵへエラー信号を送る。
【００４０】ＣＰＵは、このエラー信号に基づき、相デ
ータを所定論理に固定する。具体的には、１〜４相デー
タを０にセットする。そして、電流設定値を０にする。
ータを所定論理に固定する。具体的には、１〜４相デー
タを０にセットする。そして、電流設定値を０にする。
【００４１】
【実施例】以下、本発明の実施例を図面に基づき説明す
る。尚、前述した回路構成と同一個所には同一符号を付
して重複する説明は省略した。
る。尚、前述した回路構成と同一個所には同一符号を付
して重複する説明は省略した。
【００４２】図１は、本発明の基本概念を示す全体ブロ
ック図であり、５はＣＰＵ、６はモータ（負荷）、７は
モータ駆動電流を設定する電流設定用電圧Ｖ２をオン、
オフするスイッチ（トランジスタで構成されている）、
ＩＳは電流設定信号である。
ック図であり、５はＣＰＵ、６はモータ（負荷）、７は
モータ駆動電流を設定する電流設定用電圧Ｖ２をオン、
オフするスイッチ（トランジスタで構成されている）、
ＩＳは電流設定信号である。
【００４３】また、本発明においては、ピーク値ホール
ド回路２を省略して、コンパレータ回路３とタイマ回路
４とから過電流時間監視回路１が構成されている。
ド回路２を省略して、コンパレータ回路３とタイマ回路
４とから過電流時間監視回路１が構成されている。
【００４４】このような構成において、モータ駆動用Ｈ
ＩＣ２１の電流設定端子にモータ定格電流以上の電流設
定がなされた場合に、コンパレータ回路３によりそれを
検知し、タイマ回路４のプログラマブル・インターバル
・タイマへ信号を送る。プログラマブル・インターバル
・タイマは、コンパレータ回路３からの信号がある時間
以上継続しているとみなした場合は、エラーとしてＣＰ
Ｕ５へエラー信号ｅを送る。
ＩＣ２１の電流設定端子にモータ定格電流以上の電流設
定がなされた場合に、コンパレータ回路３によりそれを
検知し、タイマ回路４のプログラマブル・インターバル
・タイマへ信号を送る。プログラマブル・インターバル
・タイマは、コンパレータ回路３からの信号がある時間
以上継続しているとみなした場合は、エラーとしてＣＰ
Ｕ５へエラー信号ｅを送る。
【００４５】ＣＰＵ５は、このエラー信号ｅに基づき、
相データを所定論理固定する。具体的には、１〜４相デ
ータを０にセットする。そして、電流設定値を０にす
る。即ち、ＣＰＵ５からは、１〜４相までをオフにする
信号Ｓ１及びスイッチ７を構成するトランジスタのベー
ス電流を０にするための信号Ｓ２が出力される。
相データを所定論理固定する。具体的には、１〜４相デ
ータを０にセットする。そして、電流設定値を０にす
る。即ち、ＣＰＵ５からは、１〜４相までをオフにする
信号Ｓ１及びスイッチ７を構成するトランジスタのベー
ス電流を０にするための信号Ｓ２が出力される。
【００４６】図２は、具体的回路の一例を示す全体図で
あり、コンパレータ回路３のコンパレータ３ａの反転入
力端子（−）には、図４の（ｃ）に示す信号が入力され
る。また、ＮＡＮＤ回路４ｂには前述と同様に図４の
（ｄ）に示すパルス信号が入力される。
あり、コンパレータ回路３のコンパレータ３ａの反転入
力端子（−）には、図４の（ｃ）に示す信号が入力され
る。また、ＮＡＮＤ回路４ｂには前述と同様に図４の
（ｄ）に示すパルス信号が入力される。
【００４７】このように、ピーク値ホールド回路２をな
くしても、モータ６に定格電流以上の電流が流れた場合
は、これをコンパレータ回路３で検出して、タイマ回路
４のプログラマブル・インターバル・タイマ回路４ａに
その信号を送り、前述と同様の制御を行うことができる
のである。
くしても、モータ６に定格電流以上の電流が流れた場合
は、これをコンパレータ回路３で検出して、タイマ回路
４のプログラマブル・インターバル・タイマ回路４ａに
その信号を送り、前述と同様の制御を行うことができる
のである。
【００４８】
【発明の効果】以上説明したように、本発明によれば、
コンパレータ回路と、タイマ回路のみで、過電流時間監
視回路を構成することができるから、簡単な構成でコス
トも低く、信頼性の高い過電流時間監視を行うことがで
きる。
コンパレータ回路と、タイマ回路のみで、過電流時間監
視回路を構成することができるから、簡単な構成でコス
トも低く、信頼性の高い過電流時間監視を行うことがで
きる。
【図１】本発明の基本概念を示すブロック図である。
【図２】本発明の実施例に係る全体回路図である。
【図３】本発明の成立過程で提案された全体回路図であ
る。
る。
【図４】図３の過電流時間監視回路における各部の信号
の波形図である。
の波形図である。
【図５】プログラマブル・インターバル・タイマ回路の
モードの説明図である。
モードの説明図である。
【図６】プログラマブル・インターバル・タイマ回路に
おける過電流監視状態の説明図である。
おける過電流監視状態の説明図である。
１ 過電流時間監視回路 ３ コンパレータ回路 ３ａ コンパレータ ４ タイマ回路 ４ａ プログラマブル・インターバル・タイマ回路（８
２５３） ４ｂ ＮＡＮＤ回路（論理回路） ５ ＣＰＵ ６ モータ ７ スイッチ ２０ 定電流チョッパ駆動回路 ２１ ハイブリッドＩＣ ２２ 定電流制御回路 Ｌ１，Ｌ３ コイル ＲＳ 電流検出用抵抗器
２５３） ４ｂ ＮＡＮＤ回路（論理回路） ５ ＣＰＵ ６ モータ ７ スイッチ ２０ 定電流チョッパ駆動回路 ２１ ハイブリッドＩＣ ２２ 定電流制御回路 Ｌ１，Ｌ３ コイル ＲＳ 電流検出用抵抗器
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０２Ｐ 7/00 Ｐ Ｕ 8/12
Claims (1)
- 【請求項１】 制御手段により誘導負荷に対し、誘導負
荷の定格を超過した過電流を一時的に流す制御が行われ
る定電流チョッパ駆動回路における誘導負荷の過電流時
間監視回路であって、モータ定格電流以上の電流設定が
なされた場合にこれを検出するコンパレータ回路と、こ
のコンパレータ回路からの出力パルスと適宜の手段によ
り与えられるクロックパルスとの論理演算を行う論理回
路と、この論理回路からの出力パルスをトリガとして、
予め設定されているカウント数について所定のクロック
周期に基づきカウントを行い、カウントオーバになった
時に所定の信号を出力するプログラマブル・インターバ
ル・タイマ回路とを備えたことを特徴とする誘導負荷の
過電流時間監視回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3163576A JPH0799960B2 (ja) | 1991-06-08 | 1991-06-08 | 誘導負荷の過電流時間監視回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3163576A JPH0799960B2 (ja) | 1991-06-08 | 1991-06-08 | 誘導負荷の過電流時間監視回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04364400A JPH04364400A (ja) | 1992-12-16 |
| JPH0799960B2 true JPH0799960B2 (ja) | 1995-10-25 |
Family
ID=15776538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3163576A Expired - Lifetime JPH0799960B2 (ja) | 1991-06-08 | 1991-06-08 | 誘導負荷の過電流時間監視回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0799960B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009100517A (ja) * | 2007-10-15 | 2009-05-07 | Sanyo Electric Co Ltd | モータ駆動回路 |
| JP6436048B2 (ja) * | 2015-10-12 | 2018-12-12 | 株式会社デンソー | モータ制御装置 |
-
1991
- 1991-06-08 JP JP3163576A patent/JPH0799960B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04364400A (ja) | 1992-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06178579A (ja) | 冷凍サイクル制御装置 | |
| US4933623A (en) | Generator voltage regulator power circuit | |
| JPH06113587A (ja) | ブラシレス直流電流のモータ電流の調整方法 | |
| JPS6070998A (ja) | ステツプモ−タが付勢指令に応答しなくなる故障を検出するための回路 | |
| JPH0799960B2 (ja) | 誘導負荷の過電流時間監視回路 | |
| JPH1042586A (ja) | モータ駆動回路 | |
| US5317244A (en) | Motor control unit provided with anti-burning device | |
| JP2581580Y2 (ja) | 誘導負荷の過電流時間監視回路 | |
| JP4291991B2 (ja) | 単相ブラシレスモータの駆動装置 | |
| JP3365808B2 (ja) | モータ駆動制御回路、モータ駆動制御回路を備えた装置、及びモータ駆動制御方法 | |
| JPH0799796A (ja) | ステッピングモータの駆動装置 | |
| JP4114257B2 (ja) | センサレスモータの拘束保護回路 | |
| JPS6130225B2 (ja) | ||
| JPH09166610A (ja) | モータの回転異常検出装置 | |
| JPH0756582Y2 (ja) | 過電流検出回路 | |
| JP2538977B2 (ja) | モ―タの焼損防止装置を備えた駆動装置 | |
| JPH04285427A (ja) | モータの制御回路 | |
| JPH01298995A (ja) | ステッピングモータ駆動回路 | |
| JPS62213599A (ja) | ステツピングモ−タ駆動装置 | |
| JPH03207289A (ja) | ブラシレスモータの駆動装置 | |
| JPH061997B2 (ja) | 誘導性負荷駆動回路 | |
| JPS6318921A (ja) | モ−タの過電流保護回路 | |
| JPH08322281A (ja) | 直流ブラシレスモータの保護装置 | |
| JPH0352589A (ja) | 可変リラクタンスモータの駆動装置 | |
| JPH04161092A (ja) | ブラシレスモータ制御装置 |