JPH04364400A - 誘導負荷の過電流時間監視回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＣＰＵ制御によりステ
ッピングモータ等の誘導負荷（以下、単に負荷というこ
ともある）に対して、意図的に定格を超えて電流を流す
場合における、その通電時間を監視する誘導負荷の過電
流時間監視回路に関する。

【０００２】

【従来の技術】ＣＰＵ制御が行われるプリンタなどに使
用されるステッピングモータ（以下、単にモータという
）やマグネットなどの負荷の駆動制御においては、駆動
電圧として論理電源とは異なる高電圧を採用している場
合が多い。このため、ＣＰＵの暴走が発生したりすると
制御がきかなくなり、負荷に高電圧がかかりきりとなっ
て定格より多い電流が流れ、焼損や発熱過剰状態が発生
し、負荷やその駆動素子の寿命を縮めたりする。

【０００３】このようなＣＰＵ暴走の発生に備えて、そ
の検出と防護のため、ウオッチドッグタイマ回路を設け
、ＣＰＵ暴走発生時には、そのタイムアウトにより駆動
電源をオフしたり、あるいはＣＰＵを初期化するなどし
て、負荷の焼損、発熱過剰状態やそれによる性能劣化を
防止したりしている。

【０００４】また、このようなＣＰＵ暴走と異なり、Ｃ
ＰＵ制御が行われつつも、負荷に定格を超えた電流を流
す制御が行われる場合が多々ある。例えば、プリンタの
印字ヘッドを搭載したキャリッジのモータ制御によるキ
ャリッジ駆動である。

【０００５】この制御の場合、モータを加速−等速−減
速−停止というように電流値を変えて制御を行う。そし
て、印字スピードを上げるには、この加速と減速の制御
について、負荷に対し定格を超えて電流を流す制御を行
う。このような制御回路において、モータのコイルのコ
モンを流れる電流の制御が、前述の如きプリンタのスペ
ース制御について行われる。このとき、等速の電流が定
格電流で、加速、減速の電流は定格を超えており、場合
によつては定格の数倍となる場合もある。

【０００６】このように、ＣＰＵ暴走などと異なり、Ｃ
ＰＵ制御により定格を超えて負荷に電流を流す場合は、
その電流値を常時監視する必要がある。

【０００７】ＣＰＵのプログラムが正常に走っている場
合は、負荷に流す最大電流時間は、例えば５秒に限定さ
れているが、定電流チョッパ駆動回路のハイブリッドＩ
Ｃ（ＨＩＣ）がロックされた場合、即ち、ＨＩＣの前段
の定電流値設定回路が故障した場合は、例えば定格１Ａ
の負荷に対して、例えば２．４Ａ程度の最大電流を流し
続けてしまうことになる。

【０００８】このことは、負荷や駆動回路の異常発熱や
性能劣化、さらには焼損を招く原因となるので、事前に
予防しておく必要がある。

【０００９】このような背景から、以下に述べる過電流
時間監視回路が、本出願人より既に提案されている。

【００１０】図３は、本発明の成立過程でなされた先の
提案に係る全体回路図であり、負荷に対して自励式に定
電流駆動を行う定電流チョッパ駆動回路２０と、過電流
時間監視回路１とから構成されている。

【００１１】まず、定電流チョッパ駆動回路２０につい
て説明すると、Ｌ１とＬ３はモータのコイルで対をなし
ており、一端はコモンとして駆動電圧ＶＭに接続され、
他端はハイブリッドＩＣ２１に接続されている。駆動電
圧ＶＭは、＋２４Ｖ電源やこれを超える高圧電源が用い
られており、ハイブリッドＩＣ２１にも接続されて、内
部で制御用電圧が作られる。φ１とφ３は負荷Ｌ１とＬ
３に対し電流を流すか否かの制御を行う相切替信号で、
負荷Ｌ１とＬ３に同時に電流が流れることはない。なお
、４相のモータではもう一対のコイルＬ２とＬ４もハイ
ブリッドＩＣ２１に接続されるが、これについては説明
を省略する。

【００１２】ハイブリッドＩＣ２１は、定電流制御回路
２２と、この定電流制御回路２２の制御により負荷Ｌ１
とＬ３の負荷電流を流すパワーＭＯＳＦＥＴ２３ａ，２
３ｂを内蔵している。

【００１３】ＲＳは電流検出用抵抗器で、このＲＳを流
れる電流値によりハイブリッドＩＣ２１との接続点に電
位Ｖ１が現れる。

【００１４】Ａ及びＢは電流切替信号であり、図示しな
い制御手段にて設定されるその論理により、Ｌ１，Ｌ２
に流す電流値を設定する。この電流切替信号Ａ及びＢは
オープンコレクタのインバータ２４ａ，２４ｂに入力さ
れ、その出力は基準電圧である＋Ｖｃｃに接続された抵
抗器Ｒ１とＲ２の接続点に抵抗器Ｒ４，Ｒ５を介して接
続され、この接続点は抵抗器Ｒ６を介してハイブリッド
ＩＣ２１に接続されている。

【００１５】この点の電位をＶ２とすると、この電位Ｖ
２と前述の電流検出用抵抗器ＲＳの電位Ｖ１が定電流制
御回路２２に入力されて内部で比較制御され、定電流が
設定されることにより、コイルのコモンに流れる電流値
Ｉ０　が設定される。また、この時、チョッピング周波
数が抵抗器Ｒ３とコンデンサＣ１の時定数により通常２
０ＫＨｚから３０ＫＨｚに設定される。

【００１６】ここで、■の点で論理がＩＣの故障その他
により“Ｈ”に固定されると、Ａ及びＢ信号が所定の入
力状態であっても、加速−等速−減速−停止の区間及び
この繰り返しに渡って常に定格を超えた過電流が流れる
ことになる。

【００１７】次に、過電流時間監視回路１について説明
すると、この過電流時間監視回路１は、定電流チョッパ
駆動回路２０における電流検出用抵抗器ＲＳに接続され
るもので、ピーク値ホールド回路２、コンパレータ回路
３及びタイマ回路４より構成されている。

【００１８】負荷にＩ０　なる電流が流れると、これを
検出するのが電流検出用抵抗器ＲＳである。そして、こ
の電流検出用抵抗器ＲＳに対する接続点における電位Ｖ
１が、定格を超える電流Ｉ２　が流れた時にＶＡ　、定
格時にＶＢ　、停止保持時にＶＣ　であるとすると、■
の点の電流波形は、図４（ａ）のようなチョッピング電
圧波形となる。

【００１９】この波形は、ピーク値ホールド回路２に入
力されるもので、保護抵抗器Ｒ７を介してオペアンプ２
ａに入力される。オプアンプ２ａを介在させるのは、入
力が高インピーダンスなので、これが接続されても出力
側の電流検出用抵抗器ＲＳの電位Ｖ１が影響されないた
めである。このオペアンプ２ａの使い方は、電圧ホロワ
と呼ばれるもので、電位Ｖ１がそのままオペアンプ２ａ
の出力として現れる。即ち、図４（ａ）の出力がそのま
ま現れる。

【００２０】このオペアンプ２ａの出力に接続されたダ
イオードＤ１と、これに続く出力の発振防止用抵抗器Ｒ
８に接続された抵抗器Ｒ９と、コンデンサＣ２とにより
チョッピング電圧波形のピーク値が平滑ホールドされる
。

【００２１】即ち、図４（ｂ）の拡大図に示すように、
ダイオードＤ１によりＡ１の部分がホールドされると共
に、抵抗器Ｒ９とコンデンサＣ２の時定数によりＡ２の
部分が鎖線のように平滑にされる。従って、コンパレー
タ回路３のコンパレータ３ａの反転入力端子（−）に入
力される信号波形は図４（ｃ）のようになる。

【００２２】そこで、コンパレータ回路３のコンパレー
タ３ａの非反転入力端子（＋）に接続されている抵抗器
Ｒ１０とＲ１１の分圧によるスライスレベルを図４（ｃ
）中のＶ３のように設定すれば、その出力パルスは図４
（ｄ）のようになり、加速及び減速の定格を超える過電
流部分が論理“Ｌ”として現れ、等速と停止保持の部分
が論理“Ｈ”として現れる。そして、この長周期のパル
スが次のタイマ回路４に入力される。

【００２３】図４（ｄ）のように整形されたパルスは、
タイマ回路４内のまずＮＡＮＤ回路（論理回路）４ｂに
入力される。他方、ＮＡＮＤ回路４ｂの他入力には、周
期の速いパルス、この実施例では周期１μｓのクロック
パルスが入力される。そして、ＮＡＮＤ回路４ｂでとら
れた両入力パルスの論理積がプログラマブル・インター
バル・タイマ回路４ａのＧＡＴＥ２に入力される。

【００２４】プログラマブル・インターバル・タイマ回
路４ａは、プログラムにより各種のタイマ制御が可能な
もので、８２５３と呼ばれるものである。データバス（
Ｄ０〜Ｄ７）や基本クロック（ＣＬＫ０）等の制御信号
線は後述する制御手段であるＣＰＵに接続され、制御さ
れる。

【００２５】８２５３はモードの指定によりタイマ制御
を行うが、この実施例で使用したモードは、一般にモー
ド１と呼ばれる使い方で、プログラマブル・ワンショッ
トと呼ばれ、指定した長さのワンショットパルス（アク
ティブ・ロウ＝論理“Ｌ”）を出力する。これを図５に
より説明する。

【００２６】図５において、ＣＰＵ制御の所定のコント
ロール・ワードによりモード１を選択すると、カウンタ
出力であるＯＵＴ２は初期状態として論理“Ｈ”となり
、カウント数ｎロード後（図中のＢで、この例ではｎ＝
４としてある）、ＧＡＴＥ２（トリガ）の立ち上がり（
Ｃ）によりトリガされてカウントが開始される。そして
、ＯＵＴ２は、カウント中は“Ｌ”であり（Ｄ）、カウ
ント数ｎについてのカウントが終了する、つまりカウン
トオーバとなると再び初期化され、“Ｈ”となる。

【００２７】即ち、パルス幅がカウント数に対応したア
クティブ・ロウのワンショット出力となる。他方、カウ
ント中に再トリガがかかる、つまりＥに示すようにＧＡ
ＴＥ端子が“Ｌ”から“Ｈ”となると、再び設定カウン
ト数の初期値よりカウントが開始される。

【００２８】そして、これが繰り返えされる限り、カウ
ントオーバによる初期化でＯＵＴ２＝“Ｈ”となること
はない（Ｆ）。このモード１を利用して過電流時間の監
視を行うものである。

【００２９】以下、この過電流時間の監視について図３
と図６を参照して説明する。尚、図６の丸数字は図３の
回路図中の番号と一致させてある。

【００３０】８２５３のＯＵＴ０からのクロック出力は
、図５のＦについて説明したようなカウントの繰り返し
を行わせるためのトリガ用で、前述のように、速いクロ
ック周期１μｓに設定されており、ＮＡＮＤ回路４ｂに
入力される（図６の■）。

【００３１】他方、ＯＵＴ１からの出力であるＣＬＫ２
は、過電流時間の監視、つまりカウントに用いるもので
、この例の場合には、監視すべき過電流時間が比較的長
いので、ＯＵＴ０の出力ＣＬＫ０より周期が数段遅いク
ロック周期５ｍｓ設定してある（図６の■）。

【００３２】ＯＵＴ０出力のクロックと、図６の■に示
す波形のパルス〔図４に（ｄ）で示されるパルス〕とは
、ＮＡＮＤ回路４ｂにより論理積をとられ、図６の■に
示す波形のパルスとなってＧＡＴＥ２端子に入力される
。

【００３３】この■のパルスの内、電流が定格値以下の
等速部分と停止保持部分（図中のＳの部分）は、クロッ
ク周期１μｓのクロックパルスが現れ、論理“Ｌ”と“
Ｈ”を１μｓの周期で繰り返している。従って、高速部
分と停止保持部分については、１μｓの周期でカウント
が繰り返されることになり、カウントオーバの状態が生
ぜず、図５のＦについて説明したように、タイマ出力Ｏ
ＵＴ２は、論理“Ｌ”のままである。

【００３４】他方、■のパルスの内、加速部分あるいは
減速部分（図６中のＴｋの部分）は、図示のような長い
周期であり、この長い周期の間カウントが継続される。 そして、この周期が前述のように予め設定されているカ
ウント数ｎに対応するカウント時間より長いものであれ
ば、周期の途中においてカウントオーバとなり、ＯＵＴ
２が論理“Ｈ”となる（■）。

【００３５】従って、カウント時間、つまりカウント数
ｎを図４（ｄ）の加速、減速の時間Ｔ１，Ｔ３よりやや
長めに設定し、加速、減速の時間Ｔ１，Ｔ３が正常の長
さである限り、カウントオーバとならないようにしてお
くことにより、過電流時間の監視、つまり過電流時間が
正常値を超えたか否かの監視をＯＵＴ２の出力により確
実に行うことになる。

【００３６】

【発明が解決しようとする課題】本出願人が上記の先に
提案した装置によって、信頼性の高い過電流時間監視が
行われるようになったが、上記装置は比較的回路構成が
複雑で、コストが高いという点で改良の余地が残されて
いた。

【００３７】本発明は、このような背景に基づいてなさ
れたものであり、より簡単な構成で信頼性の高い過電流
時間監視を行うことができる誘導負荷の過電流監視回路
を提供することを目的とする。

【００３８】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、モータ定格電流以上の電流設定がなさ
れた場合にこれを検出するコンパレータ回路と、このコ
ンパレータ回路からの出力パルスと適宜の手段により与
えられるクロックパルスとの論理演算を行う論理回路と
、この論理回路からの出力パルスをトリガとして、予め
設定されているカウント数について所定のクロック周期
に基づきカウントを行い、カウントオーバになった時に
所定の信号を出力するプログラマブル・インターバル・
タイマ回路とを備えたことを特徴とするものである。

【００３９】

【作用】モータ駆動用ＨＩＣの電流設定端子にモータ定
格電流以上の電流設定がなされた場合に、コンパレータ
によりそれを検知し、インターバル・タイマへ信号を送
る。インターバル・タイマはコンパレータからの信号が
ある時間以上継続しているとみなした場合は、エラーと
してＣＰＵへエラー信号を送る。

【００４０】ＣＰＵは、このエラー信号に基づき、相デ
ータを所定論理に固定する。具体的には、１〜４相デー
タを０にセットする。そして、電流設定値を０にする。

【００４１】

【実施例】以下、本発明の実施例を図面に基づき説明す
る。尚、前述した回路構成と同一個所には同一符号を付
して重複する説明は省略した。

【００４２】図１は、本発明の基本概念を示す全体ブロ
ック図であり、５はＣＰＵ、６はモータ（負荷）、７は
モータ駆動電流を設定する電流設定用電圧Ｖ２をオン、
オフするスイッチ（トランジスタで構成されている）、
ＩＳは電流設定信号である。

【００４３】また、本発明においては、ピーク値ホール
ド回路２を省略して、コンパレータ回路３とタイマ回路
４とから過電流時間監視回路１が構成されている。

【００４４】このような構成において、モータ駆動用Ｈ
ＩＣ２１の電流設定端子にモータ定格電流以上の電流設
定がなされた場合に、コンパレータ回路３によりそれを
検知し、タイマ回路４のプログラマブル・インターバル
・タイマへ信号を送る。プログラマブル・インターバル
・タイマは、コンパレータ回路３からの信号がある時間
以上継続しているとみなした場合は、エラーとしてＣＰ
Ｕ５へエラー信号ｅを送る。

【００４５】ＣＰＵ５は、このエラー信号ｅに基づき、
相データを所定論理固定する。具体的には、１〜４相デ
ータを０にセットする。そして、電流設定値を０にする
。即ち、ＣＰＵ５からは、１〜４相までをオフにする信
号Ｓ１及びスイッチ７を構成するトランジスタのベース
電流を０にするための信号Ｓ２が出力される。

【００４６】図２は、具体的回路の一例を示す全体図で
あり、コンパレータ回路３のコンパレータ３ａの反転入
力端子（−）には、図４の（ｃ）に示す信号が入力され
る。また、ＮＡＮＤ回路４ｂには前述と同様に図４の（
ｄ）に示すパルス信号が入力される。

【００４７】このように、ピーク値ホールド回路２をな
くしても、モータ６に定格電流以上の電流が流れた場合
は、これをコンパレータ回路３で検出して、タイマ回路
４のプログラマブル・インターバル・タイマ回路４ａに
その信号を送り、前述と同様の制御を行うことができる
のである。

【００４８】

【発明の効果】以上説明したように、本発明によれば、
コンパレータ回路と、タイマ回路のみで、過電流時間監
視回路を構成することができるから、簡単な構成でコス
トも低く、信頼性の高い過電流時間監視を行うことがで
きる。

【図面の簡単な説明】

【図１】本発明の基本概念を示すブロック図である。

【図２】本発明の実施例に係る全体回路図である。

【図３】本発明の成立過程で提案された全体回路図であ
る。

【図４】図３の過電流時間監視回路における各部の信号
の波形図である。

【図５】プログラマブル・インターバル・タイマ回路の
モードの説明図である。

【図６】プログラマブル・インターバル・タイマ回路に
おける過電流監視状態の説明図である。

【符号の説明】

１　　過電流時間監視回路 ３　　コンパレータ回路 ３ａ　　コンパレータ ４　　タイマ回路 ４ａ　　プログラマブル・インターバル・タイマ回路（
８２５３） ４ｂ　　ＮＡＮＤ回路（論理回路） ５　　ＣＰＵ ６　　モータ ７　　スイッチ ２０　　定電流チョッパ駆動回路 ２１　　ハイブリッドＩＣ ２２　　定電流制御回路 Ｌ１，Ｌ３　　コイル ＲＳ　　電流検出用抵抗器

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　制御手段により誘導負荷に対し、誘導
   負荷の定格を超過した過電流を一時的に流す制御が行わ
   れる定電流チョッパ駆動回路における誘導負荷の過電流
   時間監視回路であって、モータ定格電流以上の電流設定
   がなされた場合にこれを検出するコンパレータ回路と、
   このコンパレータ回路からの出力パルスと適宜の手段に
   より与えられるクロックパルスとの論理演算を行う論理
   回路と、この論理回路からの出力パルスをトリガとして
   、予め設定されているカウント数について所定のクロッ
   ク周期に基づきカウントを行い、カウントオーバになっ
   た時に所定の信号を出力するプログラマブル・インター
   バル・タイマ回路とを備えたことを特徴とする誘導負荷
   の過電流時間監視回路。