JP3627309B2 - パワートランジスタドライブ装置 - Google Patents
パワートランジスタドライブ装置 Download PDFInfo
- Publication number
- JP3627309B2 JP3627309B2 JP22709895A JP22709895A JP3627309B2 JP 3627309 B2 JP3627309 B2 JP 3627309B2 JP 22709895 A JP22709895 A JP 22709895A JP 22709895 A JP22709895 A JP 22709895A JP 3627309 B2 JP3627309 B2 JP 3627309B2
- Authority
- JP
- Japan
- Prior art keywords
- power transistor
- drive signal
- counter
- signal
- abnormality
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【産業上の利用分野】
本発明は、パワートランジスタをドライブするベースドライブ信号の異常を検出する異常検出手段を備えたパワートランジスタドライブ装置に関する。
【０００２】
【従来の技術】
従来、パワートランジスタをドライブするベースドライブ信号の異常は、パワートランジスタを流れる過電流検出で行っていた［以下、これを『従来例１』という］。
図３は、この従来例１の回路構成を表すブロック図である。直流電源からの直流電圧をパワートランジスタモジュール３１を経て、直流電圧に整流して負荷に供給され、その負荷電流は抵抗３３における電圧降下の変化を求め、過電流検出器３６の比較器３２に予め設定された基準電圧［負荷基準電流］と比較され、過電流が検出された時に過電流検出信号が送出される。ここでＶｃｃは定電圧電源で、抵抗３４と抵抗３５で分圧されて、前記基準電圧が形成される。
さらに、特開平２−５５５２２ 号・スイッチング電源回路が見られる。これは、発振周波数の異常を検出する手段と、この手段により異常が検出されることにより発振を停止させる手段を具備するスイッチング電源回路であり、なお、上記検出手段が、発振パルスを所定期間カウントする手段と、このカウント手段のカウント値を比較値と比較してこの比較値から外れることにより、上記発振停止手段に信号を出力する手段とでなる前項記載のスイッチング電源回路であるとしている［以下、これを『従来例２』という］。
【０００３】
【発明が解決しようとする課題】
ところが、従来例１の技術では、パワートランジスタをドライブするベースドライブ信号の周波数が早いと、スイッチングロスが多くなり、それによりパワー素子としてのトランジスタの破壊やモータの焼損等の発生という問題があった。
また、従来例２においては電源周波数に応じて、発振周波数をカウントしてスイチング周波数の異常を検出する手段であり、実回路の構成としてはカウント手段のカウント値を比較値と比較して、この比較値から外れることにより、上記発振停止手段に信号を出力する手段であり、電源の立ち上がりと立ち下がり（零クロス）を検出したり、比較器等が必要とし、その複雑性からコスト高・保守上の煩わしさ・信頼性に欠ける難点がある。
ここにおいて本発明は、例えばサーボドライブ信号を受けて駆動するもので、ドライブ信号（ＰＷＭ信号）をある周期毎にカウントして、周波数が高い場合をオーバーフローとして、周波数が低い場合を計数値なしとして検出する手段であり、従来例に比べて著しく簡単な回路で、周波数異常を検出する、パワートランジスタベースドライブ信号異常検出方法とその装置を提供することを目的とする。
【０００４】
【課題を解決するための手段】
上記課題を解決するために、本発明は、パワートランジスタベースドライブ信号の周波数をカウンタ手段で計測し、一定周期内におけるパワートランジスタベースドライブ信号の計数値が零のとき異常としてこれを検出し、パワートランジスタベースドライブ信号を遮断するパワートランジスタベースドライブ信号異常検出方法であり、また
パワートランジスタドライブ信号の異常検出周期をＴＣＤ、カウンタ手段をｎビットカウンタとしたとき、その計測された検出周期Ｔａ ＝２ｎ ×ＴＣＤをマイクロコンピュータからのクリア信号の周期として、このタイミングで信号異常の入力、カウンタのマイクロコンピュータへの入力、カウンタとラッチ回路のクリアを行い、カウンタからラッチ回路への入力は、カウンタ値がオーバーフローした時、ドライブ信号が異常であるとする前項に記載のパワートランジスタベースドライブ信号異常検出方法であり、さらに
パワートランジスタベースドライブ信号を入力しそのパワートランジスタベースドライブ信号の周波数の異常時を検出するカウンタと、カウンタで検出したパワートランジスタベースドライブ信号による計数値のオーバーフローをラッチして出力するラッチ回路と、カウンタに計数値のないときはそれを検出すると共に検出周期毎にカウンタとラッチ回路へ異常信号の計測の周期を決定するクリア信号を与えてカウンタとラッチ回路をクリアするマイクロコンピュータと、ラッチ回路からの異常信号が発生した時あるいはマイクロコンピュータにおいて計数値がないことを検出した時にパワートランジスタベースドライブ信号を遮断する手段を備えるパワートランジスタベースドライブ信号異常検出装置である。
【０００５】
【作用】
本発明は上記手段により、パワートランジスタベースドライブ信号の周波数やオンの連続状態の異常を確実・迅速に検出でき、パワートランジスタ・モータ等を的確に保護することができる。
【０００６】
【実施例】
以下、本発明の各実施例を図面に基づいて説明する。なお、各図面において、同一符号は同一もしくは相当部材を表す。
図１は、本発明の具体的な一実施例における回路構成を示すブロック図である。
図１において、１はカウンタ、２はラッチ回路、３はマイクロコンピュータである。
以上のように構成された回路について、その動作を説明する。
パワートランジスタベースドライブ信号はカウンタ１にて計測される。
計測する周期は、マイクロコンピュータ３からのクリア（ ＣＬＲ）信号の周期により、決定される。
【０００７】例として、ＰＷＭ（パルス幅変調）ドライブ信号の異常検出周期をＴＣＤ［トランジスタキャリア周波数より高いので例えば４ＫＨｚ，６ＫＨｚ，１２ＫＨｚ とかトランジスタの種類や用途による］、カウンタ１を４ビットカウンタとすると、検出周期Ｔａ ［異常時にカウンタ１がオーバーフローする時間で、マイクロコンピュータ３がカウンタ１の出力データやオーバーフロー信号をサンプリングする時間］は次の式（１）で表される
Ｔａ ＝２４ ×ＴＣＤ ……………………（１）
このタイミングで信号異常の入力、カウンタ１のマイクロコンピュータ３への入力、カウンタ１，ラッチ回路２のクリアを行う。
カウンタ１からのラッチ回路２への入力は、異常時［ベースドライブ信号の周波数が高い時］カウンタ１がオーバーフローした時に行われる。
【０００８】本発明の動作を示すタイムチャートを図２に表し、（ａ） はパワートランジスタベースドライブ信号の周波数が正常の時、（ｂ） はパワートランジスタベースドライブ信号の周波数が高い時、（ｃ） はパワートランジスタベースドライブ信号の周波数が低い時でつまりこの場合はカウンタ１が計数しない時である。なお、クリア信号は検出周期Ｔａ 毎にクリアする。
（ａ） の時は適正に計数とクリアが繰替えされ、ラッチ回路２への入力は無い。
（ｂ） の時は計数開始ｔ０から早い時点ｔｍで閾値に到達して、オーバーフローの異常信号”ＯＶＥＲＦＬＯＷ”をラッチ回路３への入力させ、異常信号を送出する。 （ｃ） の時も計数しない場合である。
【０００９】
ここで、（ｂ） の時は問題点がないから、（ａ） 及び（ｃ） について、両者の相違に関し更に詳述する。
（ａ） の時は計数値が常に”１”以上である。
（ｃ） の時は計数値が常に”０”ということで、先の（ａ） の時とはここが違う。
すなわち、（ｃ） の時は、パワートランジスタベースドライブ信号の周波数が１／Ｔａ 〔Ｈｚ〕未満で、この場合、計数値が”１”か”０”かになる。計数値が”１”の時はその異常が検出されないが、計数値が”０”の時は必ずあることになるので、その計数値が”０”の時にベースドライブ信号の周波数の異常が検出され、パワートランジスタは保護される。
この（ｃ） のケースの検出過程では、検出はある検出周期Ｔａ ごとに常時検出されるので、１回目で検出されなくても［先述の計数値が”１”のとき］良く、２回目以降で必ず検出される。つまり、計数値があればその検出周期では正常とみなしても構わない。また、勿論、もっと厳しくしたい場合、計数値を”０”でなくもっと大きくすれば良いことである。
これにより、パワートランジスタベースドライブ信号の周波数が高い時及び異常時を検出できる。
また、本実施例ではパワートランジスタベースドライブ信号の周波数が低い場合の検出を、マイクロコンピュータ（ＣＰＵ）３で行ったが、回路［不図示］で構成して構わない。
【００１０】
【発明の効果】
以上説明したように本発明によれば、パワートランジスタベースドライブ信号の周波数が点呼の連続状態の異常を確実に検出でき、パワートランジスタ等のパワー素子を破壊や駆動されるモータの焼損等を防止できる。
【図面の簡単な説明】
【図１】本発明の具体的な一実施例の回路構成を示すブロック図
【図２】本発明の一実施例におけるその動作を示すタイムチャートを表し
（ａ） はパワートランジスタベースドライブ信号の周波数が正常の時
（ｂ） はパワートランジスタベースドライブ信号の周波数が高い時
（ｃ） はパワートランジスタベースドライブ信号の周波数が低い時
【図３】従来例１の回路構成を示すブロック図
【符号の説明】
１ カウンタ
２ ラッチ回路
３ マイクロコンピュータ
３１ パワートランジスタモジュール
３２ 過電流検出器
３３，３４，３５ 抵抗
３６ 過電流検出器
【産業上の利用分野】
本発明は、パワートランジスタをドライブするベースドライブ信号の異常を検出する異常検出手段を備えたパワートランジスタドライブ装置に関する。
【０００２】
【従来の技術】
従来、パワートランジスタをドライブするベースドライブ信号の異常は、パワートランジスタを流れる過電流検出で行っていた［以下、これを『従来例１』という］。
図３は、この従来例１の回路構成を表すブロック図である。直流電源からの直流電圧をパワートランジスタモジュール３１を経て、直流電圧に整流して負荷に供給され、その負荷電流は抵抗３３における電圧降下の変化を求め、過電流検出器３６の比較器３２に予め設定された基準電圧［負荷基準電流］と比較され、過電流が検出された時に過電流検出信号が送出される。ここでＶｃｃは定電圧電源で、抵抗３４と抵抗３５で分圧されて、前記基準電圧が形成される。
さらに、特開平２−５５５２２ 号・スイッチング電源回路が見られる。これは、発振周波数の異常を検出する手段と、この手段により異常が検出されることにより発振を停止させる手段を具備するスイッチング電源回路であり、なお、上記検出手段が、発振パルスを所定期間カウントする手段と、このカウント手段のカウント値を比較値と比較してこの比較値から外れることにより、上記発振停止手段に信号を出力する手段とでなる前項記載のスイッチング電源回路であるとしている［以下、これを『従来例２』という］。
【０００３】
【発明が解決しようとする課題】
ところが、従来例１の技術では、パワートランジスタをドライブするベースドライブ信号の周波数が早いと、スイッチングロスが多くなり、それによりパワー素子としてのトランジスタの破壊やモータの焼損等の発生という問題があった。
また、従来例２においては電源周波数に応じて、発振周波数をカウントしてスイチング周波数の異常を検出する手段であり、実回路の構成としてはカウント手段のカウント値を比較値と比較して、この比較値から外れることにより、上記発振停止手段に信号を出力する手段であり、電源の立ち上がりと立ち下がり（零クロス）を検出したり、比較器等が必要とし、その複雑性からコスト高・保守上の煩わしさ・信頼性に欠ける難点がある。
ここにおいて本発明は、例えばサーボドライブ信号を受けて駆動するもので、ドライブ信号（ＰＷＭ信号）をある周期毎にカウントして、周波数が高い場合をオーバーフローとして、周波数が低い場合を計数値なしとして検出する手段であり、従来例に比べて著しく簡単な回路で、周波数異常を検出する、パワートランジスタベースドライブ信号異常検出方法とその装置を提供することを目的とする。
【０００４】
【課題を解決するための手段】
上記課題を解決するために、本発明は、パワートランジスタベースドライブ信号の周波数をカウンタ手段で計測し、一定周期内におけるパワートランジスタベースドライブ信号の計数値が零のとき異常としてこれを検出し、パワートランジスタベースドライブ信号を遮断するパワートランジスタベースドライブ信号異常検出方法であり、また
パワートランジスタドライブ信号の異常検出周期をＴＣＤ、カウンタ手段をｎビットカウンタとしたとき、その計測された検出周期Ｔａ ＝２ｎ ×ＴＣＤをマイクロコンピュータからのクリア信号の周期として、このタイミングで信号異常の入力、カウンタのマイクロコンピュータへの入力、カウンタとラッチ回路のクリアを行い、カウンタからラッチ回路への入力は、カウンタ値がオーバーフローした時、ドライブ信号が異常であるとする前項に記載のパワートランジスタベースドライブ信号異常検出方法であり、さらに
パワートランジスタベースドライブ信号を入力しそのパワートランジスタベースドライブ信号の周波数の異常時を検出するカウンタと、カウンタで検出したパワートランジスタベースドライブ信号による計数値のオーバーフローをラッチして出力するラッチ回路と、カウンタに計数値のないときはそれを検出すると共に検出周期毎にカウンタとラッチ回路へ異常信号の計測の周期を決定するクリア信号を与えてカウンタとラッチ回路をクリアするマイクロコンピュータと、ラッチ回路からの異常信号が発生した時あるいはマイクロコンピュータにおいて計数値がないことを検出した時にパワートランジスタベースドライブ信号を遮断する手段を備えるパワートランジスタベースドライブ信号異常検出装置である。
【０００５】
【作用】
本発明は上記手段により、パワートランジスタベースドライブ信号の周波数やオンの連続状態の異常を確実・迅速に検出でき、パワートランジスタ・モータ等を的確に保護することができる。
【０００６】
【実施例】
以下、本発明の各実施例を図面に基づいて説明する。なお、各図面において、同一符号は同一もしくは相当部材を表す。
図１は、本発明の具体的な一実施例における回路構成を示すブロック図である。
図１において、１はカウンタ、２はラッチ回路、３はマイクロコンピュータである。
以上のように構成された回路について、その動作を説明する。
パワートランジスタベースドライブ信号はカウンタ１にて計測される。
計測する周期は、マイクロコンピュータ３からのクリア（ ＣＬＲ）信号の周期により、決定される。
【０００７】例として、ＰＷＭ（パルス幅変調）ドライブ信号の異常検出周期をＴＣＤ［トランジスタキャリア周波数より高いので例えば４ＫＨｚ，６ＫＨｚ，１２ＫＨｚ とかトランジスタの種類や用途による］、カウンタ１を４ビットカウンタとすると、検出周期Ｔａ ［異常時にカウンタ１がオーバーフローする時間で、マイクロコンピュータ３がカウンタ１の出力データやオーバーフロー信号をサンプリングする時間］は次の式（１）で表される
Ｔａ ＝２４ ×ＴＣＤ ……………………（１）
このタイミングで信号異常の入力、カウンタ１のマイクロコンピュータ３への入力、カウンタ１，ラッチ回路２のクリアを行う。
カウンタ１からのラッチ回路２への入力は、異常時［ベースドライブ信号の周波数が高い時］カウンタ１がオーバーフローした時に行われる。
【０００８】本発明の動作を示すタイムチャートを図２に表し、（ａ） はパワートランジスタベースドライブ信号の周波数が正常の時、（ｂ） はパワートランジスタベースドライブ信号の周波数が高い時、（ｃ） はパワートランジスタベースドライブ信号の周波数が低い時でつまりこの場合はカウンタ１が計数しない時である。なお、クリア信号は検出周期Ｔａ 毎にクリアする。
（ａ） の時は適正に計数とクリアが繰替えされ、ラッチ回路２への入力は無い。
（ｂ） の時は計数開始ｔ０から早い時点ｔｍで閾値に到達して、オーバーフローの異常信号”ＯＶＥＲＦＬＯＷ”をラッチ回路３への入力させ、異常信号を送出する。 （ｃ） の時も計数しない場合である。
【０００９】
ここで、（ｂ） の時は問題点がないから、（ａ） 及び（ｃ） について、両者の相違に関し更に詳述する。
（ａ） の時は計数値が常に”１”以上である。
（ｃ） の時は計数値が常に”０”ということで、先の（ａ） の時とはここが違う。
すなわち、（ｃ） の時は、パワートランジスタベースドライブ信号の周波数が１／Ｔａ 〔Ｈｚ〕未満で、この場合、計数値が”１”か”０”かになる。計数値が”１”の時はその異常が検出されないが、計数値が”０”の時は必ずあることになるので、その計数値が”０”の時にベースドライブ信号の周波数の異常が検出され、パワートランジスタは保護される。
この（ｃ） のケースの検出過程では、検出はある検出周期Ｔａ ごとに常時検出されるので、１回目で検出されなくても［先述の計数値が”１”のとき］良く、２回目以降で必ず検出される。つまり、計数値があればその検出周期では正常とみなしても構わない。また、勿論、もっと厳しくしたい場合、計数値を”０”でなくもっと大きくすれば良いことである。
これにより、パワートランジスタベースドライブ信号の周波数が高い時及び異常時を検出できる。
また、本実施例ではパワートランジスタベースドライブ信号の周波数が低い場合の検出を、マイクロコンピュータ（ＣＰＵ）３で行ったが、回路［不図示］で構成して構わない。
【００１０】
【発明の効果】
以上説明したように本発明によれば、パワートランジスタベースドライブ信号の周波数が点呼の連続状態の異常を確実に検出でき、パワートランジスタ等のパワー素子を破壊や駆動されるモータの焼損等を防止できる。
【図面の簡単な説明】
【図１】本発明の具体的な一実施例の回路構成を示すブロック図
【図２】本発明の一実施例におけるその動作を示すタイムチャートを表し
（ａ） はパワートランジスタベースドライブ信号の周波数が正常の時
（ｂ） はパワートランジスタベースドライブ信号の周波数が高い時
（ｃ） はパワートランジスタベースドライブ信号の周波数が低い時
【図３】従来例１の回路構成を示すブロック図
【符号の説明】
１ カウンタ
２ ラッチ回路
３ マイクロコンピュータ
３１ パワートランジスタモジュール
３２ 過電流検出器
３３，３４，３５ 抵抗
３６ 過電流検出器
Claims (3)
- 所定周波数のパルス幅変調ドライブ信号により前記パワートランジスタをオンオフ駆動するパワートランジスタドライブ装置において、
前記ドライブ信号をパルスカウントするカウンタ手段と、
正常周波数状態にある前記ドライブ信号をパルスカウントした際の、前記カウンタ手段のｎビットがオーバーフローするまでの時間よりも短い一定時間間隔で前記カウンタ手段にカウンタクリア信号を出力するクリア信号発生部と、
前記ｎビットがオーバーフローした際に前記ドライブ信号異常を検出する異常検出手段を備えたことを特徴とするパワートランジスタドライブ装置。 - 前記異常検出手段は、前記カウンタクリア信号に基づいて、前記カウンタ手段のカウント値を読み込み、読み込んだカウント値が零の場合を前記ドライブ信号異常として検出する機能をも備えたことを特徴とする請求項１記載のパワートランジスタドライブ装置。
- 前記異常検出手段が前記ドライブ信号異常を検出した際に前記ドライブ信号を遮断する信号遮断手段を備えたことを特徴とする請求項１または請求項２記載のパワートランジスタドライブ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22709895A JP3627309B2 (ja) | 1995-08-11 | 1995-08-11 | パワートランジスタドライブ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22709895A JP3627309B2 (ja) | 1995-08-11 | 1995-08-11 | パワートランジスタドライブ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0956055A JPH0956055A (ja) | 1997-02-25 |
| JP3627309B2 true JP3627309B2 (ja) | 2005-03-09 |
Family
ID=16855465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22709895A Expired - Fee Related JP3627309B2 (ja) | 1995-08-11 | 1995-08-11 | パワートランジスタドライブ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3627309B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6875210B2 (en) * | 2002-11-19 | 2005-04-05 | Conmed Corporation | Electrosurgical generator and method for cross-checking mode functionality |
-
1995
- 1995-08-11 JP JP22709895A patent/JP3627309B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0956055A (ja) | 1997-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6528987B1 (en) | Method and apparatus for determining fan speed | |
| US6563284B2 (en) | Single wire digital width modulation for fan control with tachometer feedback | |
| CN101387668A (zh) | 对功率转换器电容器的健康程度监控 | |
| JPH0970133A (ja) | 負荷保護機能を有する電源供給回路 | |
| CN101387692A (zh) | 具有退化组件警报的功率变换器 | |
| JPH06221871A (ja) | アナログ／ディジタル・コンバータ | |
| CN110391806A (zh) | 半导体元件的驱动装置 | |
| JPH0870580A (ja) | 警報回路 | |
| JP3627309B2 (ja) | パワートランジスタドライブ装置 | |
| JP2005094938A (ja) | インバータ装置 | |
| KR940012361A (ko) | 디스크 구동장치의 데이타 검출레벨 조정회로 및 방법 | |
| US4949211A (en) | Protective, bi-level drive for FET's | |
| JP2000258537A (ja) | 信号検出装置 | |
| JP3352532B2 (ja) | スイッチング電源用通電検知装置 | |
| JPH11330931A (ja) | 制御システムにおけるクロック動作監視装置及び方法 | |
| US4612657A (en) | Device for detecting momentary cutoff of AC power source | |
| JP2000156982A (ja) | 交流出力電流異常検出装置 | |
| JPH07284222A (ja) | スイッチング素子の保護方法 | |
| JP5035103B2 (ja) | 負荷駆動装置 | |
| KR930006485Y1 (ko) | 바코드 디코우더의 입력 인터페이스회로 | |
| JPH0517570U (ja) | アラーム装置 | |
| JP2697964B2 (ja) | モータ駆動装置 | |
| JP2004170140A (ja) | ベルト駆動されるアブソリュートエンコーダの回転監視装置 | |
| KR920000253Y1 (ko) | 모터의 플라이휠 다이오드의 오픈상태 감지장치 | |
| KR0139905Y1 (ko) | 출력전압 검출장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040422 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040621 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041129 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |