JPS6070998A - ステツプモ−タが付勢指令に応答しなくなる故障を検出するための回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はステップモータが付勢指令に応答しな（なる故
障を検出するための回路に関する。

従来技術の説明 知られているように、ステップモータは可動エレメント
の増分変位が必要とされる全ての電気機械製品に広く用
いられている。ステップモータは特に高速プリンタに用
いられる。また知られているように、斯かる種類のモー
タは開ループ制御システム或いは閉ループ制御システム
によって制御することができる。閉ループ制御システム
は検知手段を含んでおり、さらにこの検知手段はモータ
のロータに結合されていて、フィードバック信号を供給
するようになっている。これらの検知手段の例として、
回転速度計の発電機及びフォトディスクがあげられる。

フォトディスクは速度信号及び位置信号を供給できるよ
うになっているため、ステップモータがそれ自身の受け
る付勢信号に応答しているか否かを簡単に検出すること
ができる。

回転速度計の発電機の場合でも、斯かる手段から発生す
る信号によってステップモータがそれ自身の受ける付勢
指令に応答しているか否かを検出することができる。例
妙ば、米国特許出願第３．８９６，３６３号はステップ
モータが付勢指令に応答しているか否かを検出するため
の回転速度計発電機を用いるフィードバック回路を開示
している。

しかしながら、閉ループ制御システムはコストが高いた
め検知手段を必要としない開ループ制御システムを用い
ることが段々と多くなっているのが現状である。これら
の開ループ制御システムにも、ステップモータが付勢指
令に応答しなくなる故障を検出できる手段を供給するこ
とが望ましい。例えば、シリアルプリンタの場合、ステ
ップモータを用いることにより、印刷キャリッジを印刷
ラインに沿って動かし１つ印刷支持体を進行せしめる、
即ち送るようにしている。モータが付勢指令に応答しな
（なる故障は、異常な抵抗トルクなどが原因と考えられ
るが、斯かる故障は、様々の不都合、例えば、同一の印
刷位置に複数の文字が重なって印刷されるとかもしくは
印刷支持体の同一の行に沿って幾つかの行が重なって印
刷されるといった不都合をもたらすのである。一般的に
、斯かる不都合はプリンタのオはレータによって後に、
もしくはプリンタ自体によって予め設定された時間に、
検出される。例えば、シリアルプリンターには一般的に
、印刷キャリッジのストロークの終り及び（又は）、初
めを検出する機能を有するマイクロスイッチが配設され
ている。印刷キャリッジモータに送られた付勢指令を評
価することにより、モータに送られた指令が全ストロー
クを実施するのに丁度よい数かもしくはそれより多いか
を、マイクロスイッチによって検出されるキャリッジス
トロークの終りにおいて確立することができる。多い場
合は異常が検出される。斯かる方法の限界は明らかであ
る。これに対して、ステップモータの応答がないこと、
即ち異常な作動が行なわれることを実時間で検出するこ
とが望まれる。

発明の目的 本発明の目的は、ステップモータが付勢指令に応答しな
くなる故障を検出する回路を供給することによって、斯
かる制限を解消することにある。

発明の構成 斯かる回路は開ループ制御システムに用いることができ
、誤り信号を実時間において供給するようになっている
。本発明の対象である回路は、モータの付勢された相の
時定数が、付勢指令によりモータの動いているか否かと
いうことに依存し、モータが何らかの理由でロックされ
る時は短くなっていることに基いて発明されている。本
発明によると、この回路は予め固定され適当に選択され
た参照期間を発生するためのタイマを含む。斯かる期間
は相電流が所定のレイルに達するのに要する時間インタ
ーバルと比較され、それが長い場合は、モータの異常作
動を示す。

開ループ駆動システムの概略 本発明に係る実施例を詳細に説明する前に、当分野に用
いられるステップモータに対する開ループ駆動システム
を概略的に論すると都合が良い。

第１図は斯かる駆動システムの本質的な特徴を例示する
ものである。第１図では、簡潔のために、一般的には４
つの相が与えられているステップモータの２つの相（巻
線）を符号１及び２で示す。

一方の相の端子は低電圧源→−■に接続されており、他
方の相の端子はトランジスタ３，４のコレクタにそれぞ
れ接続されている。トランジスタ３，４のエミッタは低
抵抗５を介して設置されている。再循環ダイオード″’
　（ｒｅｃｙｃｌｅ　ｄｉｏｄｅ）　６．７はトランジ
スタ３，４のコレクタを電圧源＋■にそれぞれ接続せし
めている。トランジスタ３，４のイースはＮＯＲゲート
８，９の出力にそれぞれ接続されている。比較器／タイ
マ１００入力は抵抗５の両端に接続されている。斯かる
比較器／タイマは、抵抗５に検出される電圧降下が所定
の値ｖ１より低い場合に出力端子１１に論理「０」信号
を与える。斯かる電圧がｖｌに等しいかもしくは■１よ
り大きくなると、比較器１０の出力は１１（上昇し所定
の時間Ｔにわたって１に保持される。比較器１０の出力
１１はＮＯＲゲート８，９の入力に接続されている。Ｎ
ＯＲゲート８，９の第２人力は制御論理ユニット１２の
出力Ａ、　Ａにそれぞれ接続されている。斯かるユニッ
トはその人力Ａ、Ａ及び対応する出力Ｂ％Ｂに、所定の
期間及び適当なシーケンスを有する幾つかの相付勢指令
を発生する。例えば、Ａが論理レベルＯに降下し、相２
（０における出力１１）内を電流が流れない時は、トラ
ンジスタ３はオンに切り換えられ、電流は相１及び抵抗
５の中を流れ始める。電流が指数関数的に増加しながら
ＩＲ−■１（Ｒは抵抗５の抵抗値）となるようなレベル
工に達すると、出力１１は再び１に上昇し、トランジス
タ３はオフに切り換えられる。相１の中を流れる電流は
ダイオード６を流れ、期間Ｔの間にわたって減少する。

斯かる期間の終りにおいて、トランジスタ３は再びオン
に切り換えられ、電流は再び上昇し始める。出力Ａが論
理レイル１に上昇すると、相１内の電流は０に成るべ（
減少する。

同時に相２は論理しＲル０を出力１に適応することによ
って付勢することができる。第１図に開示される回路は
例示であって、第１図の回路の以下の特性が保持される
という条件下で幾つかの変更が可能である。

１、付勢された祖には、電流が所定のレベルに達する時
に信号出力を供給する電流検出回路が常に存在する。以
下の記述の中では、斯かる信号はその機能がこれらの相
を流れる電流の停止即ち断続を実施することにあるため
ＣＨＯＰと呼ぶことにする。

２、相の中を流れる電流の降下を可能にする幾つかの電
流再循還径路が常に存在する。

３、適当な相制御指令の列、以下ＰＡ、　ＰＡ、　ＰＢ
。

ＰＢと呼ばれる相制御指令の列を発生する相制御回路が
常に存在する。

好適な実施例の説明 上記のことを前提条件とすると、第２図は本発明に従う
好ましい実施例を示すものと考えることができる。第２
図の回路はＮＯＴ回路１６、ユニパイル−タ（ｕｎｉｖ
ｉｂｒａｔｏｒ）　１３及び２つのＤフリップフロップ
１４．１５を含む。この回路は第１図に示す制御システ
ムもしくは任意の同等のシステムから相制御信号ＰＡと
及び同一の相を流れる電流を停止する信号ＣＨＯＰを受
けるものである。ユニバイブレータ１３はリートゞ１７
を介してそのトリガ入力１４に信号ＰＡを受け、その出
力はフリップフロップ１５のクロック入力に接続されて
いる。ユニバイブレータ１３の他にも、信号ＰＡはＮＯ
Ｔ回路１６及びリード１７Ａを介してフリップフロップ
１４のリセット入力にも適用される。フリップフロップ
１４はそのクロック入力に信号ＧＨＯＰを受け、その人
力りはその予めセットされた入力となるばかりでなく永
久に論理レイル「１」におかれる。フリップフロップ１
４の直接出力９は、その予めセットされた入力が永久に
論理レベル１にあるフリップフロップ１５０入力りに接
続されている。ユニバイブレータ１３は１から０への論
理的／電気的遷移によって活性化されると、所定時間に
わたってその出力を、通常しはル１からレベルＯに落と
す。斯かる種類のユニバイブレータはコー）”９６０２
を有する集積回路として市販されている。フリップフロ
ップ１４及び１５はコード７４８７４を有する集積回路
として市販されている型式のものを用いることかできる
。斯かるフリップフロップ人力りに現われる信号は、０
から１への遷移がクロック入力に適用され、プレセット
入力及びリセット入力が１にある時に出力Ｑに送られる
。プレセット入力及びリセット入力にそれぞれ現われる
信号が「０」に低下すると、これらのフリップフロップ
はそれぞれプレセットでき且つリセットできる。第３図
は第１図の回路の作動をタイミング図で示すものである
。先ず、この回路は休止しており、ステップモータのロ
ータはまだ所定の位置にある。瞬間ＴＯにおいて相１が
付勢される場合、信号ＰＡは論理レイル０（ダイアグラ
ムＰＡ）に降下する。電流が相１を流れ始める（ダイア
グラムｊＩ）。一方ユニバイプレータはトリガされ、そ
の出力に現われる信号ＴＩＭはレベルＯに降下する（ダ
イアグラムＴＩＭ）。特定の時間インターバル△の後、
即ち瞬間ｔ１においテ、ユニバイブレータの出力はレベ
ル１に上昇する。ユニバイブレータ１３０期間は、モー
タカ指令に正しく応答するとき、即ち付勢された相Ｉ　
ＩＣ連結されている磁気回路の磁気抵抗がロータの磁極
と付勢された相の磁極を整列させる傾向を有するロータ
の回転のために減少するときに、相１を流れる電流が断
続レベルＩｏ　（比較器１０の干渉しはル）に達するの
に必要な時間より短くなるように適当＋Ｃ選択される。

ここで明らかなように、相１に連結されている磁気回路
の磁気抵抗の減少は相１のインダクタンスの増加を伴う
ため、従ってその時定数の増加も伴う。従って、概して
、相１の時定数はロータが高摩擦トルクのために回転が
できない時よりも相１の付勢によってロータが動く時の
方が高い。作動が正しく行なわれている場合、相１はｔ
ｌに続く瞬間ｔ２において電流レベルエに達する。瞬間
ｔ１において、ユニバイブレーク１３からの出力中の信
号ＴＩＭは１に上昇し立ち上がりエツジがフリップフロ
ップ１５のクロック入力に適用される。モータが指令に
正しく応答する場合、フリップフロップ１５の状態は修
正されず、即ちその状態はリセットの状態に留まるが、
これは信号Ｑ＋　＝Ｑがその人力りに現われるためであ
る。瞬間ｔ２において、信号ＣＨＯＰはしはル１に上昇
しくダイアグラムＣＨＯＰ）、フリップフロップ１４が
セットされる。これはフリップフロップ１５に影響を及
ぼすものではない。何となれハレヘルＩ　Ｋ上昇するＴ
ＩＭに対応するクロックエツジがすでに瞬間ｔ】におい
て受けとられているからである。瞬間ｔ３において、相
１が消勢される。即ち信号ＰＡが論理レベル１に上昇す
る。

これに対応してフリップフロップ１４はリセットされる
。相１が以前として消勢され且つ異なる相、例えば相２
が付勢される場合はインターバルｔ３−ｔ４が続（（ダ
イアグラムＰＡ）。ここで注目すべきことは、斯かるイ
ンターバルの期間中、フリップフロップ１４は信号ｃＨ
ｏｐが１に上昇するにも拘わらずリセットの状態に留ま
ることである。瞬間ｔ４において、相１は再び付勢され
、ここでモータが停止する、即ちモータが摩擦トルクの
ために命令に応答しな（なると仮定する。この場合、Ｎ
ｍレレベエは、ユニバイブレータ１３の期間△より短い
インターバル時間ｔ４−ｔ５における瞬間ｔ５において
達せられる。従って、瞬間ｔ５において、信号ＣＨＯＰ
は論理レベル■に上昇し、）、す・ツブフロップ１４が
セットされる（ダイアグラムＱｌ　）。

ｔ５に続く瞬間ｔ６ではユニバイブレータ１３からの出
力中の信号ＴＩＭは１に上昇し、これに対応してフリッ
プフロップ１５がセットされる（ダイアグラムＱ２）。

出力Ｑ２は１に上昇（−１誤り信号を発生する。この誤
り信号を制御システムに送るとモータの付勢を停止する
ことができる。次にフリップフロップ１５は制御システ
ムから送られるリセット命令ＲＥＳによってリセットす
ることができる。第２図の回路はモータが１つの相の活
性化指令に応答しなくなる故障を検出するが、これはモ
ータが必要とする増分的作動が一般的にモータの全ての
相の１つ又はそれ以上のサイクル的付勢を伴うため好都
合な作用である。しかしここで明らかなように、この回
路は、モータが活性化指令に応答しなくなる故障をどの
相においても且つ用いられた付勢力法に従って検出でき
るように修正できるのである。例えば４相モータを付勢
する古い方法としては２つの相を２つの互いに排他的な
信号、例先ば第３図のＰＡ及びＰＡによって交互に付勢
する方法があげられる。他の２つの相は相１に対してそ
れぞれ９０°及び２７０°の位相角度でもって互いに排
他的な方法で付勢される。この場合、第２図の回路を相
１及び相２の両方の指令信号に応答させることができる
。第４図しま第１図の回路に対する必要な変更を示す。

この変更はアウトラインで囲まれたブロックの内部の変
更だけである。この場合、信号ＰＡ及びＰＡがコンデン
サ１９及び２０をそれぞれ通ってＡＮＤゲート１８の２
つの対応する入力に適用される。ＡＮＤゲート１９の出
力は通常はそれぞれゾルアップ抵抗２１゜２２によって
論理しにル１に保たれている。これらの各々の出力は対
応する信号ＰＡ又はＰＡが０に降下すると一時的にＯに
降下する。抵抗に並列でアノードゞを入力に接続せしめ
ているダイオードにより、ＡＮＤゲート１８０入力は信
号ＰＡ、ＰＡの正エツジにおける分極化電圧より高い電
圧レベルに上昇することはない。ＡＮＤゲート１８の出
力はリード１７及び１．７　Ａに接続されており、ＰＡ
又はＰＡがＯに降下すると、この出力はユニバイブレー
タ１７を活性化し且つフリップフロップ１５をリセット
する。３つ以上の相が互いに排他的に付勢される場合、
自明な修正をすれば第４図の回路は互いに排他的に付勢
された全ての相に適用することができる。更に、本発明
の対象たる回路はモータの制御ロジック内に大幅に集積
化することができる。第５図は斯かる種類の実施例を略
ブロック図として示すものである。第５図の場合、制御
ロジックはモータを付勢するために必要な信号ＰＡ、Ｐ
Ａ、ＰＢ、ＰＢを生成する。この制御ロジックはマイク
ロプロセッサ３１、プログラマブルタイミングユニット
３２、作動メモリ３３、制御メモリ３４、出力レジスタ
３５及び入力レジスタ３６を含んでいる。この制御論理
要素はこれらの通信を可能にするチャンネル即ちバス３
７を介して接続されている。プログラム可能タイミング
ユニット３２はカウンタから成っており、このカウンタ
はバス３７を介して所定の設定値をプリセット即ちロー
ドできるようになっている。カウンタ３２はマイクロプ
ロセッサ３１から受けられる固定された周波数クロック
パルスＧＫに従って下方に計数するようになっている。

カウンタ３２が設定値Ｏに達すると、断続信号ＩＮＴが
マイクロプロセッサ３１に送られる。斯かる信号を受け
ると、マイクロプロセッサ３１は断続処理マイクロプロ
グラムを活性化する。開示された制御ロジックを用いて
ステップモータを制御するための周知の方法としては、
以下のマイクロプログラムを実施するという方法があげ
られる。即ち、特定の瞬間において、プログラマブルタ
イミングユニットに特定の設定値をロードし、その直後
（又はその直前に）出力レジスタ３５に適当なコードを
ロードするというマイクロプログラムである。このコー
ドは付勢しなければならないモータの相を示すものであ
る。言い換えれば、レジスタ３５の幾つかの出力が相付
勢制御信号ＰＡ、　ＰＡ、　ＰＢ、　Ｐ百を発生するの
である。

２進コードを確立するのに要する情報は、実行されるマ
イクロプログラムから得られることは明らかである。信
号ＰＡ、ＰＡ、ＰＢ、Ｐ百の時間的長さはタイミングユ
ニット３２によって確立される。

このタイミングユニットが断続信号ＩＮＴを発すると、
マイクロプロセッサ３４はモータの制御マイクロプログ
ラムを再び活性化して出力レジスタ３５に新しいコート
ゝをロードし、タイミングユニット３２に適当な設定値
を再びロードする。斯かる種類のシステムを用いると、
即ち、ユニット３２に適当な且つ可変設定値をロードす
ると、可変の長さを有し且つ適当なシーケンスにある相
付勢指令を生成することができる。詳＃Ｉ′には、論理
３゜の外部にある１つのフリップフロップ３７で十分で
ある。斯かるフリップフロップは第２図のフリップフロ
ップ１４と同一の機能を実行するものである。ユニバイ
ブレータ１３及び第２図のフリップフロップ１５によっ
て実行される機能は、この場合、タイミングユニット３
２及び入力レジスタ３６のセル３８によってそれぞれ実
施される。付勢指令の長さＤはユニット３２によって生
成される２つの時間インターバル△及びＤ−△のそれぞ
れの和として得られる。これによると、タイミングユニ
ット３２は付勢指令の長さと、相付勢指令の開始に対す
る遅延された瞬間とを、相の電流が所定の値に達するか
否か確認すべき時に、同時に確立することができる。第
６図は第５図の制御ロジックの作動を論理フローダイア
ダラムで示すものである。マイクロプロセッサ３１はモ
ータを制御するためにモータ制御マイクロプログラム（
ブロック４０）を活性化するものである。このマイクロ
プロセッサ３１は先ず、タイミングユニット３２が時間
インターバル△（ＳＴＡＴＵＳｌ、）又は時間インター
バルＤ−△（５ＴＡＴＵＳ　Ｏ）のどちらかを測定して
いるかを示す情報がロードされている状態レジスタの内
容を確認する。斯かる作動はブロック４１によって示さ
れている。ここで明らかなように、このプロセスの開始
時点では、情報は０である。次に、相指令が発生される
べきか否か（ブロック４２のＵＭＯＲＥ　ＣＯＭＭｊの
値）が確認される。この検査は、モータが停止した時に
モータ制御プロセスを停止するのに必要なものである。

相指令を生成すべきでない場合は、モータ制御プロセス
は停止して他のプロセスをリコールする（ブロック４３
）。そうでない場合は、状態レジスタに情報５ＴＡＴＵ
Ｓ１がロードされ（ノロツク４４）、レジスタ３５に付
勢しなければならない相を示すコートゝがロードされ、
尚このコードは更にフリップフロップ３７にリセット指
令ＲＥＳ１を供給しており（ブロック４５）、ユニット
３２に時間インターバル△を示すコードがロードされ（
△の設定）、ユニット自体は活性化される（ブロック４
６）。この時点でプロセスは停止し、システムは進んで
制御プロセスを実施できるようになる（ブロック４７）
。

時間インターバル△が低下すると、ユニット３２は断続
信号ＩＮＴを生成し、この断続信号によってマイクロプ
ロセッサ３１はすでに停止しているプロセスを再び実施
して、ブロック４１から開始することができる（フロー
のライン５６）。システムの状態が確認され、且つこの
状態が１　（ＳＴＡＴＵＳ＝１）であるため、この状態
は修正される（ブロック４８で５ＴＡＴ、１のリセット
）。次にレジスタ３６にその入力に現われる情報がロー
ディングされる（ノロツク４９）。レジスタ３６のセル
３８の入力はフリップフロップ３７の出力Ｑに接続され
ている（第５図）。フリップフロップ３７は信号ＣＨＯ
Ｐによってセットされる。従って、レジスタ３６のロー
ディングの前に信号ＣＨＯＰが１に上昇する場合、セル
３８にはしはル１における情報がロードされるが、これ
はしはル０における情報とは反対である。セル３８に論
理「１」がロードされる場合、これはモータがすでに送
られた指令に応答しなかったことを意味しまた故障が存
在することを意味している。レジスタ３６にローディン
グされると、マイクロプロセッサ３１は斯かるレジスタ
の内容を読み出しくブロック５０）、誤り表示が存在す
るか否か（ブロック５１でＦＡＵＬＴの値を）を確認す
る。この故障表示が存在する場合、プロセスは進行して
斯かる故障を立証し、レジスタ３６がリセットされる（
ブロック５２）。この故障表示は更に幾つかの適当なプ
ロセスを活性化することができる。故障表示が何も存在
しない場合、プロセスは進行してユニット３２に時間イ
ンターバルＤ−△を示すコードをロードし、ユニット３
２が活性化される（ブロック５３）。次にプロセスは停
止し、システムは他の制御プロセスをリコールすること
ができる（ブロック５４）。時間インターバルＤ−△が
経過すると、ユニット３２は新しい断続信号ＩＮＴを発
生しこの断続信号によってマイクロプロセッサ３１はす
でに述べられたプロセスをブロック４１から始めて再び
実施することができる（フローのライン５５及び５６）
。ここで明らかなように、ユニット３２にその都度ロー
ドされたコードは、制御プロセスの幾つかの段階の実行
時間を考慮に入れて補正された時間インターバル△及び
Ｄ−△を示すことが好ましい。更に、ここで明らかなよ
うに、この場合時間インターバル△は固定値の代りにモ
ータの動作条件に従うパラメータ変数を構成することが
できるため、時間識別を種々の要求仕様に適合させるこ
とによって本発明の検出回路の感度を増加させることが
できる。

また、本発明の範囲を越えることではあるが、迅速な故
障表示が如何にして利用され得るかということを述べる
ことも有用なことである。その最も簡単な方法は、ロー
タ運動を伴う可能な動作を停止するばかりでなく、持続
性のオーバーロードが起こることを避けるべくモータ付
勢を停止することである。従って、モータがシリアルプ
リンタた用いられて印刷キャリッジの移動を制御する場
合は、同一の印刷位置に数個の文字が重なるのを防ぐべ
く印刷動作を停止することができる。「リトライ」プロ
セスも始動することができる。言い換えれば、ロータの
逆の方向への回転を指令することができる。即ち逆の回
転が次に行なわれる場合は、このロータは既知の位置に
運ばれるのである。この時点になると、ロータの回転は
前の方向に行なわれるように指令される。モータが指令
に正しく応答し且つ異常なトルクが起きない場合、印刷
は断続が起きた点から再び開始することができる。リト
ライプロセスが２回以上実施され、思わしくない結果が
出た場合は、プリンタの停止を指令することができ、不
都合な点をオ投レータに対して指摘してオ投レータは最
も好適な方法によってこれを補正することができる。

【図面の簡単な説明】

第１図は当分野において公知のステップモータ制御シス
テムを例示する略図、第２図はステップモータが応答し
な（なる故障を検出するための回路の本発明に従う第１
の好ましい実施例の電気図、第３図は第２図の回路の作
動のタイミング図、第４図は第３図の回路の可能な変更
を示す図、第５図はステップモータ制御システムに部分
的に集積されている本発明に従う検出回路の第２の好ま
しい実施例を示す図、第６図は第５図の回路及びシステ
ムの作動論理フロー図。 ３２・・・・・・タイミング手段。 勇２図 簀、３図

Claims (1)

1. 【特許請求の範囲】 １）相指令を選択的に発生するための手段と、付勢され
   た相内を流れる付勢電流を検出するための且つ前記電流
   が予め設定された値に達した時に電流信号を供給するた
   めの手段とを含む制御システムによって制御されるステ
   ップモータが付勢指令に応答しなくなる故障を検出する
   ための回路において、 少なくとも第１の相指令の開始時点において活性化され
   るタイミング手段であって上記第１の相指令の各々の上
   記の開始に対して予め確立された遅延を有するタイミン
   グ信号を周期的に発生するためのタイミング手段と、 上記電流信号によってセットされ且つ上記制御システム
   によって発せられる指令（相指令を含む）によってリセ
   ットされる第１双安定手段と、上記タイミング信号の発
   生の前に上記第１双安定手段がセットされているか否か
   を検出するための検出手段と を含むことを特徴とする回路。 ２）上記検出手段は、上記タイミング信号が発生する時
   に上記第１双安定手段がセットされるならば上記タイミ
   ング信号によってトリガされ且つ第１の状態にセットさ
   れる第２の双安定手段を含むことを特徴とする特許請求
   の範囲第１項に記載の回路。