JPH0519399B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明はステツプモータが付勢指令に応答しな
くなる故障を検出するための回路に関する。

従来技術の説明 知られているように、ステツプモータは可動エ
レメントの増分変位が必要とされる全ての電気機
械製品に広く用いられている。ステツプモータは
特に高速プリンタに用いられる。また知られてい
るように、斯かる種類のモータは開ループ制御シ
ステム或いは閉ループ制御システムによつて制御
することができる。閉ループ制御システムは検知
手段を含んでおり、さらにこの検知手段はモータ
のロータに結合されていて、フイードバツク信号
を供給するようになつている。これらの検知手段
の例として、回転速度計の発電機及びフオトデイ
スクがあげられる。フオトデイスクは速度信号及
び位置信号を供給できるようになつているため、
ステツプモータがそれ自身の受ける付勢信号に応
答しているか否かを簡単に検出することができ
る。回転速度計の発電機の場合でも、斯かる手段
から発生する信号によつてステツプモータがそれ
自身の受ける付勢指令に応答しているか否かを検
出することができる。例えば、米国特許出願第
3896363号はステツプモータが付勢指令に応答し
ているか否かを検出するための回転速度計発電機
を用いるフイードバツク回路を開示している。し
かしながら、閉ループ制御システムはコストが高
いため検知手段を必要としない開ループ制御シス
テムを用いることが段々と多くなつているのが現
状である。これらの開ループ制御システムにも、
ステツプモータが付勢指令に応答しなくなる故障
を検出できる手段を供給することが望ましい。例
えば、シリアルプリンタの場合、ステツプモータ
を用いることにより、印刷キヤリツジを印刷ライ
ンに沿つて動かし且つ印刷支持体を進行せしめ
る、即ち送るようにしている。モータが付勢指令
に応答しなくなる故障は、異常な抵抗トルクなど
が原因と考えられるが、斯かる故障は、様々の不
都合、例えば、同一の印刷位置に複数の文字が重
なつて印刷されるとかもしくは印刷支持体の同一
の行に沿つて幾つかの行が重なつて印刷されると
いつた不都合をもたらすのである。一般的に、斯
かる不都合はプリンタのオペレータによつて後
に、もしくはプリンタ自体によつて予め設定され
た時間に、検出される。例えば、シリアルプリン
ターには一般的に、印刷キヤリツジのストローク
の終り及び（又は）、初めを検出する機能を有す
るマイクロスイツチが配設されている。印刷キヤ
リツジモータに送られた付勢指令を評価すること
により、モータに送られた指令が全ストロークを
実施するのに丁度よい数かもしくはそれより多い
かを、マイクロスイツチによつて検出されるキヤ
リツジストロークの終りにおいて確立することが
できる。多い場合は異常が検出される。斯かる方
法の限界は明らかである。これに対して、ステツ
プモータの応答がないこと、即ち異常な作動が行
なわれることを実時間で検出することが望まれ
る。

発明の目的 本発明の目的は、ステツプモータが付勢指令に
応答しなくなる故障を検出する回路を供給するこ
とによつて、斯かる制限を解消することにある。

発明の構成 斯かる回路は開ループ制御システムに用いるこ
とができ、誤り信号を実時間において供給するよ
うになつている。本発明の対象である回路は、モ
ータの付勢された相の時定数が、付勢指令により
モータの動いているか否かということに依存し、
モータが何らかの理由でロツクされる時は短くな
つていることに基いて発明されている。本発明に
よると、この回路は予め固定され適当に選択され
た参照期間を発生するためのタイマを含む。斯か
る期間は相電流が所定のレベルに達するのに要す
る時間インターバルと比較され、それが長い場合
は、モータの異常作動を示す。

開ループ駆動システムの概略 本発明に係る実施例を詳細に説明する前に、当
分野に用いられるステツプモータに対する開ルー
プ駆動システムを概略的に論ずると都合が良い。

第１図は斯かる駆動システムの本質的な特徴を
例示するものである。第１図では、簡潔のため
に、一般的には４つの相が与えられているステツ
プモータの２つの相（巻線）を符号１及び２で示
す。一方の相の端子は低電圧源＋Ｖに接続されて
おり、他方の相の端子はトランジスタ３，４のコ
レクタにそれぞれ接続されている。トランジスタ
３，４のエミツタは低抵抗５を介して設置されて
いる。再循環ダオオード（recycle diode）６，
７はトランジスタ３，４のコレクタを電圧源＋Ｖ
にそれぞれ接続せしめている。トランジスタ３，
４のベースはNORゲート８，９の出力にそれぞ
れ接続されている。比較器／タイマ１０の入力は
抵抗５の両端に接続されている。斯かる比較器／
タイマは、抵抗５に検出される電圧降下が所定の
値_Ｖ１より低い場合に出力端子１１に論理「０」
信号を与える。斯かる電圧がV1に等しいかもし
くはV1より大きくなると、比較器１０の出力は
１に上昇し所定の時間Ｔにわたつて１に保持され
る。比較器１０の出力１１はNORゲート８，９
の入力に接続されている。NORゲート８，９の
第２入力は制御論理ユニツト12の出力Ａ、にそ
れぞれ接続されている。斯かるユニツトはその入
力Ａ、及び対応する出力Ｂ、に、所定の期間
及び適当なシーケンスを有する幾つかの相付勢指
令を発生する。例えば、Ａが論理レベル０に降下
し、相２（０における出力１１）内を電流が流れ
ない時は、トランジスタ３はオンに切り変えら
れ、電流は相１及び抵抗５の中を流れ始める。電
流が指数関数的に増加しながらIR_＝V1（Ｒは抵抗
５の抵抗値）となるようなレベルＩに達すると、
出力１１は再び１に上昇し、トランジスタ３はオ
フに切り換えられる。相１の中を流れる電流はダ
イオード６を流れ、期間Ｔの間にわたつて減少す
る。斯かる期間の終りにおいて、トランジスタ３
に再びオンに切り換えられ、電流は再び上昇し始
める。出力Ａが論理レベル１に上昇すると、相１
内の電流は０に成るべく減少する。同時に相２は
論理レベル０を出力に適応することによつて付
勢することができる。第１図に開示される回路は
例示であつて、第１図の回路の以下の特性が保持
されるという条件下で幾つかの変更が可能であ
る。

１ 付勢された相には、電流が所定のレベルに達
する時に信号出力を供給する電流検出回路が常
に存在する。以下の記述の中では、斯かる信号
はその機能がこれらの相を流れる電流の停止即
ち断続を実施することにあるためCHOPと呼ぶ
ことにする。

２ 相の中を流れる電流の降下を可能にする幾つ
かの電流再循環径路が常に存在する。

３ 適当な相制御指令の列、以下PA、Ｐ、
PB、Ｐと呼ばれる相制御指令の列を発生す
る相制御回路が常に存在する。

好適な実施例の説明 上記のことを前提条件とすると、第２図は本発
明に従う好ましい実施例を示すものと考えること
ができる。第２図の回路はNOT回路１６、ユニ
バイブレータ（univibrator）１３及び２つのＤ
フリツプフロツプ１４，１５を含む。この回路は
第１図に示す制御システムもしくは任意の同等の
システムから相制御信号PAと及び同一の相を流
れる電流を停止する信号CHOPを受けるものであ
る。ユニバイブレータ１３はリード１７を介して
そのトリガ入力１４に信号PAを受け、その出力
はフリツプフロツプ１５のクロツク入力に接続さ
れている。ユニバイブレータ１３の他にも、信号
PAはNOT回路１６及びリード１７Ａを介してフ
リツプフロツプ１４のリセツト入力にも適用され
る。フリツプフロツプ１４はそのクロツク入力に
信号CHOPを受け、その入力Ｄはその予めセツト
された入力となるばかりでなく永久に論理レベル
「１」におかれる。フリツプフロツプ１４の直接
出力９は、その予めセツトされた入力が永久に論
理レベル１にあるフリツプフロツプ１５の入力Ｄ
に接続されている。ユニバイブレータ１３は１か
ら０への論理的／電気的遷移によつて活性化され
ると、所定時間にわたつてその出力を、通常レベ
ル１からレベル０に落とす。斯かる種類のユニバ
イブレータはコード9602を有する集積回路として
市販されている。フリツプフロツプ１４及び１５
はコード74S74を有する集積回路として市販され
ている型式のものを用いることができる。斯かる
フリツプフロツプ入力Ｄに現われる信号は、０か
ら１への遷移がクロツク入力に適用され、プレセ
ツト入力及びリセツト入力が１にある時に出力
に送られる。プレセツト入力及びリセツト入力に
それぞれ現われる信号が「０」に低下すると、こ
れらのフリツプフロツプはそれぞれプレセツトで
き且つリセツトできる。第３図は第１図の回路の
作動をタイミング図で示すものである。先ず、こ
の回路は休止しており、ステツプモータのロータ
はまだ所定の位置にある。瞬間T0において相１
が付勢される場合、信号PAは論理レベル０（ダイ
アグラムPA）に降下する。電流が相１を流れ始
める（ダイアグラムi1）。一方ユニバイブレータ
はトリガされ、その出力に現われる信号TIMは
レベル０に降下する（ダイアグラムTIM）。特定
の時間インターバル△の後、即ち瞬間t1におい
て、ユニバイブレータの出力はレベル１に上昇す
る。ユニバイブレータ13の期間は、モータが指令
に正しく応答するとき、即ち付勢された相１に連
結されている磁気回路の磁気抵抗がロータの磁極
と付勢された相の磁極を整列させる傾向を有する
ロータの回転のために減少するときに、相１を流
れる電流が断続レベルＩ０（比較器10の干渉レベ
ル）に達するのに必要な時間より短くなるように
適当に選択される。ここで明らかなように、相１
に連結されている磁気回路の磁気抵抗の減少は相
１のインダクタンスの増加を伴うため、従つてそ
の時定数の増加も伴う。従つて、概して、相１の
時定数はロータが高摩擦トルクのために回転がで
きない時よりも相１の付勢によつてロータが動く
時の方が高い。作動が正しく行なわれている場
合、相１はt1に続く瞬間t2において電流レベルＩ
に達する。瞬間t1において、ユニバイブレータ13
からの出力中の信号TIMは１に上昇し立ち上が
りエツジがフリツプフロツプ15のクロツク入力に
適用される。モータが指令に正しく応答する場
合、フリツプフロツプ１５の状態は修正されず、
即ちその状態はリセツトの状態に留まるが、これ
は信号Q1＝０がその入力Ｄに現われるためであ
る。瞬間t2において、信号CHOPはレベル１に上
昇し（ダイアグラムCHOP）、フリツプフロツプ
１４がセツトされる。これはフリツプフロツプ１
５に影響を及ぼすものではない。何となればレベ
ル１に上昇するTIMに対応するクロツクエツジ
がすでに瞬間t1において受けとられているからで
ある。瞬間ｔ３において、相１が消勢される。即
ち信号PAが論理レベル１に上昇する。これに対
応してフリツプフロツプ１４はリセツトされる。
相１が以前として消勢され且つ異なる相、例えば
相２が付勢される場合はインターバルt3−t4が続
く（ダイアグラムＰ）。ここで注目すべきこと
は、斯かるインターバルの期間中、フリツプフロ
ツプ１４は信号CHOPが１に上昇するにも拘わら
ずリセツトの状態に留まることである。瞬間t4に
おいて、相１は再び付勢され、ここでモータが停
止する、即ちモータが摩擦トルクのために命令に
応答しなくなると仮定する。この場合、電流レベ
ルＩは、ユニバイブレータ１３の期間△より短い
インターバル時間t4−t5における瞬間t5において
達せられる。従つて、瞬間t5において、信号
CHOPは論理レベルＩに上昇し、フリツプフロツ
プ１４がセツトされる（ダイヤグラムQ1）。t₅に
続く瞬間t6ではユニバイブレータ１３からの出力
中の信号TIMは１に上昇し、これに対応してフ
リツプフロツプ１５がセツトされる（ダイアグラ
ム_Ｑ２）。出力Q2は１に上昇し、誤り信号を発生
する。この誤り信号を制御システムに送るとモー
タの付勢を停止することができる。次にフリツプ
フロツプ１５は制御システムから送られるリセツ
ト命令RESによつてリセツトすることができる。
第２図の回路はモータが１つの相の活性化指令に
応答しなくなる故障を検出するが、これはモータ
が必要とする増分的作動が一般的にモータの全て
の相の１つ又はそれ以上のサイクル的付勢を伴う
ため好都合な作用である。しかしここで明らかな
ように、この回路は、モータが活性化指令に応答
しなくなる故障をどの相においても且つ用いられ
た付勢方法に従つて検出できるように修正できる
のである。例えば４相モータを付勢する古い方法
としては２つの相を２つの互いに排他的な信号、
例えば第３図のPA及びＰによつて交互に付勢
する方法があげられる。他の２つの相は相１に対
してそれぞれ90°及び270°の位相角度でもつて互
いに排他的な方法で付勢される。この場合、第２
図の回路を相１及び相２の両方の指令信号に応答
させることができる。第４図は第１図の回路に対
する必要な変更を示す。この変更はアウトライン
で囲まれたブロツクの内部の変更だけである。こ
の場合、信号PA及びＰがコンデンサ１９及び
２０をそれぞれ通つてANDゲート１８の２つの
対応する入力に適用される。ANDゲート１９の
出力は通常はそれぞれプルアツプ抵抗21，22によ
つて論理レベル１に保たれている。これらの各々
の出力は対応する信号PA又はＰが０に降下す
ると一時的に０に降下する。抵抗に並列でアノー
ドを入力に接続せしめているダイオードにより、
ANDゲート１８の入力は信号PA、Ｐの正エツ
ジにおける分極化電圧より高い電圧レベルに上昇
することはない。ANDゲート１８の出力はリー
ド１７及び１７Ａに接続されており、PA又はＰ
Ａが０に降下すると、この出力はユニバイブレー
タ１７を活性化し且つフリツプフロツプ１５をリ
セツトする。３つ以上の相が互いに排他的に付勢
される場合、自明な修正をすれば第４図の回路は
互いに排他的に付勢された全ての相に適用するこ
とができる。更に、本発明の対象たる回路はモー
タの制御ロジツク内に大幅に集積化することがで
きる。第５図は斯かる種類の実施例を略ブロツク
図として示すものである。第５図の場合、制御ロ
ジツクはモータを付勢するために必要な信号PA、
Ｐ、PB、Ｐを生成する。この制御ロジツク
はマイクロプロセツサ３１、プログラマブルタイ
ミングユニツト３２、作動メモリ３３、制御メモ
リ３４、出力レジスタ３５及び入力レジスタ３６
を含んでいる。この制御論理要素はこれらの通信
を可能にするチヤンネル即ちバス３７を介して接
続されている。プログラム可能タイミングユニツ
ト３２はカウンタから成つており、このカウンタ
はバス３７を介して所定の設定値をプリセツト即
ちロードできるようになつている。カウンタ３２
はマイクロプロセツサ３１から受けられる固定さ
れた周波数クロツクパルスCKに従つて下方に計
数するようになつている。カウンタ３２が設定値
０に達すると、断続信号INTがマイクロプロセ
ツサ３１に送られる。斯かる信号を受けると、マ
イクロプロセツサ３１は断続処理マイクロプログ
ラムを活性化する。開示された制御ロジツクを用
いてステツプモータを制御するための周知の方法
としては、以下のマイクロプログラムを実施する
という方法があげられる。即ち、特定の瞬間にお
いて、プログラマブルタイミングユニツトに特定
の設定値をロードし、その直後（又はその直前
に）出力レジスタ３５に適当なコードをロードす
るというマイクロプログラムである。このコード
は付勢しなければならないモータの相を示すもの
である。言い換えれば、レジスタ３５の幾つかの
出力が相付勢制御信号PA、Ｐ、PB、Ｐを発
生するのである。２進コードを確立するのに要す
る情報は、実行されるマイクロプログラムから得
られることは明らかである。信号PA、Ｐ、
PB、Ｐの時間的長さはタイミングユニツト３
２によつて確立される。このタイミングユニツト
が断続信号INTを発すると、マイクロプロセツ
サ３４はモータの制御マイクロプログラムを再び
活性化して出力レジスタ３５に新しいコードをロ
ードし、タイミングユニツト３２に適当な設定値
を再びロードする。斯かる種類のシステムを用い
ると、即ち、ユニツト３２に適当な且つ可変設定
値をロードすると、可変の長さを有し且つ適当な
シーケンスにある相付勢指令を生成することがで
きる。詳細には、論理30の外部にある１つのフリ
ツプフロツプ３７で十分である。斯かるフリツプ
フロツプは第２図のフリツプフロツプ１４と同一
の機能を実行するものである。ユニバイプレータ
１３及び第２図のフリツプフロツプ１５によつて
実行される機能は、この場合、タイミングユニツ
ト３２及び入力レジスタ３６のセル３８によつて
それぞれ実施される。付勢指令の長さＤはユニツ
ト３２によつて生成される２つの時間インターバ
ル△及びＤ−△のそれぞれの和として得られる。
これによると、タイミングユニツト３２は付勢指
令の長さと、相付勢指令の開始に対する遅延され
た瞬間とを、相の電流が所定の値に達するか否か
確認すべき時に、同時に確立することができる。
第６図は第５図の制御ロジツクの作動を論理フロ
ーダイアグラムで示すものである。マイクロプロ
セツサ３１はモータを制御するためにモータ制御
マイクロプログラム（ブロツク４０）を活性化す
るものである。このマイクロプロセツサ３１は先
ず、タイミングユニツト32が時間インターバル△
（STATUS1）又は時間インターバルＤ−△
（STATUS0）のどちらかを測定しているかを示
す情報がロードされている状態レジスタの内容を
確認する。斯かる作動はブロツク４１によつて示
されている。ここで明らかなように、このプロセ
スの開始時点では、情報は０である。次に、相指
令が発生されるべきか否か（ブロツク４４の
「MORE COMM」の値）が確認される。この検
査は、モータが停止した時にモータ制御プロセス
を停止するのに必要なものである。相指令を生成
すべきでない場合は、モータ制御プロセスは停止
して他のプロセスをリコールする（ブロツク４
３）。そうでない場合は、状態レジスタに情報
STATUS1がロードされ（ブロツク４４）、レジ
スタ３５に付勢しなければならない相を示すコー
ドがロードされ、尚このコードは更にフリツプフ
ロツプ３７にリセツト指令RES1を供給しており
（ブロツク４５）、ユニツト３２に時間インターバ
ル△を示すコードがロードされ（△の設定）、ユ
ニツト自体は活性化される（ブロツク４６）。こ
の時点でプロセスは停止し、システムは進んで制
御プロセスを実施できるようになる（ブロツク４
７）。時間インターバル△が低下すると、ユニツ
ト３２は断続信号INTを生成し、この断続信号
によつてマイクロプロセツサ31はすでに停止して
いるプロセスを再び実施して、ブロツク４１から
開始することができる（フローのライン５６）。
システムの状態が確認され、且つこの状態が１
（STATUS＝１）であるため、この状態は修正
される（ブロツク４８でSTAT.1のリセツト）。
次にレジスタ３６にその入力に現われる情報がロ
ーデイングされる（ブロツク４９）。レジスタ３
６のセル３８の入力はフリツプフロツプ３７の出
力Ｑに接続されている（第５図）。フリツプフロ
ツプ３７は信号CHOPによつてセツトされる。従
つて、レジスタ３６のローデイングの前に信号
CHOPが１に上昇する場合、セル３８にはレベル
１における情報がロードされるが、これはレベル
０における情報とは反対である。セル３８に論理
「１」がロードされる場合、これはモータがすで
に送られた指令に応答しなかつたことを意味した
故障が存在することを意味している。レジスタ３
６にローデイングされると、マイクロプロセツサ
３１は斯かるレジスタの内容を読み出し（ブロツ
ク５０）、誤り表示が存在するか否か（ブロツク
５１でFAULTの値を）を確認する。この故障表
示が存在する場合、プロセスは進行して斯かる故
障を立証し、レジスタ３６がリセツトされる（ブ
ロツク５２）。この故障表示は更に幾つかの適当
なプロセスを活性化することができる。故障表示
が何も存在しない場合、プロセスは進行してユニ
ツト３２に時間インターバルＤ−△を示すコード
をロードし、ユニツト３２が活性化される（ブロ
ツク５３）。次にプロセスは停止し、システムは
他の制御プロセスをリコールすることができる
（ブロツク５４）。時間インターバルＤ−△が経過
すると、ユニツト３２は新しい断続信号INTを
発生しこの断続信号によつてマイクロプロセツサ
３１はすでに述べられたプロセスをブロツク４１
から始めて再び実施することができる（フローの
ライン５５及び５６）。ここで明らかなように、
ユニツト３２にその都度ロードされたコードは、
制御プロセスの幾つかの段階の実行時間を考慮に
入れて補正された時間インターバル△及びＤ−△
を示すことが好ましい。更に、ここで明らかなよ
うに、この場合時間インターバル△は固定値の代
りにモータの動作条件に従うパラメータ変数を構
成することができるため、時間識別を種々の要求
仕様に適合させることによつて本発明の検出回路
の感度を増加させることができる。

また、本発明の範囲を越えることではあるが、
迅速な故障表示が如何にして利用され得るかとい
うことを述べることも有用なことである。その最
も簡単な方法は、ロータ運動を伴う可能な動作を
停止するばかりでなく、持続性のオーバーロード
が起こることを避けるべくモータ付勢を停止する
ことである。従つて、モータがシリアルプリンタ
に用いられて印刷キヤリツジの移動を制御する場
合は、同一の印刷位置に数個の文字が重なるのを
防ぐべく印刷動作を停止することができる。「リ
トライ」プロセスも始動することができる。言い
換えれば、ロータの逆の方向への回転を指令する
ことができる。即ち逆の回転が次に行なわれる場
合は、このロータは既知の位置に運ばれるのであ
る。この時点になると、ロータの回転は前の方向
に行なわれるように指令される。モータが指令に
正しく応答し且つ異常なトルクが起きない場合、
印刷は断続が起きた点から再び開始することがで
きる。リトライプロセスが２回以上実施され、思
わしくない結果が出た場合は、プリンタの停止を
指令することができ、不都合な点をオペレータに
対して指摘してオペレータは最も好適な方法によ
つてこれを補正することができる。

【図面の簡単な説明】

第１図は当分野において公知のステツプモータ
制御システムを例示する略図、第２図はステツプ
モータが応答しなくなる故障を検出するための回
路の本発明に従う第１の好ましい実施例の電気
図、第３図は第２図の回路の作動のタイミング
図、第４図は第３図の回路の可能な変更を示す
図、第５図はステツプモータ制御システムに部分
的に集積されている本発明に従う検出回路の第２
の好ましい実施例を示す図、第６図は第５図の回
路及びシステムの作動論理フロー図。 ３２……タイミング手段。

Claims (1)

1. 【特許請求の範囲】 １ 相指令を選択的に発生するための手段と、付
   勢された相内を流れる付勢電流を検出するための
   且つ前記電流が予め設定された値に達した時に電
   流信号を供給するための手段とを含む制御システ
   ムによつて制御されるステツプモータが付勢指令
   に応答しなくなる故障を検出するための回路にお
   いて、 少なくとも第１の相指令の開始時点において活
   性化されるタイミング手段であつて上記第１の相
   指令の各々の上記の開始に対して予め確立された
   遅延を有するタイミング信号を周期的に発生する
   ためのタイミング手段と、 上記電流信号によつてセツトされ且つ上記制御
   システムによつて発せられる指令（相指令を含
   む）によつてリセツトされる第１双安定手段と、 上記タイミング信号の発生の前に上記第１双安
   定手段がセツトされているか否かを検出するため
   の検出手段と を含むことを特徴とする回路。 ２ 上記検出手段は、上記タイミング信号が発生
   する時に上記第１双安定手段がセツトされるなら
   ば上記タイミング信号によつてトリガされ且つ第
   １の状態にセツトされる第２の双安定手段を含む
   ことを特徴とする特許請求の範囲第１項に記載の
   回路。