JPH0799442A - 入力信号カウント回路 - Google Patents
入力信号カウント回路Info
- Publication number
- JPH0799442A JPH0799442A JP5262997A JP26299793A JPH0799442A JP H0799442 A JPH0799442 A JP H0799442A JP 5262997 A JP5262997 A JP 5262997A JP 26299793 A JP26299793 A JP 26299793A JP H0799442 A JPH0799442 A JP H0799442A
- Authority
- JP
- Japan
- Prior art keywords
- stage
- signal
- state
- terminal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】 簡単な構造をもって複数個の端子からのオン
状態、オフ状態及びその中間の状態を入力可能であり、
入力されたのオン状態の数とオフ状態の数との差をカウ
ントすることができ、かつ回路全体が大型化することの
ない入力信号カウント回路を提供する 【構成】 １つの入力端子と、オン状態、オフ状態及び
オンでもオフでもない中間状態を選択的に表す信号を入
力するための制御端子と、その制御端子からの信号がオ
ン状態、オフ状態及びそれらの中間の状態を表すときの
み各々上記入力端子からの信号を出力可能な第１〜第３
の出力端子とを有するスイッチ要素を組み合わせること
により、制御端子からのオン信号数とオフ信号数とをカ
ウントすることができ、トランジスタの数を大幅に低減
できると共に回路全体を小型化できる。
状態、オフ状態及びその中間の状態を入力可能であり、
入力されたのオン状態の数とオフ状態の数との差をカウ
ントすることができ、かつ回路全体が大型化することの
ない入力信号カウント回路を提供する 【構成】 １つの入力端子と、オン状態、オフ状態及び
オンでもオフでもない中間状態を選択的に表す信号を入
力するための制御端子と、その制御端子からの信号がオ
ン状態、オフ状態及びそれらの中間の状態を表すときの
み各々上記入力端子からの信号を出力可能な第１〜第３
の出力端子とを有するスイッチ要素を組み合わせること
により、制御端子からのオン信号数とオフ信号数とをカ
ウントすることができ、トランジスタの数を大幅に低減
できると共に回路全体を小型化できる。
Description
【０００１】
【産業上の利用分野】本発明は、複数の端子からオン状
態、オフ状態及びそのいずれでもない中間状態を入力可
能であり、オン／オフ状態数の差をカウントする多数決
などに用いられる入力信号カウント回路に関するもので
ある。
態、オフ状態及びそのいずれでもない中間状態を入力可
能であり、オン／オフ状態数の差をカウントする多数決
などに用いられる入力信号カウント回路に関するもので
ある。
【０００２】
【従来の技術】従来、デジタル回路に於て複数の端子の
うちのいくつからオン状態、オフ状態またはオンでもオ
フでもない中間の状態を表わす信号が入力されたかを検
出する回路には、例えば入力線を４個とすると、オン
側、オフ側共に4Ｃ4＋4Ｃ3＋4Ｃ2＋4Ｃ1（＝１＋４＋６
＋４）＝１５個のＡＮＤゲート（第１段）及び４個のＯ
Ｒゲート（第２段）を少なくとも必要とし、各ゲートを
ＮＡＮＤゲートにて構成し、各ゲートのトランジスタを
４個程度としても１４０個以上のトランジスタを必要と
していた。例えば、入力端子が５個になれば３２０個以
上、入力端子が７個になれば７２０個以上となる。その
ため、入力端子が多くなる程回路全体が著しく大きくな
る問題があった。加えてオン状態の数とオフ状態の数と
の差を計算するには更に多くのトランジスタを必要と
し、回路全体が大きくなる問題が一層深刻になる。
うちのいくつからオン状態、オフ状態またはオンでもオ
フでもない中間の状態を表わす信号が入力されたかを検
出する回路には、例えば入力線を４個とすると、オン
側、オフ側共に4Ｃ4＋4Ｃ3＋4Ｃ2＋4Ｃ1（＝１＋４＋６
＋４）＝１５個のＡＮＤゲート（第１段）及び４個のＯ
Ｒゲート（第２段）を少なくとも必要とし、各ゲートを
ＮＡＮＤゲートにて構成し、各ゲートのトランジスタを
４個程度としても１４０個以上のトランジスタを必要と
していた。例えば、入力端子が５個になれば３２０個以
上、入力端子が７個になれば７２０個以上となる。その
ため、入力端子が多くなる程回路全体が著しく大きくな
る問題があった。加えてオン状態の数とオフ状態の数と
の差を計算するには更に多くのトランジスタを必要と
し、回路全体が大きくなる問題が一層深刻になる。
【０００３】
【発明が解決しようとする課題】本発明は上記したよう
な従来技術の問題点に鑑みなされたものであり、その主
な目的は、簡単な構造を持ち複数の端子からのオン状
態、オフ状態及びその中間の状態を入力可能であり、入
力されたのオン状態の数とオフ状態の数との差をカウン
トすることができ、かつ回路全体が大型化することのな
い入力信号カウント回路を提供することにある。
な従来技術の問題点に鑑みなされたものであり、その主
な目的は、簡単な構造を持ち複数の端子からのオン状
態、オフ状態及びその中間の状態を入力可能であり、入
力されたのオン状態の数とオフ状態の数との差をカウン
トすることができ、かつ回路全体が大型化することのな
い入力信号カウント回路を提供することにある。
【０００４】
【課題を解決するための手段】上述した目的は本発明に
よれば、第１段から第Ｎ段（Ｎは２以上の整数）までの
各段に、オン状態、オフ状態及びオンでもオフでもない
中間状態を選択的に表す信号を入力するための２個また
は３個１組の制御端子が設けられ、前記各段の制御端子
から入力された前記オン状態の数とオフ状態の数との差
をカウントするための入力信号カウント回路であって、
第１段から第Ｎ段までの間の第ｎ段（ｎは１からＮまで
の整数）に、１つの入力端子と、その段の制御端子から
の信号がオン状態を表すときのみ前記入力端子からの信
号を出力可能な第１の出力端子と、前記制御端子からの
信号がオフ状態を表すときのみ前記入力端子からの信号
を出力可能な第２の出力端子と、前記制御端子からの信
号が中間状態を表すときのみ前記入力端子からの信号を
出力可能な第３の出力端子とを有する１番目乃至ｎ番目
のｎ個のスイッチ要素が設けられ、第１段から第Ｎ−１
段までの第ｎ段のｉ（ｉは１から２ｎ−１までの整数）
番目のスイッチ要素に於ける第１の出力端子が第ｎ＋１
段のｉ番目スイッチ要素の入力端子に、第２の出力端子
が第ｎ＋１段のｉ＋１番目スイッチ要素の入力端子に、
第３の出力端子が第ｎ＋１段のｉ＋２番目スイッチ要素
の入力端子に各々接続され、第Ｎ段の各スイッチ要素の
出力端子からの出力により−Ｎ乃至Ｎの値を得ることを
特徴とする入力信号カウント回路を提供することにより
達成される。
よれば、第１段から第Ｎ段（Ｎは２以上の整数）までの
各段に、オン状態、オフ状態及びオンでもオフでもない
中間状態を選択的に表す信号を入力するための２個また
は３個１組の制御端子が設けられ、前記各段の制御端子
から入力された前記オン状態の数とオフ状態の数との差
をカウントするための入力信号カウント回路であって、
第１段から第Ｎ段までの間の第ｎ段（ｎは１からＮまで
の整数）に、１つの入力端子と、その段の制御端子から
の信号がオン状態を表すときのみ前記入力端子からの信
号を出力可能な第１の出力端子と、前記制御端子からの
信号がオフ状態を表すときのみ前記入力端子からの信号
を出力可能な第２の出力端子と、前記制御端子からの信
号が中間状態を表すときのみ前記入力端子からの信号を
出力可能な第３の出力端子とを有する１番目乃至ｎ番目
のｎ個のスイッチ要素が設けられ、第１段から第Ｎ−１
段までの第ｎ段のｉ（ｉは１から２ｎ−１までの整数）
番目のスイッチ要素に於ける第１の出力端子が第ｎ＋１
段のｉ番目スイッチ要素の入力端子に、第２の出力端子
が第ｎ＋１段のｉ＋１番目スイッチ要素の入力端子に、
第３の出力端子が第ｎ＋１段のｉ＋２番目スイッチ要素
の入力端子に各々接続され、第Ｎ段の各スイッチ要素の
出力端子からの出力により−Ｎ乃至Ｎの値を得ることを
特徴とする入力信号カウント回路を提供することにより
達成される。
【０００５】
【作用】このようにすれば、Ｎ個の制御端子に対するト
ランジスタの数が、３Ｎ2個に付属回路のトランジスタ
数（Ｎ×α）個を加えた数になる。例えば制御端子４組
（４段）では５０個程度、５個では９０個程度、７個で
は１７０個程度となる。
ランジスタの数が、３Ｎ2個に付属回路のトランジスタ
数（Ｎ×α）個を加えた数になる。例えば制御端子４組
（４段）では５０個程度、５個では９０個程度、７個で
は１７０個程度となる。
【０００６】
【実施例】以下、本発明の好適実施例を添付の図につい
て詳しく説明する。
て詳しく説明する。
【０００７】図１は、本発明が適用された４段の制御端
子の組を有する入力信号カウント回路の構成を示す回路
図である。本実施例では回路全体がＣＭＯＳプロセスに
より構成されている。各制御端子の組は、図１に於ける
下から上にそのオン状態を入力するための制御端子ＩＹ
１、ＩＹ２、ＩＹ３、ＩＹ４、オフ状態を入力するため
の制御端子ＩＮ１、ＩＮ２、ＩＮ３、ＩＮ４及びオンで
もオフでもない中間状態を入力するための制御端子ＩＡ
１、ＩＡ２、ＩＡ３、ＩＡ４が第１段から第４段に設け
られ、各段の制御端子の組を構成している。任意の第ｎ
段の制御端子ＩＹｎ、ＩＮｎ、ＩＡｎはどれか１つのみ
が「Ｈｉｇｈ（Ｈ）」状態になり、他は必ず「Ｌｏｗ
（Ｌ）」状態となるようになっており、第ｎ段の信号が
これらの状態により回路に伝達されるようになってい
る。
子の組を有する入力信号カウント回路の構成を示す回路
図である。本実施例では回路全体がＣＭＯＳプロセスに
より構成されている。各制御端子の組は、図１に於ける
下から上にそのオン状態を入力するための制御端子ＩＹ
１、ＩＹ２、ＩＹ３、ＩＹ４、オフ状態を入力するため
の制御端子ＩＮ１、ＩＮ２、ＩＮ３、ＩＮ４及びオンで
もオフでもない中間状態を入力するための制御端子ＩＡ
１、ＩＡ２、ＩＡ３、ＩＡ４が第１段から第４段に設け
られ、各段の制御端子の組を構成している。任意の第ｎ
段の制御端子ＩＹｎ、ＩＮｎ、ＩＡｎはどれか１つのみ
が「Ｈｉｇｈ（Ｈ）」状態になり、他は必ず「Ｌｏｗ
（Ｌ）」状態となるようになっており、第ｎ段の信号が
これらの状態により回路に伝達されるようになってい
る。
【０００８】第１段のオフ状態を表す信号を入力するた
めの制御端子ＩＮ１はＭＯＳトランジスタ（以下ＭＯＳ
Ｔと略記する。）Ｑ１のゲートに接続され、同様に第１
段のオフでもオンでもない中間状態を表す信号を入力す
るためのＩＡ１はＭＯＳＴＱ２に、第１段のオン状態を
表す信号を入力するためのＩＹ１はＭＯＳＴＱ３に接続
されている。このＭＯＳＴＱ１、ＭＯＳＴＱ２及びＭＯ
ＳＴＱ３が第１段の第１のスイッチ要素をなし、各ＭＯ
ＳＴＱ１、ＭＯＳＴＱ２及びＭＯＳＴＱ３のソースはＭ
ＯＳＴＱ４９を介して基準電位Ｖｓｓに接続されてい
る。また、ＭＯＳＴＱ１のドレインは第２段の１番目の
スイッチ要素をなすＭＯＳＴＱ４、ＭＯＳＴＱ５、ＭＯ
ＳＴＱ６のソースに、ＭＯＳＴＱ２のドレインは第２段
の２番目のスイッチ要素をなすＭＯＳＴＱ７、ＭＯＳＴ
Ｑ８、ＭＯＳＴＱ９のソースに、ＭＯＳＴＱ３のドレイ
ンは第２段の３番目のスイッチ要素をなすＭＯＳＴＱ１
０、ＭＯＳＴＱ１１、ＭＯＳＴＱ１２のソースに各々接
続されている。
めの制御端子ＩＮ１はＭＯＳトランジスタ（以下ＭＯＳ
Ｔと略記する。）Ｑ１のゲートに接続され、同様に第１
段のオフでもオンでもない中間状態を表す信号を入力す
るためのＩＡ１はＭＯＳＴＱ２に、第１段のオン状態を
表す信号を入力するためのＩＹ１はＭＯＳＴＱ３に接続
されている。このＭＯＳＴＱ１、ＭＯＳＴＱ２及びＭＯ
ＳＴＱ３が第１段の第１のスイッチ要素をなし、各ＭＯ
ＳＴＱ１、ＭＯＳＴＱ２及びＭＯＳＴＱ３のソースはＭ
ＯＳＴＱ４９を介して基準電位Ｖｓｓに接続されてい
る。また、ＭＯＳＴＱ１のドレインは第２段の１番目の
スイッチ要素をなすＭＯＳＴＱ４、ＭＯＳＴＱ５、ＭＯ
ＳＴＱ６のソースに、ＭＯＳＴＱ２のドレインは第２段
の２番目のスイッチ要素をなすＭＯＳＴＱ７、ＭＯＳＴ
Ｑ８、ＭＯＳＴＱ９のソースに、ＭＯＳＴＱ３のドレイ
ンは第２段の３番目のスイッチ要素をなすＭＯＳＴＱ１
０、ＭＯＳＴＱ１１、ＭＯＳＴＱ１２のソースに各々接
続されている。
【０００９】第２段のオフ状態を表す信号を入力するた
めの制御端子ＩＮ２はＭＯＳＴＱ４、ＭＯＳＴＱ７、Ｍ
ＯＳＴＱ１０のゲートに接続され、同様にＩＡ２はＭＯ
ＳＴＱ５、ＭＯＳＴＱ８、ＭＯＳＴＱ１１に、ＩＹ２は
ＭＯＳＴＱ６、ＭＯＳＴＱ９、ＭＯＳＴＱ１２に接続さ
れている。また、ＭＯＳＴＱ４のドレインは第３段の１
番目のスイッチ要素をなすＭＯＳＴＱ１３、ＭＯＳＴＱ
１４、ＭＯＳＴＱ１５のソースに、ＭＯＳＴＱ５、ＭＯ
ＳＴＱ７のドレインは第３段の２番目のスイッチ要素を
なすＭＯＳＴＱ１６、ＭＯＳＴＱ１７、ＭＯＳＴＱ１８
のソースに、ＭＯＳＴＱ６、ＭＯＳＴＱ８、ＭＯＳＴＱ
１０のドレインは第３段の３番目のスイッチ要素をなす
ＭＯＳＴＱ１９、ＭＯＳＴＱ２０、ＭＯＳＴＱ２１のソ
ースに、ＭＯＳＴＱ９、ＭＯＳＴＱ１１のドレインは第
３段の第４のスイッチ要素をなすＭＯＳＴＱ２２、ＭＯ
ＳＴＱ２３、ＭＯＳＴＱ２４のソースに、ＭＯＳＴＱ１
２のドレインは第３段の第５のスイッチ要素をなすＭＯ
ＳＴＱ２５、ＭＯＳＴＱ２６、ＭＯＳＴＱ２７のソース
に各々接続されている。
めの制御端子ＩＮ２はＭＯＳＴＱ４、ＭＯＳＴＱ７、Ｍ
ＯＳＴＱ１０のゲートに接続され、同様にＩＡ２はＭＯ
ＳＴＱ５、ＭＯＳＴＱ８、ＭＯＳＴＱ１１に、ＩＹ２は
ＭＯＳＴＱ６、ＭＯＳＴＱ９、ＭＯＳＴＱ１２に接続さ
れている。また、ＭＯＳＴＱ４のドレインは第３段の１
番目のスイッチ要素をなすＭＯＳＴＱ１３、ＭＯＳＴＱ
１４、ＭＯＳＴＱ１５のソースに、ＭＯＳＴＱ５、ＭＯ
ＳＴＱ７のドレインは第３段の２番目のスイッチ要素を
なすＭＯＳＴＱ１６、ＭＯＳＴＱ１７、ＭＯＳＴＱ１８
のソースに、ＭＯＳＴＱ６、ＭＯＳＴＱ８、ＭＯＳＴＱ
１０のドレインは第３段の３番目のスイッチ要素をなす
ＭＯＳＴＱ１９、ＭＯＳＴＱ２０、ＭＯＳＴＱ２１のソ
ースに、ＭＯＳＴＱ９、ＭＯＳＴＱ１１のドレインは第
３段の第４のスイッチ要素をなすＭＯＳＴＱ２２、ＭＯ
ＳＴＱ２３、ＭＯＳＴＱ２４のソースに、ＭＯＳＴＱ１
２のドレインは第３段の第５のスイッチ要素をなすＭＯ
ＳＴＱ２５、ＭＯＳＴＱ２６、ＭＯＳＴＱ２７のソース
に各々接続されている。
【００１０】第３段のオフ状態を表す信号を入力するた
めの制御端子ＩＮ３はＭＯＳＴＱ１３、ＭＯＳＴＱ１
６、ＭＯＳＴＱ１９、ＭＯＳＴＱ２２、ＭＯＳＴＱ２５
のゲートに接続され、同様にＩＡ３はＭＯＳＴＱ１４、
ＭＯＳＴＱ１７、ＭＯＳＴＱ２０、ＭＯＳＴＱ２３、Ｍ
ＯＳＴＱ２６に、ＩＹ３はＭＯＳＴＱ１５、ＭＯＳＴＱ
１８、ＭＯＳＴＱ２１、ＭＯＳＴＱ２４、ＭＯＳＴＱ２
７に接続されている。また、ＭＯＳＴＱ１３のドレイン
は第４段の１番目のスイッチ要素をなすＭＯＳＴＱ２
８、ＭＯＳＴＱ２９、ＭＯＳＴＱ３０のソースに、ＭＯ
ＳＴＱ１４、ＭＯＳＴＱ１６のドレインは第４段の２番
目のスイッチ要素をなすＭＯＳＴＱ３１、ＭＯＳＴＱ３
２、ＭＯＳＴＱ３３のソースに、ＭＯＳＴＱ１５、ＭＯ
ＳＴＱ１７、ＭＯＳＴＱ１９のドレインは第４段の３番
目のスイッチ要素をなすＭＯＳＴＱ３４、ＭＯＳＴＱ３
５、ＭＯＳＴＱ３６のソースに、ＭＯＳＴＱ１８、ＭＯ
ＳＴＱ２０、ＭＯＳＴＱ２２のドレインは第４段の第４
のスイッチ要素をなすＭＯＳＴＱ３７、ＭＯＳＴＱ３
８、ＭＯＳＴＱ３９のソースに、ＭＯＳＴＱ２１、ＭＯ
ＳＴＱ２３、ＭＯＳＴＱ２５のドレインは第４段の第５
のスイッチ要素をなすＭＯＳＴＱ４０、ＭＯＳＴＱ４
１、ＭＯＳＴＱ４２のソースに、ＭＯＳＴＱ２４、ＭＯ
ＳＴＱ２６のドレインは第４段の第６のスイッチ要素を
なすＭＯＳＴＱ４３、ＭＯＳＴＱ４４、ＭＯＳＴＱ４５
のソースに、ＭＯＳＴＱ２７のドレインは第４段の第７
のスイッチ要素をなすＭＯＳＴＱ４６、ＭＯＳＴＱ４
７、ＭＯＳＴＱ４８のソースに各々接続されている。
めの制御端子ＩＮ３はＭＯＳＴＱ１３、ＭＯＳＴＱ１
６、ＭＯＳＴＱ１９、ＭＯＳＴＱ２２、ＭＯＳＴＱ２５
のゲートに接続され、同様にＩＡ３はＭＯＳＴＱ１４、
ＭＯＳＴＱ１７、ＭＯＳＴＱ２０、ＭＯＳＴＱ２３、Ｍ
ＯＳＴＱ２６に、ＩＹ３はＭＯＳＴＱ１５、ＭＯＳＴＱ
１８、ＭＯＳＴＱ２１、ＭＯＳＴＱ２４、ＭＯＳＴＱ２
７に接続されている。また、ＭＯＳＴＱ１３のドレイン
は第４段の１番目のスイッチ要素をなすＭＯＳＴＱ２
８、ＭＯＳＴＱ２９、ＭＯＳＴＱ３０のソースに、ＭＯ
ＳＴＱ１４、ＭＯＳＴＱ１６のドレインは第４段の２番
目のスイッチ要素をなすＭＯＳＴＱ３１、ＭＯＳＴＱ３
２、ＭＯＳＴＱ３３のソースに、ＭＯＳＴＱ１５、ＭＯ
ＳＴＱ１７、ＭＯＳＴＱ１９のドレインは第４段の３番
目のスイッチ要素をなすＭＯＳＴＱ３４、ＭＯＳＴＱ３
５、ＭＯＳＴＱ３６のソースに、ＭＯＳＴＱ１８、ＭＯ
ＳＴＱ２０、ＭＯＳＴＱ２２のドレインは第４段の第４
のスイッチ要素をなすＭＯＳＴＱ３７、ＭＯＳＴＱ３
８、ＭＯＳＴＱ３９のソースに、ＭＯＳＴＱ２１、ＭＯ
ＳＴＱ２３、ＭＯＳＴＱ２５のドレインは第４段の第５
のスイッチ要素をなすＭＯＳＴＱ４０、ＭＯＳＴＱ４
１、ＭＯＳＴＱ４２のソースに、ＭＯＳＴＱ２４、ＭＯ
ＳＴＱ２６のドレインは第４段の第６のスイッチ要素を
なすＭＯＳＴＱ４３、ＭＯＳＴＱ４４、ＭＯＳＴＱ４５
のソースに、ＭＯＳＴＱ２７のドレインは第４段の第７
のスイッチ要素をなすＭＯＳＴＱ４６、ＭＯＳＴＱ４
７、ＭＯＳＴＱ４８のソースに各々接続されている。
【００１１】第４段のオフ状態を表す信号を入力するた
めの制御端子ＩＮ４はＭＯＳＴＱ２８、ＭＯＳＴＱ３
１、ＭＯＳＴＱ３４、ＭＯＳＴＱ３７、ＭＯＳＴＱ４
０、ＭＯＳＴＱ４３、ＭＯＳＴＱ４６のゲートに接続さ
れ、同様にＩＡ４はＭＯＳＴＱ２９、ＭＯＳＴＱ３２、
ＭＯＳＴＱ３５、ＭＯＳＴＱ３８、ＭＯＳＴＱ４１、Ｍ
ＯＳＴＱ４４、ＭＯＳＴＱ４７に、ＩＹ４はＭＯＳＴＱ
３０、ＭＯＳＴＱ３３、ＭＯＳＴＱ３６、ＭＯＳＴＱ３
９、ＭＯＳＴＱ４２、ＭＯＳＴＱ４５、ＭＯＳＴＱ４８
に接続されている。また、ＭＯＳＴＱ２８のドレインは
ＭＯＳＴＱ５０のドレインに、ＭＯＳＴＱ２９、ＭＯＳ
ＴＱ３１のドレインはＭＯＳＴＱ５１のドレインに、Ｍ
ＯＳＴＱ３０、ＭＯＳＴＱ３２、ＭＯＳＴＱ３４のドレ
インはＭＯＳＴＱ５２のドレインに、ＭＯＳＴＱ３３、
ＭＯＳＴＱ３５、ＭＯＳＴＱ３７のドレインはＭＯＳＴ
Ｑ５３のドレインに、ＭＯＳＴＱ３６、ＭＯＳＴＱ３
８、ＭＯＳＴＱ４０のドレインはＭＯＳＴＱ５４のドレ
インに、ＭＯＳＴＱ３９、ＭＯＳＴＱ４１、ＭＯＳＴＱ
４３のドレインはＭＯＳＴＱ５５のドレインに、ＭＯＳ
ＴＱ４２、ＭＯＳＴＱ４４、ＭＯＳＴＱ４６のドレイン
は、ＭＯＳＴＱ５６のドレインに、ＭＯＳＴＱ４５、Ｍ
ＯＳＴＱ４７のドレインはＭＯＳＴＱ５７のドレイン
に、ＭＯＳＴＱ４８のドレインはＭＯＳＴＱ５８のドレ
インに、各々接続されている。この９つのＭＯＳＴＱ５
０〜Ｑ５８のドレインには出力端子Ｏ（−４）〜（＋
４）も接続され、ソースは電源電位Ｖｄｄに接続されて
いる。
めの制御端子ＩＮ４はＭＯＳＴＱ２８、ＭＯＳＴＱ３
１、ＭＯＳＴＱ３４、ＭＯＳＴＱ３７、ＭＯＳＴＱ４
０、ＭＯＳＴＱ４３、ＭＯＳＴＱ４６のゲートに接続さ
れ、同様にＩＡ４はＭＯＳＴＱ２９、ＭＯＳＴＱ３２、
ＭＯＳＴＱ３５、ＭＯＳＴＱ３８、ＭＯＳＴＱ４１、Ｍ
ＯＳＴＱ４４、ＭＯＳＴＱ４７に、ＩＹ４はＭＯＳＴＱ
３０、ＭＯＳＴＱ３３、ＭＯＳＴＱ３６、ＭＯＳＴＱ３
９、ＭＯＳＴＱ４２、ＭＯＳＴＱ４５、ＭＯＳＴＱ４８
に接続されている。また、ＭＯＳＴＱ２８のドレインは
ＭＯＳＴＱ５０のドレインに、ＭＯＳＴＱ２９、ＭＯＳ
ＴＱ３１のドレインはＭＯＳＴＱ５１のドレインに、Ｍ
ＯＳＴＱ３０、ＭＯＳＴＱ３２、ＭＯＳＴＱ３４のドレ
インはＭＯＳＴＱ５２のドレインに、ＭＯＳＴＱ３３、
ＭＯＳＴＱ３５、ＭＯＳＴＱ３７のドレインはＭＯＳＴ
Ｑ５３のドレインに、ＭＯＳＴＱ３６、ＭＯＳＴＱ３
８、ＭＯＳＴＱ４０のドレインはＭＯＳＴＱ５４のドレ
インに、ＭＯＳＴＱ３９、ＭＯＳＴＱ４１、ＭＯＳＴＱ
４３のドレインはＭＯＳＴＱ５５のドレインに、ＭＯＳ
ＴＱ４２、ＭＯＳＴＱ４４、ＭＯＳＴＱ４６のドレイン
は、ＭＯＳＴＱ５６のドレインに、ＭＯＳＴＱ４５、Ｍ
ＯＳＴＱ４７のドレインはＭＯＳＴＱ５７のドレイン
に、ＭＯＳＴＱ４８のドレインはＭＯＳＴＱ５８のドレ
インに、各々接続されている。この９つのＭＯＳＴＱ５
０〜Ｑ５８のドレインには出力端子Ｏ（−４）〜（＋
４）も接続され、ソースは電源電位Ｖｄｄに接続されて
いる。
【００１２】従って、第ｎ段には１番目〜（２ｎ−１）
番目の（２ｎ−１）個のスイッチ要素が設けられ、各ス
イッチ要素は図２に模式的に示すように、入力端子Ａか
らの信号を第１、第２及び第３の出力端子Ｂ、Ｃ、Ｄに
選択的に出力可能とするスイッチをなしている。また、
第ｎ段に於けるｉ番目のスイッチ要素の第１の出力端子
Ｂは次段の第ｎ＋１段のｉ番目のスイッチ要素の入力端
子Ａに、第２の出力端子Ｃは次段の第ｎ＋１段のｉ＋１
番目のスイッチ要素の入力端子Ａに、第３の出力端子Ｄ
は次段の第ｎ＋１段のｉ＋２番目のスイッチ要素の入力
端子Ａに接続される。従って、上記第ｎ段に於けるｉ番
目のスイッチ要素の第３の出力端子Ｄと、ｉ＋１番目の
スイッチ要素の第２の出力端子Ｃと、ｉ＋２番目のスイ
ッチ要素の第１出力端子Ａとは共に第ｎ＋１段のｉ＋１
番目のスイッチ要素の入力端子Ａに接続されていること
となる。例えば図１の想像線で囲んだＭＯＳＴＱ１９、
ＭＯＳＴＱ２０、ＭＯＳＴＱ２１からなる第３段の３番
目のスイッチ要素を拡大した図３に示すように、その出
力端子Ｂは次段第４段の３番目のＭＯＳＴＱ３４、ＭＯ
ＳＴＱ３５、ＭＯＳＴＱ３６からなるスイッチ要素の入
力端子Ａに接続され、出力端子Ｃは次段第４段の４番目
のＭＯＳＴＱ３７、ＭＯＳＴＱ３８、ＭＯＳＴＱ３９か
らなるスイッチ要素の入力端子Ａに接続され、出力端子
Ｄは次段第４段の５番目のＭＯＳＴＱ４０、ＭＯＳＴＱ
４１、ＭＯＳＴＱ４２からなるスイッチ要素の入力端子
Ａに接続されている。
番目の（２ｎ−１）個のスイッチ要素が設けられ、各ス
イッチ要素は図２に模式的に示すように、入力端子Ａか
らの信号を第１、第２及び第３の出力端子Ｂ、Ｃ、Ｄに
選択的に出力可能とするスイッチをなしている。また、
第ｎ段に於けるｉ番目のスイッチ要素の第１の出力端子
Ｂは次段の第ｎ＋１段のｉ番目のスイッチ要素の入力端
子Ａに、第２の出力端子Ｃは次段の第ｎ＋１段のｉ＋１
番目のスイッチ要素の入力端子Ａに、第３の出力端子Ｄ
は次段の第ｎ＋１段のｉ＋２番目のスイッチ要素の入力
端子Ａに接続される。従って、上記第ｎ段に於けるｉ番
目のスイッチ要素の第３の出力端子Ｄと、ｉ＋１番目の
スイッチ要素の第２の出力端子Ｃと、ｉ＋２番目のスイ
ッチ要素の第１出力端子Ａとは共に第ｎ＋１段のｉ＋１
番目のスイッチ要素の入力端子Ａに接続されていること
となる。例えば図１の想像線で囲んだＭＯＳＴＱ１９、
ＭＯＳＴＱ２０、ＭＯＳＴＱ２１からなる第３段の３番
目のスイッチ要素を拡大した図３に示すように、その出
力端子Ｂは次段第４段の３番目のＭＯＳＴＱ３４、ＭＯ
ＳＴＱ３５、ＭＯＳＴＱ３６からなるスイッチ要素の入
力端子Ａに接続され、出力端子Ｃは次段第４段の４番目
のＭＯＳＴＱ３７、ＭＯＳＴＱ３８、ＭＯＳＴＱ３９か
らなるスイッチ要素の入力端子Ａに接続され、出力端子
Ｄは次段第４段の５番目のＭＯＳＴＱ４０、ＭＯＳＴＱ
４１、ＭＯＳＴＱ４２からなるスイッチ要素の入力端子
Ａに接続されている。
【００１３】尚、ＭＯＳＴＱ５０〜Ｑ５８はＰｃｈＭＯ
ＳＴ、ＭＯＳＴＱ４９はＮｃｈＭＯＳＴであり、ＭＯＳ
ＴＱ４９〜５８によりダイナミック回路が構成され、こ
のカウント回路を使用時のみオンするようになってい
る。
ＳＴ、ＭＯＳＴＱ４９はＮｃｈＭＯＳＴであり、ＭＯＳ
ＴＱ４９〜５８によりダイナミック回路が構成され、こ
のカウント回路を使用時のみオンするようになってい
る。
【００１４】以下に本実施例の作動要領について説明す
る。上記したように、各制御端子ＩＮ１〜ＩＮ４、ＩＡ
１〜ＩＡ４、ＩＹ１〜ＩＹ４の入力信号のうちアクティ
ブな信号を「Ｈ」とし、例えば第１段の制御端子ＩＮ１
からの入力信号が「Ｈ」（このとき、ＩＡ１、ＩＹ１は
「Ｌ」）であれば、ＭＯＳＴＱ１がオンし、ＭＯＳＴＱ
２、ＭＯＳＴＱ３がオフする。すると、第２段に於ては
ＭＯＳＴＱ４、ＭＯＳＴＱ５、ＭＯＳＴＱ６のみが作動
可能となる。次に、例えば第２段の制御端子ＩＡ２から
の入力信号が「Ｈ」であれば、ＭＯＳＴＱ５のみがオン
し、ＭＯＳＴＱ４、ＭＯＳＴＱ６がオフする。すると、
第３段に於てはＭＯＳＴＱ１６、ＭＯＳＴＱ１７、ＭＯ
ＳＴＱ１８のみが作動可能となる。続いて、例えば第３
段の制御端子ＩＹ３からの制御端子ＩＹ３からの入力信
号が「Ｈ」であれば、ＭＯＳＴＱ１８のみがオンし、Ｍ
ＯＳＴＱ１６、ＭＯＳＴＱ１７がオフする。すると、第
４段に於てはＭＯＳＴＱ３７、ＭＯＳＴＱ３８、ＭＯＳ
ＴＱ３９のみが作動可能となる。最後に、例えば第４段
の制御端子ＩＹ４からの入力信号が「Ｈ」であれば、Ｍ
ＯＳＴＱ３９のみがオンし、ＭＯＳＴＱ３７、ＭＯＳＴ
Ｑ３８がオフする。即ち、出力端子Ｏ（＋１）からのみ
ローレベル信号が出力され、ＩＹ信号数とＩＮ信号数の
差、即ちオン状態の数とオフ状態の数との差が＋１であ
ることがわかる。
る。上記したように、各制御端子ＩＮ１〜ＩＮ４、ＩＡ
１〜ＩＡ４、ＩＹ１〜ＩＹ４の入力信号のうちアクティ
ブな信号を「Ｈ」とし、例えば第１段の制御端子ＩＮ１
からの入力信号が「Ｈ」（このとき、ＩＡ１、ＩＹ１は
「Ｌ」）であれば、ＭＯＳＴＱ１がオンし、ＭＯＳＴＱ
２、ＭＯＳＴＱ３がオフする。すると、第２段に於ては
ＭＯＳＴＱ４、ＭＯＳＴＱ５、ＭＯＳＴＱ６のみが作動
可能となる。次に、例えば第２段の制御端子ＩＡ２から
の入力信号が「Ｈ」であれば、ＭＯＳＴＱ５のみがオン
し、ＭＯＳＴＱ４、ＭＯＳＴＱ６がオフする。すると、
第３段に於てはＭＯＳＴＱ１６、ＭＯＳＴＱ１７、ＭＯ
ＳＴＱ１８のみが作動可能となる。続いて、例えば第３
段の制御端子ＩＹ３からの制御端子ＩＹ３からの入力信
号が「Ｈ」であれば、ＭＯＳＴＱ１８のみがオンし、Ｍ
ＯＳＴＱ１６、ＭＯＳＴＱ１７がオフする。すると、第
４段に於てはＭＯＳＴＱ３７、ＭＯＳＴＱ３８、ＭＯＳ
ＴＱ３９のみが作動可能となる。最後に、例えば第４段
の制御端子ＩＹ４からの入力信号が「Ｈ」であれば、Ｍ
ＯＳＴＱ３９のみがオンし、ＭＯＳＴＱ３７、ＭＯＳＴ
Ｑ３８がオフする。即ち、出力端子Ｏ（＋１）からのみ
ローレベル信号が出力され、ＩＹ信号数とＩＮ信号数の
差、即ちオン状態の数とオフ状態の数との差が＋１であ
ることがわかる。
【００１５】同様にして、例えば各制御端子で「Ｈ」で
ある入力信号がＩＹ１、ＩＡ２、ＩＹ３、ＩＮ４であれ
ば、ＭＯＳＴＱ３、ＭＯＳＴＱ１１、ＭＯＳＴＱ２４、
ＭＯＳＴＱ４３のみがオンし、各制御端子で「Ｈ」であ
る入力信号がＩＹ１、ＩＮ２、ＩＹ３、ＩＡ４であれ
ば、ＭＯＳＴＱ３、ＭＯＳＴＱ１０、ＭＯＳＴＱ２１、
ＭＯＳＴＱ４１のみがオンし、上記同様に出力端子Ｏ
（＋１）からのみローレベル信号が出力され、ＩＹ信号
数とＩＮ信号数の差が＋１であることがわかる。
ある入力信号がＩＹ１、ＩＡ２、ＩＹ３、ＩＮ４であれ
ば、ＭＯＳＴＱ３、ＭＯＳＴＱ１１、ＭＯＳＴＱ２４、
ＭＯＳＴＱ４３のみがオンし、各制御端子で「Ｈ」であ
る入力信号がＩＹ１、ＩＮ２、ＩＹ３、ＩＡ４であれ
ば、ＭＯＳＴＱ３、ＭＯＳＴＱ１０、ＭＯＳＴＱ２１、
ＭＯＳＴＱ４１のみがオンし、上記同様に出力端子Ｏ
（＋１）からのみローレベル信号が出力され、ＩＹ信号
数とＩＮ信号数の差が＋１であることがわかる。
【００１６】また、例えば各制御端子で「Ｈ」である入
力信号がＩＹ１、ＩＹ２、ＩＹ３、ＩＹ４であれば、Ｍ
ＯＳＴＱ３、ＭＯＳＴＱ１２、ＭＯＳＴＱ２７、ＭＯＳ
ＴＱ４８のみがオンし、即ち出力端子Ｏ（＋４）のみ導
通し、ＩＹ信号数とＩＮ信号数の差が＋４であることが
わかり、各制御端子で「Ｈ」である入力信号がＩＮ１、
ＩＮ２、ＩＮ３、ＩＮ４であれば、ＭＯＳＴＱ１、ＭＯ
ＳＴＱ４、ＭＯＳＴＱ１３、ＭＯＳＴＱ２８のみがオン
し、即ち出力端子Ｏ（−４）のみ導通し、ＩＹ信号数と
ＩＮ信号数の差が−４であることがわかる。
力信号がＩＹ１、ＩＹ２、ＩＹ３、ＩＹ４であれば、Ｍ
ＯＳＴＱ３、ＭＯＳＴＱ１２、ＭＯＳＴＱ２７、ＭＯＳ
ＴＱ４８のみがオンし、即ち出力端子Ｏ（＋４）のみ導
通し、ＩＹ信号数とＩＮ信号数の差が＋４であることが
わかり、各制御端子で「Ｈ」である入力信号がＩＮ１、
ＩＮ２、ＩＮ３、ＩＮ４であれば、ＭＯＳＴＱ１、ＭＯ
ＳＴＱ４、ＭＯＳＴＱ１３、ＭＯＳＴＱ２８のみがオン
し、即ち出力端子Ｏ（−４）のみ導通し、ＩＹ信号数と
ＩＮ信号数の差が−４であることがわかる。
【００１７】上記したようにＯ（−４）からローレベル
信号が出力されたときにはＩＹ信号数からＩＮ信号数を
減じた値が−４、出力端子０（−３）からローレベル信
号が出力されたときにはＩＹ信号数からＩＮ信号数を減
じた値が−３、出力端子Ｏ（−２）からローレベル信号
が出力されたときにはＩＹ信号数からＩＮ信号数を減じ
た値が−２、出力端子Ｏ（−１）からローレベル信号が
出力されたときにはＩＹ信号数からＩＮ信号数を減じた
値が−１、出力端子Ｏ（±０）からローレベル信号が出
力されたときにはＩＹ信号数からＩＮ信号数を減じた値
が０、出力端子Ｏ（＋１）からローレベル信号が出力さ
れたときにはＩＹ信号数からＩＮ信号数を減じた値が＋
１、出力端子Ｏ（＋２）からローレベル信号が出力され
たときにはＩＹ信号数からＩＮ信号数を減じた値が＋
２、出力端子Ｏ（＋３）からローレベル信号が出力され
たときにはＩＹ信号数からＩＮ信号数を減じた値が＋
３、出力端子Ｏ（＋４）からローレベル信号が出力され
たときにはＩＹ信号数からＩＮ信号数を減じた値が＋４
であることが容易にわかる。
信号が出力されたときにはＩＹ信号数からＩＮ信号数を
減じた値が−４、出力端子０（−３）からローレベル信
号が出力されたときにはＩＹ信号数からＩＮ信号数を減
じた値が−３、出力端子Ｏ（−２）からローレベル信号
が出力されたときにはＩＹ信号数からＩＮ信号数を減じ
た値が−２、出力端子Ｏ（−１）からローレベル信号が
出力されたときにはＩＹ信号数からＩＮ信号数を減じた
値が−１、出力端子Ｏ（±０）からローレベル信号が出
力されたときにはＩＹ信号数からＩＮ信号数を減じた値
が０、出力端子Ｏ（＋１）からローレベル信号が出力さ
れたときにはＩＹ信号数からＩＮ信号数を減じた値が＋
１、出力端子Ｏ（＋２）からローレベル信号が出力され
たときにはＩＹ信号数からＩＮ信号数を減じた値が＋
２、出力端子Ｏ（＋３）からローレベル信号が出力され
たときにはＩＹ信号数からＩＮ信号数を減じた値が＋
３、出力端子Ｏ（＋４）からローレベル信号が出力され
たときにはＩＹ信号数からＩＮ信号数を減じた値が＋４
であることが容易にわかる。
【００１８】尚、本実施例では制御端子が４組の場合を
説明したが、３個、５個或いはそれ以上の場合でもその
構成及び動作は同様であり、例えば５個の場合にはスイ
ッチ要素トランジスタが２７個、ダイナミック回路用の
ＰｃｈＭＯＳＴが１個、出力端子が１個増えるのみであ
る。また、本実施例では各段の制御端子を、オン状態、
オフ状態及び中間状態を表す３個の端子から構成した
が、２個の端子から構成し、各端子からの入力信号が共
に「Ｌ」である場合に残りの１つの状態を表すようにし
ても良い。
説明したが、３個、５個或いはそれ以上の場合でもその
構成及び動作は同様であり、例えば５個の場合にはスイ
ッチ要素トランジスタが２７個、ダイナミック回路用の
ＰｃｈＭＯＳＴが１個、出力端子が１個増えるのみであ
る。また、本実施例では各段の制御端子を、オン状態、
オフ状態及び中間状態を表す３個の端子から構成した
が、２個の端子から構成し、各端子からの入力信号が共
に「Ｌ」である場合に残りの１つの状態を表すようにし
ても良い。
【００１９】
【発明の効果】以上の説明により明らかなように、本発
明によるカウント回路によれば、３本１組のＮ組の制御
端子を第１段〜第Ｎ段に分け、その第ｎ段に、１つの入
力端子と第１、第２及び第３の出力端子とを有すると共
にその段の制御端子からの信号に応じて前記入力端子か
らの信号を選択的に次段に出力可能とするための１番乃
至２ｎ−１番目の２ｎ−１個のスイッチ要素を設け、こ
の第ｎ段のｉ番目のスイッチ要素に於ける第１の出力端
子を次段ｎ＋１段のｉ番目のスイッチ要素の入力端子
に、第２の出力端子を次段ｎ＋１段のｉ＋１番目のスイ
ッチ要素の入力端子に、第３の出力端子を次段ｎ＋１段
のｉ＋２番目のスイッチ要素の入力端子に各々接続し、
最終第Ｎ段の各スイッチ要素の出力端子からの出力によ
り−Ｎ乃至Ｎの値を得る構成とすることで、制御端子の
オン状態数とオフ状態数との差を容易にカウントするこ
とができ、トランジスタの数を大幅に低減できると共に
回路全体を小型化することが可能となる。
明によるカウント回路によれば、３本１組のＮ組の制御
端子を第１段〜第Ｎ段に分け、その第ｎ段に、１つの入
力端子と第１、第２及び第３の出力端子とを有すると共
にその段の制御端子からの信号に応じて前記入力端子か
らの信号を選択的に次段に出力可能とするための１番乃
至２ｎ−１番目の２ｎ−１個のスイッチ要素を設け、こ
の第ｎ段のｉ番目のスイッチ要素に於ける第１の出力端
子を次段ｎ＋１段のｉ番目のスイッチ要素の入力端子
に、第２の出力端子を次段ｎ＋１段のｉ＋１番目のスイ
ッチ要素の入力端子に、第３の出力端子を次段ｎ＋１段
のｉ＋２番目のスイッチ要素の入力端子に各々接続し、
最終第Ｎ段の各スイッチ要素の出力端子からの出力によ
り−Ｎ乃至Ｎの値を得る構成とすることで、制御端子の
オン状態数とオフ状態数との差を容易にカウントするこ
とができ、トランジスタの数を大幅に低減できると共に
回路全体を小型化することが可能となる。
【図１】本発明が適用された４組の制御端子の入力信号
カウント回路の構成を示す回路図である。
カウント回路の構成を示す回路図である。
【図２】図１の要部を示すモデル回路図である。
【図３】図１の要部拡大図である。
Ｑ１〜Ｑ４８ スイッチ要素用トランジスタ Ｑ４９〜Ｑ５８ ダイナミック回路用トランジスタ ＩＮ１〜ＩＮ４ オフ状態を入力したい場合に「Ｈ」に
なる制御端子 ＩＹ１〜ＩＹ４ オン状態を入力したい場合に「Ｈ」に
なる制御端子 ＩＡ１〜ＩＡ４ オン／オフのいずれでもない中間状態
を入力したい場合に「Ｈ」になる制御端子 Ｏ（−４）〜Ｏ（＋４） 出力端子
なる制御端子 ＩＹ１〜ＩＹ４ オン状態を入力したい場合に「Ｈ」に
なる制御端子 ＩＡ１〜ＩＡ４ オン／オフのいずれでもない中間状態
を入力したい場合に「Ｈ」になる制御端子 Ｏ（−４）〜Ｏ（＋４） 出力端子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｋ 19/20 １０１ 9383−5Ｊ
Claims (3)
- 【請求項１】 第１段から第Ｎ段（Ｎは２以上の整
数）までの各段に、オン状態、オフ状態及びオンでもオ
フでもない中間状態を選択的に表す信号を入力するため
の２個または３個１組の制御端子が設けられ、前記各段
の制御端子から入力された前記オン状態の数とオフ状態
の数との差をカウントするための入力信号カウント回路
であって、 第１段から第Ｎ段までの間の第ｎ段（ｎは１からＮまで
の整数）に、１つの入力端子と、その段の制御端子から
の信号がオン状態を表すときのみ前記入力端子からの信
号を出力可能な第１の出力端子と、前記制御端子からの
信号がオフ状態を表すときのみ前記入力端子からの信号
を出力可能な第２の出力端子と、前記制御端子からの信
号が中間状態を表すときのみ前記入力端子からの信号を
出力可能な第３の出力端子とを有する１番目乃至ｎ番目
のｎ個のスイッチ要素が設けられ、 第１段から第Ｎ−１段までの第ｎ段のｉ（ｉは１から２
ｎ−１までの整数）番目のスイッチ要素に於ける第１の
出力端子が第ｎ＋１段のｉ番目スイッチ要素の入力端子
に、第２の出力端子が第ｎ＋１段のｉ＋１番目スイッチ
要素の入力端子に、第３の出力端子が第ｎ＋１段のｉ＋
２番目スイッチ要素の入力端子に各々接続され、 第Ｎ段の各スイッチ要素の出力端子からの出力により−
Ｎ乃至Ｎの値を得ることを特徴とする入力信号カウント
回路。 - 【請求項２】 前記各スイッチ要素が、３個１組のト
ランジスタスイッチから構成されていることを特徴とす
る請求項１に記載の入力信号カウント回路。 - 【請求項３】 前記各トランジスタがＣＭＯＳプロセ
スからなるトランジスタからなることを特徴とする請求
項２に記載の入力状態カウント回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5262997A JPH0799442A (ja) | 1993-09-27 | 1993-09-27 | 入力信号カウント回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5262997A JPH0799442A (ja) | 1993-09-27 | 1993-09-27 | 入力信号カウント回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0799442A true JPH0799442A (ja) | 1995-04-11 |
Family
ID=17383466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5262997A Withdrawn JPH0799442A (ja) | 1993-09-27 | 1993-09-27 | 入力信号カウント回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0799442A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6118965A (en) * | 1997-10-20 | 2000-09-12 | Canon Kabushiki Kaisha | Image forming apparatus having a contact-type charger |
| US6128456A (en) * | 1997-03-05 | 2000-10-03 | Canon Kabushiki Kaisha | Image forming apparatus having a charging member applying an electric charge through electrically conductive or electroconductive particles to the surface of a photosensitive or image bearing member |
| US6173144B1 (en) | 1998-09-04 | 2001-01-09 | Canon Kabushiki Kaisha | Image forming apparatus which supplies image bearing member with electrically conductive particles during development |
| US6233419B1 (en) | 1997-09-11 | 2001-05-15 | Canon Kabushiki Kaisha | Charging device and image forming apparatus |
| US6289190B1 (en) | 1998-09-04 | 2001-09-11 | Canon Kabushiki Kaisha | Electrophotographic apparatus and process cartridge |
| US6389254B2 (en) | 1998-09-04 | 2002-05-14 | Canon Kabushiki Kaisha | Charging member holding charge accelerating particles in a continuous bubble |
| US6519433B1 (en) | 1999-10-08 | 2003-02-11 | Canon Kabushiki Kaisha | Image forming apparatus in which electroconductive particles are supplied to charging means from developing device by way of image bearing member |
| US6829459B2 (en) | 2001-06-21 | 2004-12-07 | Canon Kabushiki Kaisha | Electrophotographic apparatus using photosensitive member employing charge injection method and developer unit cleaning system |
| US6839530B2 (en) | 2002-02-01 | 2005-01-04 | Canon Kabushiki Kaisha | Image forming apparatus with image bearing member particle collection using timed voltage application to the apparatus developing unit |
| US6873816B2 (en) | 2001-08-20 | 2005-03-29 | Canon Kabushiki Kaisha | Developing assembly, process cartridge and image-forming method |
| US6879793B2 (en) | 2002-06-19 | 2005-04-12 | Canon Kabushiki Kaisha | Method for forming image |
| US6924076B2 (en) | 2001-08-20 | 2005-08-02 | Canon Kabushiki Kaisha | Developing assembly, process cartridge and image-forming method |
| US6963713B2 (en) | 2002-04-24 | 2005-11-08 | Canon Kabushiki Kaisha | Developer supply container with a plurality of feeding projections |
| US7043175B2 (en) | 2000-11-15 | 2006-05-09 | Canon Kabushiki Kaisha | Image forming method and apparatus |
-
1993
- 1993-09-27 JP JP5262997A patent/JPH0799442A/ja not_active Withdrawn
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6128456A (en) * | 1997-03-05 | 2000-10-03 | Canon Kabushiki Kaisha | Image forming apparatus having a charging member applying an electric charge through electrically conductive or electroconductive particles to the surface of a photosensitive or image bearing member |
| US6233419B1 (en) | 1997-09-11 | 2001-05-15 | Canon Kabushiki Kaisha | Charging device and image forming apparatus |
| US6118965A (en) * | 1997-10-20 | 2000-09-12 | Canon Kabushiki Kaisha | Image forming apparatus having a contact-type charger |
| US6173144B1 (en) | 1998-09-04 | 2001-01-09 | Canon Kabushiki Kaisha | Image forming apparatus which supplies image bearing member with electrically conductive particles during development |
| US6289190B1 (en) | 1998-09-04 | 2001-09-11 | Canon Kabushiki Kaisha | Electrophotographic apparatus and process cartridge |
| US6389254B2 (en) | 1998-09-04 | 2002-05-14 | Canon Kabushiki Kaisha | Charging member holding charge accelerating particles in a continuous bubble |
| US6519433B1 (en) | 1999-10-08 | 2003-02-11 | Canon Kabushiki Kaisha | Image forming apparatus in which electroconductive particles are supplied to charging means from developing device by way of image bearing member |
| US7043175B2 (en) | 2000-11-15 | 2006-05-09 | Canon Kabushiki Kaisha | Image forming method and apparatus |
| US6829459B2 (en) | 2001-06-21 | 2004-12-07 | Canon Kabushiki Kaisha | Electrophotographic apparatus using photosensitive member employing charge injection method and developer unit cleaning system |
| US6873816B2 (en) | 2001-08-20 | 2005-03-29 | Canon Kabushiki Kaisha | Developing assembly, process cartridge and image-forming method |
| US6924076B2 (en) | 2001-08-20 | 2005-08-02 | Canon Kabushiki Kaisha | Developing assembly, process cartridge and image-forming method |
| US6839530B2 (en) | 2002-02-01 | 2005-01-04 | Canon Kabushiki Kaisha | Image forming apparatus with image bearing member particle collection using timed voltage application to the apparatus developing unit |
| US6963713B2 (en) | 2002-04-24 | 2005-11-08 | Canon Kabushiki Kaisha | Developer supply container with a plurality of feeding projections |
| US7190925B2 (en) | 2002-04-24 | 2007-03-13 | Canon Kabushiki Kaisha | Developer supply container |
| US6879793B2 (en) | 2002-06-19 | 2005-04-12 | Canon Kabushiki Kaisha | Method for forming image |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0799442A (ja) | 入力信号カウント回路 | |
| JPH01284115A (ja) | 論理回路 | |
| US5714890A (en) | Programmable logic device with fixed and programmable memory | |
| JPH0799444A (ja) | 入力信号カウント回路 | |
| JPH06291604A (ja) | 可変遅延回路 | |
| JPH0799443A (ja) | 入力信号カウント回路 | |
| JPH0247135B2 (ja) | ||
| US6304240B1 (en) | Drive circuit for liquid crystal display apparatus | |
| JPS60198922A (ja) | Ｍｏｓｆｅｔ回路 | |
| JPS60173924A (ja) | 論理回路 | |
| JPH0355913A (ja) | 出力バッファ回路 | |
| EP0384000A1 (en) | Fully static CMOS cascode voltage switch (CVS) logic circuit | |
| KR960003963B1 (ko) | 액정 표시 구동용 집적 회로 | |
| US4811369A (en) | Bit reversing apparatus | |
| JPH0432572B2 (ja) | ||
| JPH06237166A (ja) | 入力信号カウント回路 | |
| JPH06204855A (ja) | 入力信号カウント回路 | |
| SU743200A1 (ru) | Элемент с трем состо ни ми | |
| KR0117495Y1 (ko) | 배타적 논리합(xor)회로 | |
| JPH05276010A (ja) | バッファ回路 | |
| JP3128661B2 (ja) | 高分解能タイミング調整回路 | |
| JPH08237097A (ja) | アナログ電圧切替回路 | |
| JPH06268847A (ja) | 情報処理装置 | |
| KR100216319B1 (ko) | 엘씨디 패널 구동 회로 | |
| JPH0677787A (ja) | 最小値回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001128 |