JPH05276010A - バッファ回路 - Google Patents
バッファ回路Info
- Publication number
- JPH05276010A JPH05276010A JP4067417A JP6741792A JPH05276010A JP H05276010 A JPH05276010 A JP H05276010A JP 4067417 A JP4067417 A JP 4067417A JP 6741792 A JP6741792 A JP 6741792A JP H05276010 A JPH05276010 A JP H05276010A
- Authority
- JP
- Japan
- Prior art keywords
- switch means
- complementary
- turned
- level
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】 出力バッファのトランジスタサイズをマスク
パターンを改訂することなく変更できると共に、半導体
集積回路の実装後でも出力バッファのドライブ能力を変
更できる。 【構成】 一対の相補型スイッチング素子６，７の少な
くとも一方の相補型スイッチング素子７と並列に接続さ
れ、この相補型スイッチング素子７と同一の導電型を有
し、前記開閉信号によってオン・オフされる複数のスイ
ッチング素子１０〜１２と、これらスイッチング素子１
０〜１２の各々と直列に接続されたスイッチ手段１３〜
１５と、これらスイッチ手段１３〜１５に接続され、制
御信号に応じて複数のスイッチ手段のうちの所要数のス
イッチ手段１３〜１５を動作させる制御手段１７〜１９
とを備えた。
パターンを改訂することなく変更できると共に、半導体
集積回路の実装後でも出力バッファのドライブ能力を変
更できる。 【構成】 一対の相補型スイッチング素子６，７の少な
くとも一方の相補型スイッチング素子７と並列に接続さ
れ、この相補型スイッチング素子７と同一の導電型を有
し、前記開閉信号によってオン・オフされる複数のスイ
ッチング素子１０〜１２と、これらスイッチング素子１
０〜１２の各々と直列に接続されたスイッチ手段１３〜
１５と、これらスイッチ手段１３〜１５に接続され、制
御信号に応じて複数のスイッチ手段のうちの所要数のス
イッチ手段１３〜１５を動作させる制御手段１７〜１９
とを備えた。
Description
【０００１】
【産業上の利用分野】この発明は、バッファ回路に係
り、特に負荷への出力容量を容易に変更することができ
るバッファ回路に関するものである。
り、特に負荷への出力容量を容易に変更することができ
るバッファ回路に関するものである。
【０００２】
【従来の技術】図２は従来のバッファ回路例えば出力バ
ッファを示す回路図であり、図において、１は例えば半
導体集積回路（図示しない）内部の信号を伝える信号
線、２，３はこの信号線１に夫々の入力側が接続され、
この信号線１からの内部信号を反転するインバータ、
４，５はこれらインバータ２，３の出力側に接続され、
夫々インバータ２，３からの反転された内部信号を伝え
る信号線、６，７は半導体集積回路の外部に信号を出力
する相補型スイッチング素子例えば夫々ｐチャネルトラ
ンジスタ、ｎチャネルトランジスタであり、夫々のゲー
ト６ａ，７ａが信号線４，５に接続され、夫々のソース
６ｂ，７ｂが電源及びアースに接続され、夫々のドレイ
ン６ｃ，７ｃが共通に接続される。８は相補型トランジ
スタ６及び７の共通ドレイン６ｃ，７ｃに接続され、こ
れら相補型トランジスタ６，７の出力信号を外部に伝え
る信号線、そして９はこの信号線８に接続された負荷で
ある。
ッファを示す回路図であり、図において、１は例えば半
導体集積回路（図示しない）内部の信号を伝える信号
線、２，３はこの信号線１に夫々の入力側が接続され、
この信号線１からの内部信号を反転するインバータ、
４，５はこれらインバータ２，３の出力側に接続され、
夫々インバータ２，３からの反転された内部信号を伝え
る信号線、６，７は半導体集積回路の外部に信号を出力
する相補型スイッチング素子例えば夫々ｐチャネルトラ
ンジスタ、ｎチャネルトランジスタであり、夫々のゲー
ト６ａ，７ａが信号線４，５に接続され、夫々のソース
６ｂ，７ｂが電源及びアースに接続され、夫々のドレイ
ン６ｃ，７ｃが共通に接続される。８は相補型トランジ
スタ６及び７の共通ドレイン６ｃ，７ｃに接続され、こ
れら相補型トランジスタ６，７の出力信号を外部に伝え
る信号線、そして９はこの信号線８に接続された負荷で
ある。
【０００３】従来の出力バッファは上述したように構成
されているので、信号線１における内部信号がハイレベ
ルのときは、この内部信号はインバータ２，３によって
反転され、信号線４，５を介してそれぞれ相補型トラン
ジスタ６，７にローレベルの開閉信号として送出され
る。これにより、相補型トランジスタ６はオンになり、
一方相補型トランジスタ７はオフになり、したがってハ
イレベル信号が信号線８を介して出力される。一方、信
号線１における内部信号がローレベルのときは、この内
部信号はインバータ２，３によって反転され、信号線
４，５を介してそれぞれ相補型トランジスタ６，７にハ
イレベルの開閉信号とに送出される。これにより、相補
型トランジスタ６はオフになり、一方相補型トランジス
タ７はオンになり、したがってローレベル信号が信号線
８を介して出力される。
されているので、信号線１における内部信号がハイレベ
ルのときは、この内部信号はインバータ２，３によって
反転され、信号線４，５を介してそれぞれ相補型トラン
ジスタ６，７にローレベルの開閉信号として送出され
る。これにより、相補型トランジスタ６はオンになり、
一方相補型トランジスタ７はオフになり、したがってハ
イレベル信号が信号線８を介して出力される。一方、信
号線１における内部信号がローレベルのときは、この内
部信号はインバータ２，３によって反転され、信号線
４，５を介してそれぞれ相補型トランジスタ６，７にハ
イレベルの開閉信号とに送出される。これにより、相補
型トランジスタ６はオフになり、一方相補型トランジス
タ７はオンになり、したがってローレベル信号が信号線
８を介して出力される。
【０００４】
【発明が解決しようとする課題】従来の出力バッファで
は、大容量の負荷を付加したいとき相補型トランジスタ
６又は７のサイズを最適に選ばなければならない。その
場合、トランジスタサイズはレイアウトから変更しなけ
ればならず、そのためにはマスクを改訂しなければなら
ないという問題点があった。
は、大容量の負荷を付加したいとき相補型トランジスタ
６又は７のサイズを最適に選ばなければならない。その
場合、トランジスタサイズはレイアウトから変更しなけ
ればならず、そのためにはマスクを改訂しなければなら
ないという問題点があった。
【０００５】この発明は、上述したような問題点を解決
するためになされたもので、マスクを改訂することな
く、トランジスタサイズを大きくしたのと同等の効果を
得ることができると共に、このトランジスタサイズの大
きさを半導体集積回路の入力端子を通して入力される制
御信号により制御できる出力バッファを得ることを目的
とする。
するためになされたもので、マスクを改訂することな
く、トランジスタサイズを大きくしたのと同等の効果を
得ることができると共に、このトランジスタサイズの大
きさを半導体集積回路の入力端子を通して入力される制
御信号により制御できる出力バッファを得ることを目的
とする。
【０００６】
【課題を解決するための手段】この発明に係る出力バッ
ファは、開閉信号によってオン・オフされる一対の相補
型スイッチング素子を備え、これら相補型スイッチング
素子が互いに直列に接続されているバッファ回路におい
て、前記一対の相補型スイッチング素子の少なくとも一
方の相補型スイッチング素子と並列に接続され、前記一
方の相補型スイッチング素子と同一の導電型を有し、前
記開閉信号によってオン・オフされる複数のスイッチン
グ素子と、これらスイッチング素子の各々と直列に接続
されたスイッチ手段と、これらスイッチ手段に接続さ
れ、制御信号に応じて前記複数のスイッチ手段のうちの
所要数のスイッチ手段を動作させる制御手段とを備えた
ものである。
ファは、開閉信号によってオン・オフされる一対の相補
型スイッチング素子を備え、これら相補型スイッチング
素子が互いに直列に接続されているバッファ回路におい
て、前記一対の相補型スイッチング素子の少なくとも一
方の相補型スイッチング素子と並列に接続され、前記一
方の相補型スイッチング素子と同一の導電型を有し、前
記開閉信号によってオン・オフされる複数のスイッチン
グ素子と、これらスイッチング素子の各々と直列に接続
されたスイッチ手段と、これらスイッチ手段に接続さ
れ、制御信号に応じて前記複数のスイッチ手段のうちの
所要数のスイッチ手段を動作させる制御手段とを備えた
ものである。
【０００７】
【作用】制御手段が制御信号に応じて複数のスイッチ手
段のうちの所要数のスイッチ手段を動作させ、動作させ
られたスイッチ手段に接続されているスイッチング素子
がオンになることにより相補型スイッチング素子のサイ
ズを変更することができる。
段のうちの所要数のスイッチ手段を動作させ、動作させ
られたスイッチ手段に接続されているスイッチング素子
がオンになることにより相補型スイッチング素子のサイ
ズを変更することができる。
【０００８】
【実施例】実施例１．以下、この発明の一実施例を図に
ついて説明する。図１はこの発明による出力バッファの
一実施例を示す回路図であり、図において、１〜９は図
２に示したものと同様である。１０，１１，１２は相補
型トランジスタ７と並列に接続された複数のスイッチン
グ素子例えばｎチャネルトランジスタであり、これらト
ランジスタ１０，１１，１２は各ゲート１０ａ，１１
ａ，１２ａが信号線５に接続され、各ドレイン１０ｃ，
１１ｃ，１２ｃが相補型トランジスタ６，７の共通ドレ
イン６ｃ，７ｃに接続され、相補型トランジスタ７と同
じサイズを有する。１３，１４，１５は夫々各トランジ
スタ１０，１１，１２に直列に接続されたスイッチ手段
例えばｎチャネルトランジスタであり、これらのスイッ
チ手段１３，１４，１５は、各ドレイン１３ｃ，１４
ｃ，１５ｃが夫々トランジスタ１０，１１，１２のソー
ス１０ｂ，１１ｂ，１２ｂに、各ソース１３ｂ，１４
ｂ，１５ｂがアースＧに接続されたｎチャネルトランジ
スタである。尚、この発明においてスイッチ手段１３〜
１５はこのようなｎチャネルトランジスタに限定されな
いことは明白である。又、図１において１６は入力端子
であり、スイッチ手段１３，１４，１５を開閉制御する
ための制御信号が入力される。１７はこの入力端子１６
にその入力側が接続され、その入力制御信号をバッファ
する入力バッファであり、その出力側がスイッチ手段１
３のゲート１３ａに接続されている。１８は、その入力
側が入力バッファ１７の出力側に接続されたインバータ
であり、その出力側がスイッチ手段１４のゲート１４ａ
に接続されている。１９はその入力側がインバータ１８
の出力側に接続されたインバータであり、その出力側が
スイッチ手段１５のゲート１５ａに接続されている。な
お、これら入力バッファ１７およびインバータ１８，１
９はスイッチ手段１３〜１５のうちの所要数のスイッチ
手段を動作させる制御手段を構成する。
ついて説明する。図１はこの発明による出力バッファの
一実施例を示す回路図であり、図において、１〜９は図
２に示したものと同様である。１０，１１，１２は相補
型トランジスタ７と並列に接続された複数のスイッチン
グ素子例えばｎチャネルトランジスタであり、これらト
ランジスタ１０，１１，１２は各ゲート１０ａ，１１
ａ，１２ａが信号線５に接続され、各ドレイン１０ｃ，
１１ｃ，１２ｃが相補型トランジスタ６，７の共通ドレ
イン６ｃ，７ｃに接続され、相補型トランジスタ７と同
じサイズを有する。１３，１４，１５は夫々各トランジ
スタ１０，１１，１２に直列に接続されたスイッチ手段
例えばｎチャネルトランジスタであり、これらのスイッ
チ手段１３，１４，１５は、各ドレイン１３ｃ，１４
ｃ，１５ｃが夫々トランジスタ１０，１１，１２のソー
ス１０ｂ，１１ｂ，１２ｂに、各ソース１３ｂ，１４
ｂ，１５ｂがアースＧに接続されたｎチャネルトランジ
スタである。尚、この発明においてスイッチ手段１３〜
１５はこのようなｎチャネルトランジスタに限定されな
いことは明白である。又、図１において１６は入力端子
であり、スイッチ手段１３，１４，１５を開閉制御する
ための制御信号が入力される。１７はこの入力端子１６
にその入力側が接続され、その入力制御信号をバッファ
する入力バッファであり、その出力側がスイッチ手段１
３のゲート１３ａに接続されている。１８は、その入力
側が入力バッファ１７の出力側に接続されたインバータ
であり、その出力側がスイッチ手段１４のゲート１４ａ
に接続されている。１９はその入力側がインバータ１８
の出力側に接続されたインバータであり、その出力側が
スイッチ手段１５のゲート１５ａに接続されている。な
お、これら入力バッファ１７およびインバータ１８，１
９はスイッチ手段１３〜１５のうちの所要数のスイッチ
手段を動作させる制御手段を構成する。
【０００９】次に、動作について説明する。この実施例
は、図２における相補型トランジスタ７のサイズを大き
くした場合と同様の効果を得ようとするもので、これ
は、相補型トランジスタ７に並列に接続された複数のト
ランジスタ１０〜１２を相補型トランジスタ７と共にオ
ンさせるとともに、これらトランジスタ１０〜１２に直
列に接続されたスイッチ手段１３〜１５を選択的にオン
・オフ制御することにより実現しようとするものであ
る。信号線１からの内部信号がローレベルのとき、この
内部信号はインバータ３で反転され、信号線５はハイレ
ベルになる。その際、外部から入力端子１６へ印加され
る制御信号がローレベルのとき、スイッチ手段１３，１
５はオフになり、スイッチ手段１４のみがオンになる。
したがってトランジスタ１０〜１２のうち、トランジス
タ１１のみを通って電流が流れることとなり、この場合
は、図２における相補型トランジスタ７のトランジスタ
サイズを２倍にしたのと等価になる。一方、入力端子１
６への制御信号がハイレベルのときは、スイッチ手段１
３，１５がオンとなり、スイッチ手段１４はオフとな
る。したがって、この場合は、トランジスタ１０〜１２
のうちトランジスタ１０，１２がオンになり、この場合
は図２における相補型トランジスタ７のトランジスタサ
イズを３倍にした場合と同様の効果が得られる。尚、こ
の実施例ではｎチャネルトランジスタである相補型トラ
ンジスタ７に対してトランジスタ１０〜１２及びスイッ
チ手段１３〜１５を設けたが、相補型トランジスタ６側
に設けてもよい。
は、図２における相補型トランジスタ７のサイズを大き
くした場合と同様の効果を得ようとするもので、これ
は、相補型トランジスタ７に並列に接続された複数のト
ランジスタ１０〜１２を相補型トランジスタ７と共にオ
ンさせるとともに、これらトランジスタ１０〜１２に直
列に接続されたスイッチ手段１３〜１５を選択的にオン
・オフ制御することにより実現しようとするものであ
る。信号線１からの内部信号がローレベルのとき、この
内部信号はインバータ３で反転され、信号線５はハイレ
ベルになる。その際、外部から入力端子１６へ印加され
る制御信号がローレベルのとき、スイッチ手段１３，１
５はオフになり、スイッチ手段１４のみがオンになる。
したがってトランジスタ１０〜１２のうち、トランジス
タ１１のみを通って電流が流れることとなり、この場合
は、図２における相補型トランジスタ７のトランジスタ
サイズを２倍にしたのと等価になる。一方、入力端子１
６への制御信号がハイレベルのときは、スイッチ手段１
３，１５がオンとなり、スイッチ手段１４はオフとな
る。したがって、この場合は、トランジスタ１０〜１２
のうちトランジスタ１０，１２がオンになり、この場合
は図２における相補型トランジスタ７のトランジスタサ
イズを３倍にした場合と同様の効果が得られる。尚、こ
の実施例ではｎチャネルトランジスタである相補型トラ
ンジスタ７に対してトランジスタ１０〜１２及びスイッ
チ手段１３〜１５を設けたが、相補型トランジスタ６側
に設けてもよい。
【００１０】
【発明の効果】以上のようなこの発明によれば、開閉信
号によってオン・オフされる一対の相補型スイッチング
素子を備え、これら相補型スイッチング素子が互いに直
列に接続されているバッファ回路において、前記一対の
相補型スイッチング素子の少なくとも一方の相補型スイ
ッチング素子と並列に接続され、前記一方の相補型スイ
ッチング素子と同一の導電型を有し、前記開閉信号によ
ってオン・オフされる複数のスイッチング素子と、これ
らスイッチング素子の各々と直列に接続されたスイッチ
手段と、これらスイッチ手段に接続され、制御信号に応
じて前記複数のスイッチ手段のうちの所要数のスイッチ
手段を動作させる制御手段とを備えたので、大容量の出
力負荷が付加されてもトランジスタサイズを設計段階に
もどって変更する必要がなく、出力バッファのリンギン
グノイズを抑制できるという効果がある。
号によってオン・オフされる一対の相補型スイッチング
素子を備え、これら相補型スイッチング素子が互いに直
列に接続されているバッファ回路において、前記一対の
相補型スイッチング素子の少なくとも一方の相補型スイ
ッチング素子と並列に接続され、前記一方の相補型スイ
ッチング素子と同一の導電型を有し、前記開閉信号によ
ってオン・オフされる複数のスイッチング素子と、これ
らスイッチング素子の各々と直列に接続されたスイッチ
手段と、これらスイッチ手段に接続され、制御信号に応
じて前記複数のスイッチ手段のうちの所要数のスイッチ
手段を動作させる制御手段とを備えたので、大容量の出
力負荷が付加されてもトランジスタサイズを設計段階に
もどって変更する必要がなく、出力バッファのリンギン
グノイズを抑制できるという効果がある。
【図１】この発明による出力バッファの一実施例を示す
回路図である。
回路図である。
【図２】従来の出力バッファを示す回路図である。
６，７ 相補型トランジスタ １０，１１，１２ スイッチング用トランジスタ １３，１４，１５ スイッチ手段 １７ 入力バッファ １８，１９ インバータ
Claims (1)
- 【請求項１】 開閉信号によってオン・オフされる一対
の相補型スイッチング素子を備え、これら相補型スイッ
チング素子が互いに直列に接続されているバッファ回路
において、 前記一対の相補型スイッチング素子の少なくとも一方の
相補型スイッチング素子と並列に接続され、前記一方の
相補型スイッチング素子と同一の導電型を有し、前記開
閉信号によってオン・オフされる複数のスイッチング素
子と、 これらスイッチング素子の各々と直列に接続されたスイ
ッチ手段と、 これらスイッチ手段に接続され、制御信号に応じて前記
複数のスイッチ手段のうちの所要数のスイッチ手段を動
作させる制御手段と、 を備えたことを特徴とするバッファ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4067417A JPH05276010A (ja) | 1992-03-25 | 1992-03-25 | バッファ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4067417A JPH05276010A (ja) | 1992-03-25 | 1992-03-25 | バッファ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05276010A true JPH05276010A (ja) | 1993-10-22 |
Family
ID=13344317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4067417A Pending JPH05276010A (ja) | 1992-03-25 | 1992-03-25 | バッファ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05276010A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7595656B2 (en) | 2007-01-25 | 2009-09-29 | Fujitsu Limited | Interface circuit and semiconductor integrated circuit |
-
1992
- 1992-03-25 JP JP4067417A patent/JPH05276010A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7595656B2 (en) | 2007-01-25 | 2009-09-29 | Fujitsu Limited | Interface circuit and semiconductor integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100226177B1 (ko) | 용량성 부하 구동용 로우-하이 전압 cmos 구동기 회로 | |
| US5373199A (en) | MOS transistor output circuit | |
| JP2679495B2 (ja) | 半導体回路 | |
| JPH04284021A (ja) | 出力回路 | |
| JPH05276010A (ja) | バッファ回路 | |
| JPH0543212B2 (ja) | ||
| JPH0795040A (ja) | ノイズ減少回路を有する出力バッファ回路 | |
| JP2001274672A (ja) | トライステートバッファ回路 | |
| JP2845192B2 (ja) | 差動スイッチング回路 | |
| JP2779443B2 (ja) | 半導体装置 | |
| JPS63204757A (ja) | Ｃｍｏｓ型ｉｃの出力バツフア回路 | |
| JPH07142968A (ja) | 半導体集積回路 | |
| JPH07106932A (ja) | バス出力回路 | |
| JP3089653B2 (ja) | 半導体装置 | |
| JPH0567956A (ja) | コンバータ回路 | |
| JPS58221520A (ja) | Ｃｍｏｓスリ−ステ−ト回路 | |
| KR940018740A (ko) | 4×1 멀티플렉서 회로 | |
| JPH05110415A (ja) | ３ステート出力回路 | |
| JPH05114843A (ja) | 出力回路 | |
| JPH05252011A (ja) | 出力バッファ回路 | |
| JPH05276001A (ja) | アナログスイッチ回路 | |
| JPH03126317A (ja) | ワイヤードアンド可能なドライバ回路 | |
| JPH05145398A (ja) | 出力バツフア回路 | |
| JPH0548401A (ja) | データラツチ回路 | |
| JPH05129907A (ja) | 信号遅延装置 |