JPH077987A

JPH077987A - Ｐｗｍモータ駆動回路

Info

Publication number: JPH077987A
Application number: JP5145268A
Authority: JP
Inventors: Takahiro Nakayama; 貴裕中山
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1993-06-17
Filing date: 1993-06-17
Publication date: 1995-01-10

Abstract

(57)【要約】【目的】ＰＷＭモータ駆動回路に関し、微小電流制御
時におけるスイッチングノイズを防止することを目的と
し、【構成】モータ電流検出回路(38)と、モータ電流値と
モータ電流指示値との差を演算する演算回路(31)と、該
演算回路からの差出力に応じたデューティのパルス列を
発生するＰＷＭコンバータ(32)と、該パルス列に基づ
き、駆動モード用の駆動パルスを発生する第１の駆動パ
ルス発生回路(33)、および回生モード用の駆動パルスを
発生する第２の駆動パルス発生回路(34)と、駆動モード
動作または回生モード動作を行うモータ駆動回路(39)と
を備えるＰＷＭモータ駆動回路であって、該モータ電流
値と該モータ電流指示値とを比較する比較回路(35)と、
前記駆動モード時で、且つ該モータ電流値が該モータ電
流指令値より所定値以上大きい期間、回生モードに切替
える切替回路(36)とを有するように構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＰＷＭモータ駆動回路
の改良に関する。サーボモータ駆動用の電流帰還型ＰＷ
Ｍモータ駆動回路はよく知られている。このＰＷＭモー
タ駆動回路は、駆動用トランジスタ（またはＦＥＴ）を
飽和領域で使用するため、損失が少なく回路の小型化に
有効である反面、スイッチングノイズ（可聴音）の発生
が問題となる。このため、ＰＷＭ周期を20kHz 以上の可
聴周波数外に設定しているが、素子の遅れや、トランジ
スタ，ＦＥＴのスイッチング速度の問題から、微小電流
駆動時にはパルス抜けが発生しやすく、ＰＷＭ周期が整
数倍になってスイッチングノイズが発生する。このた
め、微小電流駆動時におけるスイッチングノイズの発生
を防止することが必要とされる。

【０００２】

【従来の技術】図４は全体構成図、図５は従来例のＰＷ
Ｍモータ駆動回路、図６は駆動モード時の動作を表す
図、図７は回生モード時の動作を表す図、図８は駆動モ
ード時の動作タイムチャート図、図９は回生モード時の
動作タイムチャート図である。

【０００３】ＰＷＭ（パルス幅変調）モータ駆動は、一
定周期のパルス列によってモータを駆動し、そのパルス
列のデューティを変化させることにより回転制御を行う
もので、その１例として、図４に、モータ電流をモータ
電流指令値と一致させるように制御する電流帰還型ＰＷ
Ｍモータ駆動回路の全体構成を示す。

【０００４】図４において、タコメータ８は、モータＭ
６の回転速度に応じた数のパルスを出力し、カウンタ９
は、このタコメータ８の出力パルス数をカウントする。
プロセッサユニットＣＰＵ１は、このカウンタ９の値を
一定時間間隔で読み取ることにより、モータＭ６の回転
速度（および位置制御における移動距離）を検出し、加
速域−定速域（移動距離により変わる）−減速域に対応
する速度パターンと比較し、速度エラーが発生している
場合は、速度エラーが"0" になるようなモータ電流指令
値をＰＷＭモータ駆動回路に出力する。

【０００５】ＰＷＭモータ駆動回路は、ディジタル−ア
ナログ変換器ＤＡＣ２，加算器16,ＰＷＭコンバータ
３，スイッチングパルス出力回路４，モータ駆動回路
５，モータ電流検出回路７等より構成されており、モー
タ電流指令値がＤＡＣ２によりアナログ変換された電圧
Ｖdac と、モータ電流Imがモータ電流検出回路７によっ
て変換された電圧Ｖcur （負信号）とを加算器16で加算
した値Ｖadd が"0" となるように、ＰＷＭコンバータ３
から出力されるパルス列のデューティが制御されて、モ
ータ電流Imがモータ電流指令値に追従する。

【０００６】図５は、モータＭ６を正方向（FOWARD),ま
たは逆方向(BACK)に回転制御するＰＷＭモータ駆動回路
例を示したもので、図示モータ電流Imの方向, スイッチ
S1の設定位置は、逆方向回転の場合を示している。

【０００７】いま、モータＭ６にモータ電流Imが図示方
向に流れると、アンプAMP 10の出力Ｖcurrは、Ｖcurr＝−〔（RF×RB/RA)/(1+sCB ×RB) 〕Im となる。モータ電流Imが図示とは逆方向に流れるとＶcu
rrは正符号となるから、符号判別回路12でＶcurrの符号
を判別し、正符号と判別された場合は、スイッチS1を切
り替えて、反転アンプ11からＶcurrを取り出す。つま
り、スイッチS1を通した出力Ｖcur はＶcur ＝−｜〔（RF×RB/RA)/(1+sCB ×RB) 〕Im｜ (1) で、常に負である。ここで｜｜は絶対値を表す。従っ
て、正逆回転方向に係わらずＤＡＣ２の出力Ｖdac の極
性を正とすれば、モータ電流Imに対応する電圧Ｖcur の
極性は正逆回転方向に係わらず負であるから、負帰還が
かかることになる。なお、符号判別回路12からはモータ
電流Imの方向を表す信号ＤＩＲ３が出力される。

【０００８】この極性の異なるＶdac とＶcur とを抵抗
R1, R2, R3、アンプAMP13 等で構成される加算器（図４
の加算器16) で加算した結果の出力Ｖadd は、Ｖdac と
Ｖcur との偏差であり、Ｖadd ＝−[R3/(1+sC3×R3)]×[(Ｖdac /R1)＋ (Ｖcur/R2)] の関係がある。このＶadd の値が"0" になるように、全
体の系が働くので、結果としてＶdac ：｜Ｖcur ｜＝Ｒ１：Ｒ２ (2) となり、(1),(2) 式から、Ｖdac の値によりモータ電流
Imの値が決まることが判る。

【０００９】ＰＷＭコンバータ３は、パルス周期が一定
で、且つAMP 13の出力Ｖadd のレベルに対応したパルス
幅のパルス列ＣＮＴを発生する。例えば、一定の周期
（ＰＷＭ周期）で一様な傾斜を持つ正極性のランプ波形
を発生し、同じ正極性のＶaddをスレッショルドレベル
として、そのレベル以下の期間が"H" , そのレベル以上
の期間が"L" のパルス列を発生する。従って、Ｖdac と
Ｖcur との差が大きい程、"H" の部分の長いパルス列、
即ちデューティの大きいパルス列が発生する。ここで、
Ｖadd が負極性の場合は、符号判別部15による判別信号
DIR2により、反転アンプ14の出力＊Ｖadd をスレショー
ルドレベルとして使用する。通常は、Ｖcur ＜Ｖdac で
あるから、Ｖadd は負極性となり、反転アンプ14の出力
＊Ｖadd が用いられる。

【００１０】DEC ROM 4aは、後述するスイッチング素子
Ｑ１，Ｑ２，Ｑ３，Ｑ４に対するスイッチングパルスを
発生するデコーダ用のＲＯＭで、前述したＰＷＭコンバ
ータ３の出力ＣＮＴ（スイッチングパルスの基準とな
る）、ＤＩＲ２（実際の回転方向），ＤＩＲ３（Ｖadd
の極性），ＣＰＵ１より出力される制御信号ＭＴＥＮ
（モータ制御イネーブル），ＤＩＲ（指令回転方向），
ＳＩＮＫ（駆動／回生）をアドレスとして、スイッチン
グパルスのパターンが格納されており、スイッチング素
子Ｑ１，Ｑ２，Ｑ３，Ｑ４に対する４組のスイッチング
パルスを、ドライバＤＶ4bを経由して、それぞれ出力す
る。なお、図４のスイッチングパルス出力回路４は、図
５のDEC ROM 4aとＤＶ4bに対応する。

【００１１】図４のモータ駆動回路５は、図示のごと
く、スイッチング素子（トランジスタ，またはＦＥＴ）
Ｑ１，Ｑ２，Ｑ３，Ｑ４およびダイオードＤ１，Ｄ２，
Ｄ３，Ｄ４で構成される。

【００１２】この図に示す構成は、正転，逆転、および
それぞれ、駆動モード，回生モードで動作させるように
構成されたものである。図６，図８は、加速時，定速時
等において、モータＭ６にトルクを発生させるときに使
用される駆動モード（ＣＰＵ１の指令による）の逆回転
時における動作を示したもので、Ｑ１の入力信号(BU-G)
として、ＣＮＴと同一パルス列のスイッチングパルス信
号が、Ｑ４の入力信号(BL-G)として"H" 信号が、Ｑ２，
Ｑ３の入力信号(FU-G,FL-G) として、"L" が、それぞれ
ＤＶ4bより入力される。

【００１３】この結果、Ｑ２，Ｑ３は常にオフとなり、
モータ電流Imは図示方向に流れる。ここで、Ｑ１，Ｑ４
が共にオンの期間Ｔ１は、モータ電流Im（Iq1)は増大し
てモータＭ６は回転駆動され、Ｑ１がオフの期間Ｔ２
は、モータＭ６は慣性で回転するとともに、モータＭ６
駆動時に発生した逆起電力により、Ｄ３→モータＭ６→
Ｑ４を通してモータ電流Im(Id3) が流れる。このＱ１オ
フ時のImは、モータＭ６のインダクタンスと内部抵抗＋
電流検出用の抵抗RFによる時定数により減少する。一般
に、ＰＷＭの周期、即ちＣＮＴの周期はこの時定数より
十分短く設定されるため、Im（図８のａ部分）の減衰量
は少ない。なお、Iq1 とId3 とを加えたものがモータ電
流Imとして検出される。

【００１４】図７，図９は、減速時等においてブレーキ
をかける目的等で使用される回生モードの逆回転時の動
作を示したもので、Ｑ１，Ｑ４には、ＣＮＴと同一パル
ス列のスイッチングパルス信号が入力され、Ｑ２，Ｑ３
には"L" が入力される。この回生モードでは、Ｑ１，Ｑ
４オン時には、図８で示した駆動モードと同様な傾斜を
持つ電流Im(Iq1) が流れるが、Ｑ１，Ｑ４オフ時には、
電流Im（Id3 , 図９のｂの部分）はＤ３，Ｄ２を通して
流れることにより逆起電力が吸収される。このオフ時の
電流Imは、＋２４ｖ、−２４ｖの電源に抗して流れるの
で、急速に減少する。

【００１５】この駆動結果が抵抗ＲＦによって、モータ
電流Imとして検出され、前述による負帰還制御が行われ
る。この結果、モータ電流指令値と、モータ電流Imとが
一致するようにモータＭ６が駆動されることになる。

【００１６】なお、Ｖadd は通常負極性であり、この場
合は、Ｑ１は所定のＰＷＭ周期を持つＣＮＴのタイミン
グでオン／オフ制御される。また、Ｖadd が正極性のと
きは、ＣＮＴの"H" の期間、BU-Gが"L" となるパターン
がDEC ROM 4aに格納（ＤＩＲ３の"1" ，"0" による）さ
れており、Ｖadd が正極性のときは、パルス抜けさせて
モータ電流Imを低下させ、次のサイクルで元の周期に回
復させる。

【００１７】

【発明が解決しようとする課題】以上説明したＰＷＭモ
ータ駆動回路によって位置制御を行う場合、目標位置に
接近したとき等、モータＭ６を微小電流で駆動して精密
な位置制御を行う場合がある。モータ電流Imを微小に制
御するためには、モータＭ６をデューティの小さいパル
ス列（Ｑ１のオン時間が短いパルス列）でオン／オフす
る必要があるが、スイッチング素子Ｑ１等の制御系の素
子の応答が遅いと、ＰＷＭコンバータ３で発生したパル
ス幅より長い時間Ｑ１がオンとなり、オフ時にこの駆動
によるモータ電流が落ち切らないので、さらにデューテ
ィを小さくするように作用し、終にはモータ電流指令値
より大きくなってパルス抜けが発生する。

【００１８】前述したように、パルス抜けが発生する
と、次の周期でモータ電流Imが減少して元の周期に戻る
ことが期待されるが、微小電流の場合は、このパルス抜
けの状態、つまり、ＰＷＭの周期が２倍とか３倍で系が
安定して動作するようになり、スイッチングノイズが発
生する。

【００１９】本発明は、上記課題に鑑み、素子等の応答
遅れによるパルス抜けによるスイッチングノイズの発生
を防止するＰＷＭモータ駆動回路を提供することを目的
とする。

【００２０】

【課題を解決するための手段】上記目的を達成するた
め、本発明のＰＷＭモータ駆動制御回路は、図１の本発
明の原理図に示すように、モータ電流検出回路(38)と、
検出したモータ電流値とモータ電流指示値との差を演算
する演算回路(31)と、該演算回路からの差出力に対応し
たデューティのパルス列を発生するＰＷＭコンバータ(3
2)と、該パルス列に基づき、モータ(37)に発生する逆起
電力を負荷に消費させる駆動モード用の駆動パルスを発
生する第１の駆動パルス発生回路(33)、および前記逆起
電力を電源に回収させる回生モード用の駆動パルスを発
生する第２の駆動パルス発生回路(34)と、前記駆動モー
ド用の駆動パルスまたは回生モード用の駆動パルスによ
り、それぞれ駆動モードまたは回生モードとして該モー
タを駆動するように構成されたモータ駆動回路(39)とを
備えるＰＷＭモータ駆動回路であって、該モータ電流値
と該モータ電流指示値とを比較する比較回路(35)と、前
記駆動モード時で、且つ該比較回路の差出力が所定値以
下の期間、該モータを駆動する前記駆動パルスを第２の
駆動パルス発生回路から取り出す切替回路(36)とを有す
るように構成する。

【００２１】

【作用】回生モードでは、モータ駆動オフ時におけるモ
ータ電流の落ちる速度が駆動モード時より速いことを利
用し、モータ電流値がモータ電流指示値より所定値以上
の期間は回生モードとする。

【００２２】このため、比較回路35でモータ電流値とモ
ータ電流指令値とを比較し、切替回路36は、モータ電流
がモータ電流指令値より所定値以上の期間は、回生モー
ド用の駆動パルスを発生する第２の駆動パルス発生回路
34より駆動パルスを取り出してモータ駆動パルス回路39
に渡し、回生モードにする。具体的には、図５のＱ４
（またはＱ３）の入力信号を、Ｑ１（またはＱ２）がオ
フで、且つモータ電流が所定値以上モータ電流指令値よ
り大きい期間、"L" とする。

【００２３】以上により、スイッチング素子の応答が遅
くても、所定のＰＷＭ周期で微小電流をモータ37に流す
ことができ、スイッチングノイズの発生が防止できる。

【００２４】

【実施例】図２は一実施例の構成図、図３は動作タイム
チャート図、図10は磁気テープライブラリ装置の斜視
図、図11は磁気テープライブラリ装置内部の平面図であ
る。

【００２５】本実施例は、磁気テープライブラリ装置に
おいて、保管セルの駆動, アクセッサの上下移動, 回動
のために使用されるモータの制御に適用したものであ
る。この磁気テープライブラリ装置の外観は図10のよう
になっていて、その表側には、オペレータパネル41, 42
が設けられており、オペレータが操作できるようになっ
ている。また表側には、カートリッジ投入排出機構の投
入口43および排出口44が設けられている。

【００２６】上記磁気テープライブラリ装置40の内部に
は、複数の磁気テープ装置（ＭＴＵ）48、複数のカート
リッジ（磁気テープカートリッジ) 51を収納できるカー
トリッジ保管セル49、カートリッジ51の運搬を行うアク
セッサ機構部46、アクセッサの制御部47、装置全体の制
御を行うコントロールユニット50、モータ52、53、54、
カートリッジ投入排出機構45等が設けてある。

【００２７】上記モータのうち、モータ52はカートリッ
ジ保管セル49を所定位置まで回転させるモータ(CELL DR
IVE MOTOR)であり、モータ53はアクセッサ機構部46を、
軸の回りに所定角度回転させるモータ(SWIVEL MOTOR)で
あり、モータ54はアクセッサ機構部46を上下方向に所定
位置まで駆動するモータ(ELEVATOR MOTOR)である。

【００２８】そして、これらのモータ52, 53, 54は、Ｄ
Ｃ（直流）サーボモータで構成されており、ＰＷＭモー
タ駆動回路により駆動制御される。以下、上記のような
ＤＣサーボモータを対象としたＰＷＭモータ駆動回路に
ついて説明する。

【００２９】図２は、本発明を図５の従来例に適用した
例を示したもので、モータ電流Imを負帰還してＰＷＭ制
御を行う動作は、従来例で説明した通りである。図２に
おいて、20は1.5 倍アンプで、モータ電流ImをAMP 10に
より、前述の(1) 式に基づき変換した電圧Ｖcur を1.5
倍アンプし、且つ極性を反転する。21は比較器で、モー
タ電流指令値をＤＡＣ２で変換した電圧値Ｖadd と、1.
5 倍アンプ20の出力と比較し、 1.5 倍アンプの出力＞Ｖdac ならば、ＣＮＴ２として"L" を出力し、 1.5 倍アンプの出力≦Ｖdac ならば、ＣＮＴとして"H" を出力する。

【００３０】なお、1.5 倍アンプ20のゲインである1.5
倍は、Ｒ１：Ｒ２が２：１のとき、実験的に求めたもの
である。つまり、使用した素子に対して、必要最小限の
微小電流がパルス抜けせず流すことのできるアンプゲイ
ンが1.5 倍であった。

【００３１】22はデコーダ用のＲＯＭ（DEC ROM ）で、
駆動モード(SINK が"H" ) で、且つ比較器21の出力ＣＮ
Ｔ２が"H" の期間は、図６で示した駆動モードの駆動パ
ルスを出力するパターンが格納され、駆動モードで、比
較器21の出力ＣＮＴ２が"L"、且つＣＮＴが"L" のと
き、BL-G（正転のときはFL-G) に対応する出力を"L" に
するパターンが格納されている。

【００３２】その他、図５と同一符号は同一対象物を表
す。従来例で説明したように、図２に示す電流帰還型Ｐ
ＷＭモータ駆動回路は、モータ電流指令値を電圧に変換
したＶdac と、モータ電流Imを電圧に変換したＶcur と
の差Ｖadd が"0" となるような制御が行われる。

【００３３】いま、Ｒ１：Ｒ２が２：１であるから、通
常の制御状態ではＶdac ：Ｖcur は２：１となってい
る。ここでＶdac が低下（モータ電流指令値を小さくす
る) し、Ｖcur が下がり切らずに相対的に大きくなっ
て、Ｖdac ：Ｖcur が３：２となった時点で、比較器21
の出力ＣＮＴ２は"L" となり、その後ＣＮＴが"L" にな
った時点で、BL-Gが"L" となる回生モードのパターン、
即ち、BU-Gが"L", FU-G, FL-G が共に"L" ，BL-Gが"L"
となるパターンがDEC ROM 22より出力されて、駆動モー
ド動作から回生モード動作に切り替わる。

【００３４】この模様を示したものが図３で、従来例で
動作する場合は、Ｖadd が正極性の場合は、モータ電流
Imは曲線ａに従って低下して、パルスｐが抜けて周期が
例えば２倍になるところ、回生モードにすることによ
り、Ｔ期間の間、モータ電流Imは回生モードの減衰曲線
ｂに従って低下し、その後は元の駆動モードの曲線ｃに
戻る。この結果、次の周期でＶdac ：Ｖcur が２：１
（ＣＮＴ２は"H" で駆動モード）で、且つＶadd が負極
性となり、パルス抜けが発生しないようになる。

【００３５】以上のごとく、駆動モードで、微小電流駆
動する場合、スイッチング素子等の系の特性に応じて回
生モードに所定期間切替えることにより、パルス抜けに
よるスイッチングノイズの発生が防止できる。

【００３６】

【発明の効果】以上説明したように、本発明の電流帰還
型ＰＷＭモータ駆動回路は、駆動モードにおいて、モー
タ電流値がモータ電流指令値より所定値以上大きい期間
は回生モード動作にするもので、スイッチング素子の応
答速度の遅れ等に基づくモータ電流の流れ過ぎを防止す
ることができ、特に微小電流制御時におけるパルス抜け
により発生する可聴域のスイッチングノイズを防止でき
る効果がある。

【図面の簡単な説明】

【図１】本発明の原理図

【図２】一実施例の構成図

【図３】動作タイムチャート図

【図４】全体構成図

【図５】従来例のＰＷＭモータ駆動回路

【図６】駆動モード時の動作を表す図

【図７】回生モード時の動作を表す図

【図８】駆動モード時の動作タイムチャート図

【図９】回生モード時の動作タイムチャート図

【図10】磁気テープライブラリ装置の斜視図

【図11】磁気テープライブラリ装置内部の平面図

【符号の説明】

１プロセッサユニットＣＰＵ２ディジタ
ル−アナログ変換器３ＰＷＭコンバータ４スイッチ
ングパルス出力回路 4a デコーダ・ロムＤＥＣＲＯＭ 4b ドライバ
ＤＶ５モータ駆動回路６モータ７モータ電流検出回路８タコメー
タ９カウンタ 10 アンプＡ
ＭＰ 11 反転アンプ 12 符号判別
回路 13 アンプＡＭＰ 14 反転アン
プ 15 符号判別回路 20 １．５倍
アンプ 21 比較器 22 デコーダ
・ロムＤＥＣＲＯＭ 31 演算回路 32 ＰＷ
Ｍコンバータ 33 第１の駆動パルス発生回路 34 第２の駆
動パルス発生回路 35 比較回路 36 切替回路 37 モータ 38 モータ電
流検出回路 39 モータ駆動回路 40 磁気テー
プライブラリ装置 41,42 オペレータパネル 43 投入口 44 排出口 45 カートリ
ッジ投入排出機構 46 アクセッセ機構部 47 制御部 48 磁気テープ装置ＭＴＵ 49 カートリ
ッジ保管セル 50 コントロールユニット 51 カートリ
ッジ 52,53,54 モータ

Claims

【特許請求の範囲】

【請求項１】モータ電流検出回路(38)と、検出した
モータ電流値とモータ電流指示値との差を演算する演算
回路(31)と、該演算回路からの差出力に対応したデュー
ティのパルス列を発生するＰＷＭコンバータ(32)と、該
パルス列に基づき、モータ(37)に発生する逆起電力を負
荷に消費させる駆動モード用の駆動パルスを発生する第
１の駆動パルス発生回路(33)、および前記逆起電力を電
源に回収させる回生モード用の駆動パルスを発生する第
２の駆動パルス発生回路(34)と、前記駆動モード用の駆
動パルスまたは回生モード用の駆動パルスにより、それ
ぞれ駆動モード動作または回生モード動作により該モー
タを駆動するように構成されたモータ駆動回路(39)とを
備えるＰＷＭモータ駆動回路であって、該モータ電流値と該モータ電流指示値とを比較する比較
回路(35)と、前記駆動モード時で、且つ該モータ電流値が該モータ電
流指令値より所定値以上大きい期間、該駆動パルスを第
２の駆動パルス発生回路から取り出して回生モードに切
替える切替回路(36)とを有することを特徴とするＰＷＭ
モータ駆動回路。