JPH077578B2 - ディジタル信号再生装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明はディジタルに変換されてて記録媒体上に記録さ
れた音声等を再生するディジタル信号再生装置に関する
ものである。

従来の技術 近年、音声信号等のアナログ信号をディジタル信号に変
換して記録再生するいわゆるディジタルオーディオ技術
の発展が目ざましい。たとえばコンパクトディスク（以
下CDと記す。）の場合、12cm径の円盤上に２時間程度の
ディジタル信号を収録することができる。CDはまた形状
がディスクという利点を生かして、任意の曲から任意の
曲への高速送り、いわゆるランダムアクセスが可能で、
しかもアクセス時間が短いという特長を持っている。し
かしながらCDの場合、ユーザー側としては再生のみの機
能しかなく、ユーザーが自由に記録再生できる機器への
要望が高まっていた。

最近になり、回転ヘッド方式ディジタルオーディオテー
プレコーダ（Ｒ−DAT）が実用化されるに至った。Ｒ−D
ATでは従来のコンパクトカセットの体積比1/2のカセッ
トテープを用いて約２時間の記録再生が可能である。

発明が解決しようとする課題 しかしながら上述したＲ−DATではCDのようなディスク
とは異なり記録媒体として従来と同様の帯状の磁気テー
プを用いており、しかも記録方式がビデオと同様に一方
向のみであることから、CDに比べて高速送りに要する時
間が長く、例えば２時間テープの終端から始端までの高
速巻戻し時間は200倍速走行を行なった場合でも約40秒
程度を必要とする。当然この高速送りの間は再生音が途
切れることになり、特に業務用などでエンドレス再生が
必要な場合などの大きな障害になるという問題点を有し
ていた。

本発明は上記問題点に鑑み、高速送りに時間を要する場
合でもその間音切れのすることなく、連続した再生音を
生じさせるディジタル信号再生装置を提供するものであ
る。

課題を解決するための手段 上記問題点を解決するために、本発明のディジタル信号
再生装置は、記録媒体上に記録されたディジタル信号を
再生して再生ディジタル信号と再生ブロックアドレス値
とを出力する再生回路と、定速再生モード時に前記再生
ディジタル信号を所定位置から一定時間分だけ書き込む
ための第１のメモリ回路と、前記第１のメモリ回路に書
き込まれた前記再生ディジタル信号に対応する少なくと
も一つ以上の前記再生ブロックアドレス値を記憶する第
２のメモリ回路と、前記定速再生モード時には前記再生
ディジタル信号を出力し、高速送りモード時には前記第
１のメモリ回路から読み出されたディジタル信号を出力
するスイッチ回路と、前記第１のメモリ回路を前記定速
再生モード時には書き込み状態とし前記高速送りモード
時には読み出し状態とすると共に、前記高速送りモード
中に、前記第２のメモリ回路の記憶ブロックアドレス値
と前記第１のメモリ回路の読み出しブロック数とにより
算出した算出ブロックアドレス値と、前記記録媒体上か
ら再生される前記再生ブロックアドレス値との一致を検
出して前記高速送りモードから前記定速再生モードに移
行させるモード切換回路とを備えたものである。

作用 本発明は上記した構成によって、高速送り時にも定速再
生時に第１のメモリ回路に書き込まれたディジタル信号
を読み出し、対応するブロックアドレス値が一致したと
ころでモードを高速送りモードから定速再生モードに切
り換えることによって、音途切れのない連続再生が可能
になる。

実施例 以下本発明の一実施例のディジタル信号再生装置につい
て、図面を参照しながら説明する。

第１図は本発明の一実施例におけるディジタル信号再生
装置のブロック図を示すものである。第１図において、
10は記録媒体で本例では磁気テープを用いている。11は
再生回路、12は第１のメモリ回路、13は第２のメモリ回
路、14はスイッチ回路、15はモード切換回路であり、ま
たａは再生ディジタル信号、ｂはブロックアドレス、ｃ
は第１のメモリ出力、ｄは第２のメモリ回路で記憶され
たブロックアドレス,eはメモリ制御指令、ｆは出力切換
指令、ｇはモード指令、ｈはモード切換指令,iは最終出
力である。

以上のように構成されたディジタル信号再生装置につい
て、以下第１図、第２図、および第３図を用いてその動
作を説明する。第２図は本実施例におけるテープから再
生されるブロックアドレスとテープスピードの関係を示
したタイムチャートであり、また第３図はメモリ再生状
態からテープ再生状態に切り換わる過程をブロックアド
レスを用いて示したタイムチャートである。

まず第１図において、磁気テープ10から再生された信号
は再生回路11において誤り訂正などの処理が施された
後、再生ディジタル信号ａおよびブロックアドレスｂと
して出力される。定速再生モード時には再生ディジタル
信号ａはスイッチ14を介して外部に最終出力ｉとして出
力され、図示せずも例えばD/Aコンバータによりアナロ
グ信号に戻される。本例で示したディジタル信号再生装
置はテープの始端、すなわち第２図に示すごとくブロッ
クアドレスのスタートから終端、エンドまで第１回目の
定速走行モードで走行する。（第２図中T2の区間）この
間は当然テープスピードは１倍速（X1）である。

同時に再生ディジタル信号ａは一定時間分だけ、本例で
はテープの巻始めより定速再生を開始すると同時に第１
のメモリ回路12に書き込まれる。（第２図中T1の区
間）。即ち図示せずも例えば、システムコントローラか
らモード指令ｇとして初回の定速再生モード情報がモー
ド切換回路15に与えられ、モード切換回路15からは定速
再生モードのスタートから予め設定されたブロック数の
再生ディジタル信号の書き込み指令が第１のメモリ回路
12に対してメモリ制御出力ｅとして出力される。

また第１のメモリ回路12への再生ディジタル信号ａの書
き込みの間に、同時に再生されたブロックアドレス値ｂ
のうち少なくとも１ヵ所の値を第２のメモリ回路13に取
り込み記憶する。本例では、第１のメモリ回路12に取り
込まれる最初のブロックの再生ディジタル信号に対応す
るブロックアドレス値を記憶することとする。

次に、テープの終端まで定速再生を行った後、本再生デ
ィジタル信号再生装置は例えば200倍速で高速巻戻し走
行モードに移行する。一方モード切換回路15ではモード
指令ｇによりモードが高速巻戻し走行に移行したことを
検出してスイッチ回路14を第１のメモリ回路12の出力信
号ｃに切り換えると共にメモリ制御指令ｅにより第１の
メモリ回路12を読み出しモードとし、書き込まれていた
再生ディジタル信号を書き込まれた順に順次読み出して
いく。（第２図中T3の区間）また１ブロック単位の再生
ディジタル信号が読み出される毎に第２のメモリ回路13
に記憶されていたブロックアドレス値ｄを基準として読
み出しブロック数に応じて歩進加算されたブロックアド
レス値Ａ（以下メモリブロックアドレスＡと記す）をモ
ード切換回路15で算出する。ところでＲ−DATの場合は
高速送りモード（本実施例では高速巻戻し走行モードと
３倍速早送りモードを含めて高速送りモードと記す。）
時にもテープ上からブロックアドレス値を読み取ること
ができる。よってモード切換回路15では高速巻戻し時に
テープから再生されるブロックアドレス値Ｂ（以下テー
プブロックアドレス値Ｂと記す）を常にメモリブロック
アドレス値Ａと比較し、Ｂ≦Ａとなる時点で高速巻戻し
モードから例えば３倍速早送りモードに移行するようモ
ード切換指令ｈを出力する。この場合、テープ走行は慣
性などでオーバーランをするが、例えばアドレス値Ａと
Ｂとの差が一定値以下になったことを検出して高速巻戻
しスピードを減速するなどの処理をすることによりオー
バーラン量を少なくすることができる。従って３倍速早
送りモードに移行してから再度アドレス値ＡとＢとが一
致する（追いつく）までの時間を短縮することができ
る。第２図においては高速巻戻しモードでテープブロッ
クアドレスとメモリブロックアドレスとが最初に一致す
るポイントをK,テープが３倍速早送りモードに移行して
から再度追いついて一致するポイントをＮで現してい
る。

第３図はテープが３倍速早送りモード中にテープブロッ
クアドレス値Ｂとメモリブロックアドレス値Ａとが値Ｎ
のときモード切換回路15に於て一致が検出され、モード
切換指令ｈによりテープ走行モードが３倍速早送りモー
ドから定速再生モードに切り換えられると共に出力切換
指令ｆにより、スイッチ回路14にて最終出力ｉが第１の
メモリ出力ｃから通常のディジタル再生出力ａに切り換
えられる。（第２図中T4の区間） 第３図中の基準クロックとは例えばＲ−DATの場合１周
期がシリンダ１回転に相当する基準クロックであり、テ
ープ上からの１ブロックの再生ディジタル信号の読み出
し、及び第１のメモリ回路12の出力信号ｃの読み出しを
このクロック単位で行えば各ブロックの先頭データの位
相が一致し、定速再生モードに移行した後のディジタル
再生信号ａと、第１のメモリ出力ｃとは完全に同期をと
ることが可能であるから、出力切換指令ｆは定速再生モ
ード移行後のT4の区間ではどのタイミングで切り換えて
もデータの不連続による異音は一切発生しない。また以
降の定速再生モードの繰り返しに於いては、必要なデー
タは第１及び第２のメモリ回路に書き込まれて保持され
ているので常に同じデータを使用することができ、更新
する必要がない。

以上のように本実施例によれば、再生されたディジタル
信号を所定位置から一定時間分だけ書き込むための第１
のメモリ回路と、第１のメモリ回路に書き込まれた再生
ディジタル信号に対応する少なくとも一つ以上のブロッ
クアドレス値を記憶する第２のメモリ回路と、定速再生
モード時には再生回路からの再生ディジタル信号を出力
し、高速送りモード時には前記第１のメモリ回路から読
み出されたディジタル信号を出力するスイッチ回路と、
高速送り中に再生されるブロックアドレス値と第２のメ
モリ回路に記憶されているブロックアドレス値をもとに
算出されたブロックアドレス値の一致を検出してモード
を定速再生モードに移行させるモード切換回路とを設け
ることにより、高速送りモード時にも第１のメモリ回路
に蓄えられた再生ディジタル信号を読み出すことで音途
切れのない連続再生を可能にすることができる。

なお、本実施例に於いては高速巻戻しスピードを200
倍、早送りスピードを３倍としたが、スピードをより高
速にすることにより、メモリ容量を削減することができ
る。

発明の効果 以上のように、本発明は、高速速りモード中にも音途切
れのない連続再生を可能にすることができる効果があ
る。

【図面の簡単な説明】

第１図は本発明の一実施例に於けるディジタル信号再生
装置のブロック図、第２図は本実施例に於けるテープか
ら再生されるブロックアドレスとテープスピードとの関
係を示すタイムチャート、第３図はメモリ再生状態から
テープ再生状態に切り換わる過程をブロックアドレスを
用いて示したタイムチャートである。 10……記録媒体、11……再生回路、12……第１のメモリ
回路、13……第２のメモリ回路、14……スイッチ回路、
15……モード切換回路。

Claims (2)

【特許請求の範囲】
1. 【請求項１】一定数毎に分割されてブロックを構成し、
   ブロックアドレスが付加されて記録媒体上に記録された
   ディジタル信号を記録媒体始端または記録開始位置から
   定速再生を開始し、記録終了位置または記録媒体終端に
   到達した場合には高速巻き戻し動作を行って前記記録媒
   体始端または前記記録開始位置に戻り、再度定速再生を
   繰り返すディジタル信号再生装置であって、 前記記録媒体上に記録されたディジタル信号を再生して
   再生ディジタル信号と再生ブロックアドレス値とを出力
   する再生回路と、 定速再生モード時に前記再生ディジタル信号を所定位置
   から一定時間分だけ書き込むための第１のメモリ回路
   と、 前記第１のメモリ回路に書き込まれた前記再生ディジタ
   ル信号に対応する少なくとも一つ以上の前記再生ブロッ
   クアドレス値を記憶する第２のメモリ回路と、 前記定速再生モード時には前記再生ディジタル信号を出
   力し、高速送りモード時には前記第１のメモリ回路から
   読み出されたディジタル信号を出力するスイッチ回路
   と、 前記第１のメモリ回路を前記定速再生モード時には書き
   込み状態とし前記高速送りモード時には読み出し状態と
   すると共に、前記高速送りモード中に、前記第２のメモ
   リ回路の記憶ブロックアドレス値と前記第１のメモリ回
   路の読み出しブロック数とにより算出した算出ブロック
   アドレス値と、前記記録媒体上から再生される前記再生
   ブロックアドレス値との一致を検出して前記高速送りモ
   ードから前記定速再生モードに移行させるモード切換回
   路とを備えたことを特徴とするディジタル信号再生装
   置。
2. 【請求項２】高速送りモードは高速巻戻モードと高速早
   送モードを含み、モード切換回路は、前記高速巻戻モー
   ドの状態で再生ブロックアドレス値と算出ブロックアド
   レス値との一致を検出して戻し過ぎた場合は前記高速早
   送モードに切り換え、前記再生ブロックアドレス値と前
   記算出ブロックアドレス値とが再度一致した時点で定速
   再生モードに移行させることを特徴とする請求項１記載
   のディジタル信号再生装置。