JPH07509346A - Ｄｒａｍセル用メモリコンデンサの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 ＤＲＡＭセル用メモリコンデンサの製造方法スクノクドキャパシタ型ＤＲＡＭセ ルはＭＯＳ）ランジスタ及びメモリコンデンサを含み、その場合ＭＯＳトランジ スタはシリコン基板内に配置され、メモリコンデンサは２つのドープされたポリ シリコン膜とそれらの間に配置された１つの誘電体膜とから構成され、これらは 基板の表面に配置される。メモリコンデンサはトランジスタによって被覆された 面の全部又は一部分を覆っている。

５Ｊｉの被覆された表面が同し大きさの場合にメモリコンデンサの容量をもっと 大きくし、従ってメモリコンデンサの容量が同し大きさの場合に基板の所要面積 を小さくするために、メモリコンデンサを円筒状に形成することが提寓されてい Ｚ〉８　このために、メモリ接続部即ちｆＩＩＪ報を電荷の形等で記憶するメモ リコンデンサの電極が円筒状に形成される。この電極は基板の表面に配置された 底面の他に」三方へ突出する外被面を含んでいる。誘電体膜は底面の表面と外被 面の内側及び外側とに配置される。セル板部らメモリコンデンサの第２の電極は 誘電体膜の表面１．に配置される。このようにしてコンデンサ面は基板上に必要 とされる面に比較して著しく拡大される。

メモリコンデンサを製造するためには基板の表面に先ず補助膜が形成される。

この補助■９に開口部が形成される。メモリ接続部を形成するためにドープされ た、ｆミリノリフンから成る薄い嗅が間口部を持つ補助膜上に析出される。開口 部の側壁皮び底部上に析出したポリノリコンｌ１９部分は後のメモリ接続部を形 成する。開口部の（ｇ１！壁は従ってできるだけ垂直にずべきである。

補助ｌＩりの表面上のポリノリコン膜の一部を除去することによってメモリ接続 部を形成し補助膜を除去した後に、メモリ誘電体が全面に亘って設けられる。こ のメモリ誘電体はメモリ接続部の孤立した外被部分の内面及び外面上に延在する 。

引き続いてセル板か対向電極として全面に亘って設けられる。

補助膜はＭＯＳ　トランジスタが予め作られている基板表面上に設けられる。メ モ“）接続部と所属のトランジスタの各活性領域との間にはセル接触部が形成さ れなければならない、これは直接的に又は付加的な導電パターンを介して行うこ とができる。補助＋１９の析出前に基板表面は一般に！！緑膜によって覆われる 。補助膜に間１部を形成する際、補助膜の下に位置するに＠縁膜の一制２”Ｂな パターン化が行す】ねないことが保証されなければならない、開口部を形成する 際セル接触部以外にさらに他の４１！”ｐｉ域へ向かって絶ｌ嗅に孔が生成され ると、この孔を介して、その後形成されるメモリ接続部への短絡が生しる。この ことは回避すべきである。

二のような問題を解決するために、Ｗ、ワカミャ等のｒＶＬＳ　Ｔテクノロジー に関するノンボジウム（１９８９年発行、第６９頁参ｌ１１７）により、３ｉ０ ｚから形成された補助膜の下のメモリ接続部の９口域にポリシリコン基台を形成 することが知られている。このポリシリコン基台は補助膜の析出ｎｌにポリシリ コン膜の全面析出及びその後のホトレジストマスクを使用したパターン化によっ て形成される。ポリノリコン基台の大きさは補助膜に開口部を形成するための５ ｉｎｓエツチングがその補助膜に確実に当たるように設定される。ポリシリコン 基台はこのエツチングを行う際にエツチングストツバとして作用する。ポリシリ コン基台は後のメモリ接続部の一部分としてメモリセル内Ｇこ残される。

Ｙ、カワモト等のｒＶＬｓＩテクノロジーに関するシンポジウムＪ　（１９９０ イ［発行、第１３頁参昭）により、補助膜をポリイミドから形成することが知ら れている。捕助賄に開口部を形成することはその場合問題ではない、というのは 、ボリイミ日よＳ１０．に対する良好な選択囃でもってエツチング可能であるか らである。ポリイミド補助膜の表面には、適当な開口部を形成した後、メモリ接 続部をバ１成するためにポリシリコン膜が析出される。しかしポリイミドの温度 安定性が小さいために、ポリノリコンの析出時の温度を制限する必要がある。

Ｔ　タボ等の’ＩＥＥＥ　Ｔｒａｎｓ、ＥＩｅｃＬｒ、Ｄｅｖ、Ｊ　（第３８巻 、１９９１年発行、第２５５頁参照）により、補助膜として５ｉｉＮａ及びＳ　 ｉ　Ｏｔから成る合成ｌＩ９．を使用することが知られている。開口部はＳｉＯ □及び５ｉｓＮａに形成され２，３ｉユＮ、に間口部を形成するために、５ｉｆ ｔに対して４０：１の選択度でもってエツチング可能な特殊なプラズマエツチン グ工程が必要である。

未発明の課題は、スタノクドキャバノタ型ＤＲＡＭセルを製造する際に使用する のに通し、しかも基板表面に配置された補助膜に開口部を形成する際に基板の４ 電パターンに鮪制御な自由エツチングがｊテわれるのを確実に回避できるＤＲＡ Ｍセル用メモリコンデンサの製造方法を提供することにある。

この課題は本発明によれば、全面に亘ってＳｉｎ、を備えた基板の表面上に全面 に亘ってポリシリコンから成る第１補助膜が析出され、この第１補助膜はメモリ コンデンサの配置に応じてパターン化され、それにより第１補助膜は隣接するメ モリコンデンサのメモリ接続部間にそれぞれ延在する開口部を存し、Ｓｉｎｇか ら成る第２補助−が全面に亘って析出され、その際第１補助膜の開口部は３１０ □で充填され、第２補助膜は第１補助膜に対して選択的にエッチバックされ、そ れにより第１補助膜の表面が露出され、開口部内にはＳｔｏｗから成るスペース ホルダが残され、第１補助膜はＳｉｎｇに対して選択的に完全に除去され、ドー プされたポリシリコン膜が全面に亘って析出され、このポリシリコン膜は、メモ リ接続部を形成するために、スペースホルダの内側の面及びスペースホルダの側 壁がメモリ接続部によって覆われかつそれぞれ前記スペースホルダの上側領域に おけるスペースホルダの表面が露出するようにパターン化され、スペースホルダ はメモリ接続部に対して選１に的にほぼ除去され、メモリ誘電体と、セル板とし ての４電１９とが全面に亘って形成される、ことによって解決される。

その場合、全面に亘って５ｉ０１を備えた基板の表面上に全面に亘ってポリシリ コンから成る第４の補助膜が析出される。基板には予めトランジスタと場合によ っては電気的接続要素とが作られる。第１補助膜はメモリコンデンサの配置に応 してパターン化され、それにより第１補助膜は隣接するメモリコンデンサのメモ リ接続部間にそれぞれ延在する開口部を存する６次に５１０．から成る第２の補 助膜が全面に亘って析出され、その際第１補助嗅の開口部はＳｉｎｇで充填さ机 る。５ｉＯｚはポリノリコンに対する良好な選択度でもってエツチング可能であ り、それゆえ選択的エツチング可能において第１補助横の表面は第２補助膜の工 、壬ハ、りによって露出される。開口部内には５ｉＯｚがスペースホルダとして 残される。第１補助膜はＳｉＯ□に対して選択的に完全に除去され、それにより スペースホルダがそのまま残される。

第１補助模の析出前に、特に、メモリ接続部を接続するための導電パターンを薄 いｓ；ｏｚ１９だけによって覆うことが行われる。この５ｉｆｔ膜は５ｉｆｔの 短時間の全面バックエッチによって除去される。

ドープされたポリシリコン膜を全面に亘って析出させかつそれぞれスペースホル ダの上部ｚ１域におけるスペースホルダ表面を露出させることによって、メモリ 接続部が形成される。このようにしてメモリ接続部はスペースホルダの内側の面 を完全に覆い、かつスペースホルダの側壁をほぼ覆う、このようにして製造され たメモ１月５綾部はほぼ円筒状であり、その場合スペースホルダの内側の面は底 面を形成し、スペースホルダの側壁に配置されたポリシリコン膜部分は円筒体の 外榊向を形成する。メモリ接続部に対して選択的にスペースホルダを除去した後 、メモリ誘電体と、セル板としての４電膜とが全面に亘って作られる。

第１補助膜がポリノリコンから形成されかつこの第１補助膜の下に５ｉＯｙが連 続的に存在ししかもポリノリフンは５ｉＯ１に対する良好な選択度でもってエツ チング可能であるので、第１補助■りに開口部を形成する際５ｉＣｈ表面の下側 の４電バター７の粗制御な露出が生しないようにすることが必要である。

第１補助嗅のパターン化はｉｈトレジストマスクを使用して行われる。全てのそ の他のパターン化は自動調整で、即ちそれ以上のホトレジストマスクを用いるこ と八く行うことができる。；ｈトレジストマスクはメモリ接続部のパターン化を 行へた仇には何れにせよゼ・要である。本発明による製造方法においては付加的 なホトレジストマスクを使用することが回避される。

スペースホルダの上部領域の表面を露出させるためにホトレジストマスクを使用 ｉ−１二のホトレジストマスクを、ドープされたポリシリコン膜により覆われた スペースホルダの上側部分だけを背面露光して現像することによって除去するこ とも未発明の枠内に入る。

スペースホルダは、例えば、エツチング期間中エツチング除去量が調整されるＳ １０□工２千ングによって除去される。

スペースホルダを除去する際にｔ＃宙な終−ウコントロールを得るために、スペ ースホルダを使用し、てＳ！ｓＮ、から成るエツチングストツバを設けることも 本発明の枠内−二人る。

二のために、第１捕助Ｉｑのバ々−ン化後でかつ第２補助嗅の析出前に、第１Ｊ ｉｉ助Ｉ９内の開口部の内径の半分よりも薄い５１ｓＮａ膜が析出される。第２ 補助膜のエッチハックの際第１補助膜の１域における５ｉｓＮａ膜の表面が露出 される。

ポリノリコンに対して選択的に行われる５ｉｚＮａエツチングにおいてその後第 １補助簡の表面が露出される。スペースホルダはこの場合開口部内のスペースホ ルダを取囲む５ｉｊＮ＋膜部分によって取囲まれる。メモリ接続部の形成後、ス ペースホルダは５ｉｓＮａに対して選択的に行われるＳｉｆ！エツチングによっ て幹去さ机る。引き続いて５ｉｚＮｔ工、チングがポリシリコン及び５ｌｏｔに 灯して選択的に実施され、その際５ｉｓＮａ膜の残留物が完全に除去される。

本発明の実施態様は請求項２以降に記載されている。

次りこ未発明を図面に示された実施例に基づいて詳細に説明する。

図１は表面全面に５ｉＯ−を備えた基板の断面図である。

（２］２は第１補［ＩＪ１膜を析出した後の基板の断面図である。

図３は第２補助膜を析出した後の基板の断面図である。

図４はスペースホルダを形成した後の断面図である。

図５はドープされたポリシリコン膜を形成した後の基板の断面図である。

図６はメモリ接続部を形成した後の）！５板の断面図である。

図７は未発明による製造方法に基づいて形成されたメモリコンデンサを備えた基 板の断面図である。

未発明による製造方法は、ＤＲＡＭセル装置用のトランジスタが予めイ乍られて いる基板１　（図１参詔）から出発する。Ｕ！Ｊを簡単にするためにこのトラン ジスタは図１には個々には示されていない、基板ｌは４電ノ敷−ン２を含み、こ の導電パターン２を介してトランジスタが本発明に基づいて製造されるメモ１ノ コンデンサに接続される。基＃Ｆｉ、ｌの表面には、導電パターン２ならびに図 示されてし）なし）他の導電要素を完全に覆う絶卑（嗅３が施されている。この 絶縁膜３番よ主としてＳｌＯ□から構成されている。

絶縁１１Ｊ３（ｌｆｆ１２参暉）上には全面に亘って第１補助膜４が施される。

この第１猜助呼４はポリシリコンから成り、例えばＣＶＤ析出法によって施され る。第１補助呼４は例えばｌｕｍの厚みで施される。第１補助膜４の厚み番よ後 で製造すべきメモ【１接続部の円筒状側面の高さを決定する。第１補助！ｔＩＩ Ｊ上に番よホトレジストマスク５が設けられている。このホトレジストマスク５ はホトレジスト膜の析出、ホトレノスト膜の露光及び現像によって作られる６例 えばＨＢｒ、Ｃ１，、Ｃ２Ｆ４を用いたドライエ、チング工程において第」補助 膜４はエツチングマスクとしてホトレジストマスク５を使用してパターン化され る（図２及び図３参照）、その畔、第１補助ＷＡ４に開口部６が形成される。こ の開口部６は隣接するメモリコンデンサのメモリ接続部が後で！！！造される個 所の間にそれぞれ延在している。残された第１補助膜４は絶縁膜３の表面の、後 でメモリ接続部によって覆われる領域を覆う。

次に、Ｓ　ｉ　ｙ　Ｎａ　８１が全面に亘って例えば２０ｎｍの厚みで析出され る。この５ｉｚＮａ膜７上には全面に互って第２補助膜８が析出される。この第 ２補助−８は５ｉＯｒから形成されている。第２補助膜８は関口部６が完全にＳ 　ｉ　Ｏｔによって充填されるような厚みで析出される。この厚みは例えば２０ ０ｎｍである。第２補助膜８の析出は例えば共形的に行われる。

例えばＣＨＦ　ｓ　／　０２を用いたドライエツチング工程において開口部６以 外の第２補助−８が除去される。その際、先ずＳｔ、Ｎａ膜７の表面が露出させ られる。同じエツチング工程において５ｉｊＮ４１１々７がポリシリコンから成 る第１補助膜４の水平表面から除去される。エツチングはポリシリコンに対して それぞれ選択的に行われる。開口部６内には、第２補助号９Ｂの残留物から成る ５ｌｏｔ製スペースホルダ８１が充填された状婆で残る。このスペースホルダ８ １とこれを取囲む第１助膜４及びその下に位置する絶縁膜３との間にはＳｉｓＮ ｍ膜７の５ｉｉＮａが残っている（図４参昭）。

引き続いて、第１補助膜４が例えばコリンを用いたウェットケミカルエツチング によって啼去される。このエツチング工程は５ｉＯｚ及びＳｔ３Ｎｍに対して選 択的に行われる。第１補助膜４の下には全面に亘ってＳ１０！製絶縁膜３が配置 されているので、この第１補助１１９４を除去する畔に、絶縁ｙ３内へは無制御 なされないエツチングが進行しないことが保証される。５ｉＯｚはウェットケミ カルエツチングの際にはエツチングストツバとして作用する。

次に、４電パターン２への接触部を明けるために、ドライエツチング工程におい て導電パターン２の上方の絶縁膜３が除去される。事前工程により、このドライ エツチング工程がＳｉＯア内に不所望な短絡を生しないことが保証されなければ ならない、これは特に絶縁１１９３の膜厚を設定することによって行われる。

ドープされたポリシリコン膜９が全面に亘って例えば１１００ｎの厚みで析出さ れる。このドープされたポリシリコン膜９はほぼ共形的に析出され、スペースホ ルダ８１を完全に覆う（図５参照）。

次に、ドープされたポリシリコン膜９を完全に覆うホトレジスト膜が全面に亘っ て析出される。このホトレノストｌは背面露光されて現像される。背面露光の際 ホトレノスト膜は予め与えられた深さまで露光され、それにより現像の際このホ トレジスト膜の上側部分だけが除去される。ホトレジスト膜は、ドープされたポ リノリコン１１９９により覆われたスペースホルダ８１の上側部分を覆わない現 像したホトレジスト膜１０が生成するまで露光される（図６参照）、引き続いて 異方性ドライエツチング工程において、ドープされたポリシリコン膜９は、スペ ースホルダ８１の水平表面及び５ｉ３Ｎａ膜７のそれを取囲む５ｉｘＮａの水平 表面が露出するようにパターン化される。その際にメモリ接続部９１が形成され る。

現像したホトレジスト膜１０の除去後、ＮＨ，Ｆ、ＨＦ　（５：　１）を用いた エフ・ｙ・ング工程において、スペースホルダ８１がＳｔｓＮａ及びポリシリコ ンに対して選択的に除去される。その際この５ｉｓＮａはエツチングストッパと して作用する。温ＨＮＯｊを用いたウェットケミカルエツチング工程において引 き続いてＳ　ｉ　ｔ　Ｎ−［７の残留部分が完全に除去される。スペースホルダ ８１の除去のｙｓｉ、Ｎ、はエツチングストッパとして作用する。スペースホル ダ８１を除去する深さの厳密な設定が問題とならない用途では、ＳｉｓＮｍ膜７ は省略することができる。これにより工程が簡単になる。

例えば熱５ｒＯｔ、Ｓｔｓ　Ｎａ及び熱５ｉｆｔの製造によってメモリ誘電体１ １が全面に亘って作られる。このメモリ誘電体ｌｌ上には全面に亘ってドープさ れたポリシリコンから成るセル板１２が作られる。

個々のメモリコンデンサの大きさはメモリ接続部９１の幾何学的形状によって決 定される（図７参閲）。その際メモリコンデンサはメモリ接続部９１の底面の表 面の他にメモリ接続部９１の円筒部分の内側及び外側の表面を含む、導電パター ン２を介してメモリ接続部は対応するトランジスタに接続される。

図を簡単にずろために、本発明を、絶縁膜３が平坦状表面を有する実施例に蟇づ いて説明した。未発明による製造方法は絶縁膜が表面トポロジーを施されてし） る場合にも同様に適用可能である。

ＩＧ　２ Ｆ（６５ Ｆ１６７ 国際調査報告 ｌ、ｌ？、、ｌや＋’ｍｍＡｋ１ｍ。ＰＣＴ／ＤＥ　９３１００５１６＃−ヤ噌 −＋ｗｐｃＴ／ｌ！Ａ／ｆｆ＋ｅｔＺ１−何１−目ＪシーｗＩｔ＠８１Ｍ　ｈＪ 　）−１＾ＮＧ　＾ＮｈＪＥＸ　＾ＮＮＩＥＸＥＥフロントページの続き （５１）　Ｉｎｔ、　Ｃ１，６識別記号　庁内整理番号ＨＯＩＬ　２７１０４ Ｉ

Claims (1)

1. 【特許請求の範囲】 １．全面に頁ってＳｉＯ２（３）を備えた基板（１）の表面上に全面に亘ってポ リシリコンから成る第１補助膜（４）が析出され、この第１補助膜（４）はメモ リコンデンサの配置に応じてパターン化され、それにより第１補助膜（４）は隣 接するメモリコンデンサのメモリ接続部（９１）間にそれぞれ延在する開口部（ ６）を有し、ＳｉＯ２から成る第２補助膜（８）が全面に亘って析出され、その 際第１補助膜（４）の間口部（６）はＳｉ０２で充填され、第２補助膜（８）は 第１補助膜（４）に対して選択的にエッチバックされ、それにより第１補助膜（ ４）の表面が露出され、開口部（６）内にはＳｉＯ２から成るスペースホルダ（ ８１）が残され、第１補助膜（４）はＳｉ０２に対して選択的に完全に除去され 、ドープされたポリシリコン膜（９）が全面に亘って析出され、このポリシリコ ン膜（９）は、メモリ接続部（９１）を形成するために、スペースホルダ（８ｌ ）の内側の面及びスペースホルダ（８１）の側壁がメモリ接続部（９１）によっ て覆われかつそれぞれ前記スペースホルダ（８１）の上側領域におけるスペース ホルダ（８１）の表面が露出するようにパターン化され、スペースホルダ（８１ ）はメモリ接続部（９１）に対して選択的にほぼ除去され、 メモリ誘電体（１１）と、セル板（１２）としての導電膜とが全面に亘って形成 される、 ことを特徴とするＤＲＡＭセル用メモリコンデンサの製造方法。 ２．メモリ接続部（９１）を形成するためのドープされたポリシリコン膜（９） を析出する前に、基板（１）の表面におけるＳｌＯ２（３）には、メモリ接続部 （９１）を基板（１）の表面におけるＳｌＯ２（３）内に配置された導電パター ン（２）に電気的に結合する接触孔が明けられることを特徴とする請求項１記載 の方法。 ３．メモリ接続部（９１）を形成するためのドープされたポリシリコン膜（９） を析出した後、このドープされたポリシリコン膜（９）を完全に覆うホトレジス ト膜が設けられ、 このホトレジスト膜は背面露光されて現像され、それよりドープされたポリシリ コン膜（９）によって覆われているスペースホルダ（８１）の上側部分だけが露 出され、 異方性ドライエッチング工程においてドープされたポリシリコン膜（９）はＳｉ Ｏ２に対して選択的にパターン化され、その際スペースホルダ（８１）の水平面 が露出される ことを特徴とする請求項１又は２記載の方法。 ４．第１補助膜（４）のパターン化後で第２補助膜（８）の析出前に、第１補助 膜（４）内の開口部（６）の内径の半分よりも薄いＳｉ３Ｎ４膜（７）が析出さ れ、 第２補助膜（８）のエッチバックの際第１補助膜（４）の領域におけるＳｉ３Ｎ ４膜の表面が露出され、 Ｓｉ３Ｎ４エッチングはポリシリコンに対して選択的に実施され、その際第１補 助膜（４）の表面が露出され、 メモリ接続部（９１）の形成後、スペースホルダ（８１）はＳｉ３Ｎ４に対して 選択的に行われるＳｉＯ２エッチングによって除去され、引き続いてＳｉ３Ｎ４ エッチングがポリシリコン及びＳ１０２に対して選択的に実施され、その際Ｓｉ ３Ｎ４膜（７）の残留物が除去されることを特徴とする請求項１乃至３の１つに 記載の方法。 ５．第１補助膜（４）のパターン化はホトレジストマスク（５）を使用してドラ イエッチング工程にて行われることを特徴とする請求項１乃至４の１つに記載の 方法。 ６．第２補助膜（８）は共形析出によって形成されることを特徴とする請求項１ 乃至５の１つに記載の方法。 ７．メモリ誘電体（１１）は熱ＳｉＯ２，Ｓｉ３Ｎ４及び熱ＳｉＯ２から成る多 層膜として形成されることを特徴とする請求項１乃至６の１つに記載の方法。 ８．セル板（１２）はドープされたポリシリコンから形成されることを特徴とす る請求項１乃至７の１つに記載の方法。 ９．第１補助膜（４）の析出前に基板にスタックドキャパシタ型ＤＲＡＭセル用 のピント線及びワード線を備えたトランジスタが作られることを特徴とする請求 項１乃至８の１つに記載の方法。