JPH07506704A - 多層プリント回路基板 - Google Patents

多層プリント回路基板

Info

Publication number
JPH07506704A
JPH07506704A JP7502274A JP50227494A JPH07506704A JP H07506704 A JPH07506704 A JP H07506704A JP 7502274 A JP7502274 A JP 7502274A JP 50227494 A JP50227494 A JP 50227494A JP H07506704 A JPH07506704 A JP H07506704A
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
edge
multilayer printed
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7502274A
Other languages
English (en)
Other versions
JP2794136B2 (ja
Inventor
マークス・ダイエター・オットー
ウォン・ラリー・クム・チョン
Original Assignee
ノーザン・テレコム・リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ノーザン・テレコム・リミテッド filed Critical ノーザン・テレコム・リミテッド
Publication of JPH07506704A publication Critical patent/JPH07506704A/ja
Application granted granted Critical
Publication of JP2794136B2 publication Critical patent/JP2794136B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007Casings
    • H05K9/002Casings with localised screening
    • H05K9/0039Galvanic coupling of ground layer on printed circuit board [PCB] to conductive casing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0707Shielding
    • H05K2201/0715Shielding provided by an outer layer of PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854Hole or via having special cross-section, e.g. elliptical
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49016Antenna or wave energy "plumbing" making
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の名称 多層プリント回路基板 (産業上の利用分野) 本発明は、多層プリント回路基板に関する。
(従来の技術) プリント回路基板は、上層および/または下層としての信号層を有するものから 、信号層の間に絶縁層をサンドイッチにした複数の信号層を有する構造に進展し た。プリント回路基板製造業者は、構造内に配置され、電源または接地用の信号 層から絶縁された複数の金属層をしばしば供給する。信号および金属層は、所定 の長さで切れ、完成したプリント回路基板の縁まで届かない。こうして完成した プリント回路基板の周辺部に3次元の自由空間が作られ、表面プレートとプリン ト回路基板固定板を印刷プリント回路基板に留める金具が取り付けられる。
金属層が電源または接地に接続されている時、動作時に、それぞれ電源面、接地 面と呼ばれる。電源面、接地面は、設計者にとって便利な接続技術を供給する。
そこでは、多層プリント回路基板の一番外側の表面上に取り付けられた電子部品 、および構造を貫通したメッキ貫通孔内ではんだづけされたリードを有する電子 部品へ電力供給や接地が必要となる。接地面層の隣に配置され、絶縁されている 信号面層は、既知のマイクロストリップまたはストリップライン技術を利用する ことができる。これにより、エンジニアは信号層上に位置づけられた信号トラッ クのインピーダンス特性を制御できる。10層程度の多層プリント回路基板の使 用は、通信産業界では日常的になっている。
プリント回路基板技術の進歩に伴い、以前より速く動作する論理ファミリが開発 された。これらのより高速で動作する集積回路は、論理ゼロから論理1(立ち上 がり時間)のスイッチング、または論理1から論理ゼロ(立ち下がり時間)のス イッチングが少ない時間で済む。
(発明が解決しようとする課題) 集積回路が1つの論理状態から他の状態にスイッチングする時間と、関連信号ト ラッキング層から発生する電磁放射の大きさとの間に直接の相関関係が存在する ことは、電子産業界ではよく知られている。簡単に言えば、スイッチング時間が 速ければ、本来的に、これらの高速度で動作している集積回路を有するプリント 回路基板の信号層から放出される電磁放射がより大きいことを意味する。プリン ト回路基板から発している電磁放射は、近接したプリント回路基板中の信号を劣 化させたり、近くにあるラジオやテレビ信号の受信に影響を及ぼすことがある。
近年、匿界中の国の規制機関は、国内で使用される電子装置がら発せられる電磁 放射のレベルに非常に厳しい制限を課している。一般的に、この制限に適合しな い電子装置は、これらの国で使用することも販売することも許されない。
電子装置の製造業者は、装置が発する電磁放射のレベルを抑制、制限するために 多大な努力を払ってきた。ある製造業者は、プリント回路基板をそっくりファラ デーかごに入れかつ支持する金属ケースを製造した。他の製造業者は、ファラデ ーかごの中に電子装置の棚または均一なフレームを置くことで、電子装置から発 する電磁放射を抑えようとした。これらの方法で電磁放射を減することもできる が、高価であり、装置の1員および大きさも増す。また、同じフレームまたは棚 内の他の電子回路から放出された電磁放射によって近くにある高感度の電子回路 が劣化する、という問題も解決されていない。
最近のアプローチでは、電子回路からの放射レベルを減じるため、発生源つまり プリント回路基板において制限を加えている。最上層および最下層に金属シール ド層を使用し、シールド層が地上電位に接続されるようなプリント回路基板を製 造することで、電磁放射を抑えようと試みた多層プリント回路基板の製造業者も いる。金属シールド層は、内部導電表面および外部導電表面を有する。信号層の 電気信号から生じる電磁界は、上部および/または下部金属シールド層の内部表 面上に無線周波電流を誘導する。これらのある無線周波電流は、金属シールド層 の内部表面に沿ってのみ流れることもあるが、最終的には外側の表面のパスに通 じる。上部または下部シールド層の外側の表面に沿って流れる無線周波電流は、 最終的には多層プリント回路基板から外部に発する電磁放射となる。上部および 下部シールド層を有するプリント回路基板を使用する製造業者の多くは、プリン ト回路基板を含む棚または装置キャビネットをファラデーかごに効果的に囲いこ むようにする。
先行技術を用いた多層プリント回路基板に関する第2の既知の問題は、接地面イ ンピーダンスである。1以上の内部接地面を有する先行技術の多層プリント回路 基板は、典型的には接地面を電気的に上部と下部の金属シールド層に接続してい る。これにはプリント回路基板の表面間に配置された所定のパターンのメッキ貫 通孔が使用される。メッキ貫通孔は、高インダクタンス接続になり、動作時にお いて、この様に接続された接地面は同じ電圧ポテンシャルでない事が多い。接地 面が高感度の電子装置に関連することを考慮すると、すべての接地面が共通の変 化しないポテンシャルを有することが望ましい。電気的接続を供給するために内 部接地面と金属シールド層の間に複数のメッキ貫通孔を使用することによって生 じるもう一つの弊害は、この孔がプリント回路基板を通して延びているので、エ ンジニアがプリント回路基板内の信号層上に信号トラックを配線するとき、障害 になる点である。
(課題を解決するための手段) 本発明は上述の問題を最小にする多層プリント回路基板を供給する。
本発明の一見地によれば、本発明は、2つの外部導電層、電気導電信号層、導電 層と信号層の間に配置された絶縁層から成り、その外部導電層はサンドイッチ構 造の最上層および最下層のシールド層を供給するサンドイッチ構造と:そのサン ドイッチ構造の少くとも1つのエツジ上に供給され、外部導電層まで延び、外部 導電層のそれぞれと電気的に直接接続された導電エツジ・シールド層から成るエ ツジ・シールド手段と;から構成される多層プリント回路基板を提供する。
上述の発明は、背面パネルまたは電子システムで使用されるパネルを含む全ての プリント回路基板に適用される。しかしながら、多層プリント回路基板のある信 号層が高周波数信号のみをトラッキングし、他の層が電磁放射にあまり寄与しな い全ての他の必要な信号層をトラッキングするようにすることもできる。
そのような場合、このサンドインチ構造は高周波信号をトラッキングする連続層 、およびサンドイッチ構造の関連絶縁層および外部導電層を供給する。
サンドイッチ構造は、プリント回路基板の全部の層のある部分のみを含み、サン ドイッチ構造の各外部導電層、すなわちシールド層をプリント回路基板全体の内 部層として配置することもできる。すべての他の層は、サンドイッチ構造の外側 に配置され、絶縁層によってそれを分離することもできる。
好ましくは、このサンドイッチ構造は、接地面を供給するための少なくとも1つ の内部導電層を含み、その内部導電層は、絶縁層によって物理的に外部導電層と 信号層から隔てられ、電気的に直接エツジ・シールド手段に接続される。
動作中は、この様に接続された接地面が接地層(すなわち動作中に接地される外 部シールド層)に接続された低インピーダンスを有する接地面を供給する。
エツジ・シールド手段へ直接接続される表面領域がより大きくかつ連続になれば 、低インダクタンスを有する電気接続が可能となり、動作中、すべての接地面が 一定で変化しないポテンシャルを有することができる。
第2の利点は、内部接地面を直接エツジ・シールド手段に接続することによって 得られ、設計中に、プリント回路基板内の信号層上の信号トラックを経路選択し 、直接に電気的な接続をする場合でもエンジニアにとって何等の障害にもならな い。
エツジ・シールドは、1つのエツジ上またはサンドイッチ構造の複数のエツジ上 に供給できる。誘導された無線周波電流からの放射をシールドする程度は、もち ろんエツジ・シールドの量に依存する。
しかしながら、好ましくは、多層プリント基板は、サンドイッチ構造のすべての エツジ表面上にエツジ・シールドを含むことができ、それによって、誘導さ、れ た無線周波電流の大多数は、上部および下部シールド層の内部表面上のみに流れ 、2つの外部導電層によって放射は減少する。
上部および下部シールド層と組み合わされた多層プリント回路基板のサンドイン チ構造のすべてのエツジ表面上にエツジ・シールドを供給することによって、フ ァラデイーかごを有するサンドイッチ構造を効果的に供給できる。
上部または下部シールドの外部表面から放射される電磁放射は、すべてのエツジ 表面上にエツジ・シールドを有するプリント回路基板を使用し、無線周波電流が 上部または下部の内部表面に沿ってのみ流れるようにすることによって実質的に 減少できる。上部または下部のシールド層とエツジ・シールド層の組み合わせに よるシールドによって、上部または下部の内部表面に沿って流れる誘導された高 周波電流は、多層プリント回路基板のサンドイッチ構造内に閉じこめられる。
したがって、上部または下部のシールド層の外部表面に届(誘導された無線周波 電流から生じる放射は非常に小さくなる。
多層プリント回路基板の実際的な構造においては、全エツジ表面をカバーするエ ツジ表面上のシールド材料は、シールドされていない複数のエツジ表面領域を除 いて、十分に小さい幅寸法を有する。各エツジの表面領域は、高周波エネルギに 対して望まれた減衰バリヤを供給する。幅寸法をほぼ0. 3センチメートルと すると、1ギガヘルツ程度の高周波エネルギを約30デシベル減衰させることが できる。
好ましくは、実際の構成は、サンドイッチ構造に延びる開口手段と、その開口手 段を通じて延び、電気的に上部および下部導電層と接続される導電手段とを有し 、その開口手段は、シールド手段を有しない少なくとも1つのエツジ表面領域の 内側に配置され、その表面領域に向う高周波エネルギを減衰させる。
この開口手段は、所定のパターンのサンドイッチ構造を通して延びる複数の孔を 含むことができる。導体手段は番孔の内部表面に供給される電気導体を含む。
さらに、導体を含まないエツジ領域の内側に開口手段を供給し、プリント回路基 板の上部および/または下部金属シールド層の外部表面に届(無線周波電流の量 を減衰させる。
本発明の他の見地によれば、本発明は、サンドイッチ構造中にプリント回路基板 を製造する方法においてニブリント回路基板の位置を表す中央領域とその中央領 域の外側の境界領域とを有するプロセス・パネルを供給し、このプロセス・パネ ルは、信号層とその信号層の間にある絶縁層とから構成されるサンドイッチ構造 を含み;そのプロセス・パネルを通して回路基板境界開口を形成し、中央領域の 周囲に離れて配置された開口は、境界領域と中央領域間にブリッジを形成し、各 開口の各表面の一部は、プリント回路基板の層に対してエツジ中の一部を供給し ;境界開口の表面およびブリッジを含むプロセス・パネルの全表面上に導電材料 を供給し:境界開口と境界開口との間のブリッジを切断し、プロセス・パネルか らサンドイッチ構造のシールド層として外部導電層を形成する導電材料を有する プリント回路基板を切り離し、境界開口表面上の導電材料は開口表面の一部にエ ツジ・シールドを形成し、その表面は、ブリッジを切断することによって作られ る導電材料がないエツジ領域と共にプリント回路基板の一部を形成する多層プリ ント回路基板の製造方法を提供する。
さらに、本発明の他の見地によれば、本発明は、サンドイッチ構造中にプリント 回路基板を製造する方法においてニブリント回路基板の位置を表す中央領域と中 央領域の外側の境界領域とを有すプロセス・パネルを供給し、このプロセス・パ ネルは、信号層とその信号層の間にある絶縁層とから構成されるサンドイッチ構 造を含み;そのプロセス・パネルを通して回路基板境界開口を形成し、中央領域 の周囲に離れて配置された開口は、境界領域と中央領域間にブリッジを形成し、 各開口の各表面の一部は、プリント回路基板の層に対してエツジ中の一部を供給 し、境界開口の表面およびブリッジを含むプロセス・パネルの全表面上に銅の無 電界コーティングを行い;境界領域上の無電界コーティングに電流を流すことに よって、無電界コーティング銅の全表面に銅の無電界層を形成し、この電流は、 ブリッジ無電界コーティングに沿って境界領域から中央領域へ流れ、また、中央 領域の無電界コーティングに沿って、境界開口の無電界コーティングに沿って流 れ;境界開口と境界開口との間のブリッジを切断し、プロセス・パネルから回路 基板を切り離し、外部導電シールド層を形成する銅の層が、プリント回路基板の サンドイッチ構造の一部として形成され、銅の層は開口表面の一部にエツジ・シ ールドを形成し、その表面は、ブリッジを切断することによって作られる銅がな いエツジ領域と共に回路基板の一部を形成する多層プリント回路基板の製造方法 を提供する。
両主要表面およびエツジ上にシールドを供給するために、プリント回路基板を製 造し、電気メツキプロセスを用いることは、共に経済的で、効果的である。さら に、従来の方法のプリント回路基板製造工程のステップにさらに別のステップを 加えることによって、多層プリント回路基板の製造業者がプリント回路基板の周 りにほぼ連続したシールドを効果的に供給できる。開口手段に対してドリルで孔 をあけるようなことは、すでに既存の穿孔ステップであって、追加される別のス テップとは言えない。
この方法の実行において、プロセス・パネルを用いて、少(とも1つの位置にお ける境界領域中に外部に延びる導電層からなる信号層および絶縁層からなる層を 供給することが好ましい。その後、回路基板境界開口を形成し、導N層のエツジ を露出する。その後、露出されたエツジ上に銅の無電界コーティングが行われ、 次に形成される電気メツキ層と電気的な接続が行われる。したがって、電気的接 続が、導電層とその外部層間に行われ、それによって、通常接地目的で行われる メッキ貫通孔は不要となり、それにより、プリント回路基板設計により大きな自 由度が生まれる。
図面の簡単な説明 図1は、先行技術の多層プリント回路基板の端部の等角断面図である。
図2は、先行技術の多層プリント回路基板の製造途中を示す図である。
図3は、本実施例の多層プリント回路基板の端部を見た図である図4は、図3の 線4−4に沿って切断された多層プリント回路基板の等角断面図である 図5は、製造中の1段階における本実施例の多層プリント回路基板の平面図であ 図6は、製造段階における図5の線6−6に沿って切断された多層プリント回路 基板の断面図図である。
(実施例) 図1において、先行技術による多層プリント回路基板10は、複数の内部信号層 12、電力面として使用される導電層14、接地面として使用される導電層15 を交互に重ね合わせて構成される。信号層12および導電層14.15は、絶縁 層16によって互いに分離される。すべての信号層12、導電層14.15は、 完成したプリント回路基板10のエツジ19まで延びず、所定の距離で切れてい る。完成したプリント回路基板の周辺部領域を形成するこの小さな三次元の空き スペースは、表面プレートおよびプリント回路基板を結合する機械的な留め金具 として使用される。内部信号層12からの電磁放射をいくらか減衰させるために 、サンドイッチ構造の最上部層20および最下部層22は同じく導電層となって いる。この回路基板が動作中は、最上部導電層および最下部導電層22は、典型 的には電気的アースポテンシャルに接続される。プリント回路基板10を通して 延びているメッキ貫通孔24は、最上部導電層20と最下部導電層22を電気的 に接続するために使用される。接地面として使われる内部導電層15は、動作時 には、最上部導電層20と最下部導電層22に既知の方法で接続される。層12 および層14には孔24のまわりに隙間を設け、層12および層14はメッキ貫 通孔から既知の方法で電気的に絶縁される。集積回路位置18(最上部層20に 長方形の輪郭で示されている)は、銅のような導電層でメッキされた関連孔28 を有し、必要に応じて、集積回路端子ピン(図示されていない)と信号層12ま たは導電層14.15を電気的に接続する。
従来、多層プリント回路基板10を製造中、プリント回路基板製造用のプロセス ・パネル30(図2)を使用した。このプロセス・パネル30は、平面図では、 最終的な多層プリント回路基板10(図2の点線で示されている)より太き(、 プリント回路基板10はプロセス・パネル30によって連続した境界領域32に 囲まれている。この境界領域32は、プリント回路基板10の製造中に、以下に 記述するように、プリント回路基板lOを取り扱うために必要である。プリント 回路基板10上に穿孔する間、境界領域32は表示に使用され、この目的のため に表示孔35を有する。現在のプリント回路基板の大多数は、ロボットを使用し て定位置に挿入される関連回路部品を有するので、正確な孔の位置が重要である 。
プロセス・パネル30で次の従来の電気メツキステップのために、従来の無電解 処理ステップが必要となる。この従来の電気メツキステップは、孔28と24の 表面全部と境界領域32の外側周辺部エツジを含むプロセス・パネル30のすべ ての外部表面すべてを銅の層で皮膜する。無電解処理ステップを行うため、プロ セス・パネル30は、プロセス・パネル30の境界領域32に取り付けられたク ランプ33(図2)によって、銅の溶液中に垂直に維持される。次の電気メツキ ステップでは、電極クランプ(構造的にクランプ33と同じ)は、銅の溶液中で プロセス・パネル30の一辺に沿った境界領域32でプロセス・パネル30を支 え、電流をプロセス・パネルの表面に流す。
製造工程がすべて終了すると、多層プリント回路基板10はプロセス・/(ネル 30から切り離され(図2の点線に沿って)、境界領域32は破棄される。その 結果、多層プリント回路基板10(図1)において、サントイ・ソチ構造の最上 部層20と最下部層22に銅の皮膜が施されるが、図2の点線で切断され、露出 したエツジ19のまわりには銅が全(ない。
従来の基板では、エツジ・シールドがないので、誘導された無線周波電流から放 射が生じやすいというだけでなく、基板製造工程のどの過程でも、工・ノジ・シ ールドが供給されていなかった。
以下の実施例の構造部品は、図1および図2の先行技術構造に似ているので、便 宜上同じ参照番号を付ける。
図3および図4で示される本発明の実施例において、多層プリント回路基板60 はサンドイッチ構造であり、複数の内部信号層12、接地面として使用される導 電層70、電源面として使用される導電層14を有する。各層は、絶縁層16に より分離される。このサンドイッチ構造の最上層20、最下層22は、同じく導 電層であり、動作中は電気的アースポテンシャルに接続される。集積回路位置1 8は、関連のメッキ貫通孔28を有し、これは集積回路端子ピン(図示されてい ない)と信号層12、あるいは導電層14と70との間に必要に応じて電気的に 接続が行われる。
多層プリント回路基板60は、以下の点で先行技術と異なる。多層プリント回路 基板60は、完全にエツジがシールドされている点が基本的に先行技術と異なる 。これは、各エツジに沿って延び、サンドイッチ構造50の工・ノジ表面すべて をカバーする導電エツジ・シールド層43によってプリント回路基板の各層・ソ ジに供給されるが、隙間の空いた複数の小さなエツジ領域52は、導電材がない ので除外される。エツジ表面50の導電エツジ・シールド層43は、最上部導電 層20と最下部導電層22に延び、外側の各導電層に直接電気的に接続される。
エツジ領域52を除き、導電エツジ・シールド層43、導電最上層20および最 下部導電層22に連続した電気的接続が行われる。
開口手段はメッキ貫通シールド孔46によってサンドイッチ構造を通して延び、 最上部導電層20、最下部導電層22を電気的に接続し、図3に示されるように 、エツジ領域52のすぐ内側に所定のパターンで配置される。シールド孔46は 2列に千鳥状に配列される。
エツジ領域52が導電材料を有しないのは、以下に記述する多層プリント回路基 板の製造プロセスに関係がある。導電材料が全くないエツジ領域52は、導電シ ールド層43を効果的に阻止する。しかし、エツジ領域52の幅が最少限度に保 たれるならば、シールドはまだ効果的に達成される。約0.3センチメートル幅 のエツジ領域は、約1ギガヘルツ(1xlO” Hz)程度で30デシベル以上 の高周波エネルギを減衰させる。シールド孔46の追加により、より一層の減衰 ポテンシャルも可能である。シールド孔の間の間隔をエツジ領域52の輻より大 幅に狭くすることは、孔をあけるだけなので簡単である。これらの孔が、図3お よび図5のように、すなわち、領域52の内部に配置されるなら、エツジ領域5 2によって形成された導電シールド層43内のブレークまたは開口を効果的に減 らすことができる。さらに、これらの孔によって、最上部導電面、最下部導電面 の内部表面に流れる誘導された無線周波電流が外側の表面に達し、流れ出て放射 されるのを防ぐ。
信号層12および導電層14は、基板60の内部でそのエツジに届かず、この点 ては図1および図2の先行技術構造に似ている。図4で示されるように、信号層 12および導電層14は、エツジ・シールド層43から隔てられる。しかし、こ の実施例において、接地面として使用される導電層70は、エツジ表面50まで 延び、エツジ・シールド層43に接合され、電気的に接続される。
図5に示されるように、多層プリント回路基板60は、プロセス・パネル72か ら作られ、基本的には従来技術を使用した層からつくられる。プロセス・パネル 72の構成の重要な相違点は、接地面として使われるすべての導電層70は、最 初のプロセス・パネルに層70aによって作られ、図5の点線および図6の実線 で示されるように、多層プリント回路基板60(図5および6の鎖線で示される )の最終寸法を越え、境界領域74まで延びているが、従来の導電層14および 信号層12は、多層プリント回路基板60の最終寸法まで届かないことである。
はぼ完成した段階のプロセス・パネルは、部品の端子ピン、シールド、接続目的 および留め金具等に使用される全ての孔28.46を含み、これは適当な位置に 孔明けされている。
プロセス・パネル72上の所定位置は、境界領域74内に延び、回路基板境界開 口を供給している。これは、サンドイッチ構造を通して延びる、複数の直列スロ ット40の形をとる。スロット40はこのように位置づけられているので、その 中に配置された側面42は最終的な多層プリント回路基板60のエツジ50の一 部を形成する。スロット40を形成することによって、各スロット40の内部に 配置された側面42に沿って導電層70aのカットエツジが露出される。側面4 2は、ブリッジ44の幅より長い。所定のスペースまたは隣接するスロット40 間のブリッジ44が必要であるのは、製造工程の残りの工程において、プリント 回路基板60が、構造的にプロセス・パネル72で支持されるようにするためで ある。図5および図6に示されるように、シールド孔46の形状を有する開口手 段は、所定のパターンでサンドイッチ構造を貝き、ブリッジ44のすぐ内側に穿 孔される。シールド孔46は2列に置かれ、前述のように、孔の列は千鳥状にな っている。
無電界ステップは、プロセス・パネル72のすべての外部表面上に導電コーティ ングを行い、全スロット40およびシールド孔46を含む開口のすべてにも行わ れる。無電界プロセス・ステップは、プロセス・パネル72が次の電気メツキス テップを行う準備をさせる。
電気メツキステップにおいては、電極クランプ部品(図示されていない)を境界 領域74上に固定し、プロセス・パネル72を、例えば、銅の溶液に浸し、電気 メッキを施すのに十分な電流をプロセス・パネル表面に流す点で図2に似ている 。プロセス・パネル72を電気メッキすると、パネル72のすべての露出された 表面(導電コーティング等)が銅の皮膜で覆われる。例えば、電気メツキステッ プは、最上部導電層20と最下部導電層22をメッキし、導電層20と導電層が 形成されるとき、スロット40の表面も同時に導電層をメッキする。さらに、ス ロットの内部表面42上の銅皮膜は、各スロット40の内部表面42に沿ってす べての導電層70の露出されたカットエツジに電気コンタクトを形成する。電気 メツキステップは、シールド孔46の表面を効果的にメッキすることにより、開 口手段中に導電膜を供給する。
プロセス・パネル72からの多層プリント回路基板60を切り離すのは、簡単に 達成できる。多層プリント回路基板60の4つの各側面上の各ブリッジ44を、 対応するスロット40の内部表面42と同一直線上にあるラインに沿って切断す ればよいのである。図3に示される完成した多層プリント回路基板60は、スロ ット40中の表面42にメッキすることによって、導電エツジ・シールド層43 で覆われたエツジ表面50を有する。ブリッジ44の部分の切断されたエツジ境 界領域52には、導電材料がないので、サンドイッチ構造の小さな一部が露出す る。導電(電気メッキした)エツジ・シールド層43は、最上部導電層20およ び最下部導電層22と一体化されている。
ブリッジ44の数、あるいはブリッジ44の表面領域は、必要とされる電気メツ キ電流が電極クランプ(図示されていない)から境界領域74を介して、最上部 導電層20と最下部導電層22に低抵抗バスを供給し、スロット40の表面42 を電気メッキするのに十分な大きさでなければならない。前述のように、放射を 減らすためには、ブリッジ44の幅またはスロット間の間隔の幅を最少限度に保 ち、エツジ領域52を狭めることが望ましい。放射という観点から見ると、長い ブリッジを有する少ない数の長いスロットよりも、比較的小さい関連ブリッジを 有するスロットが複数ある方が好ましい。
サンドイッチ構造の最上部導電層20と最下部導電層22は、多層プリント回路 基板の一番外側でなくてもよい。本発明の他の実施例(図示されていない)にお いては、多層プリント回路基板は1以上の絶縁層または信号層を有し、サンドイ ッチ構造の外側に配置される。従ワて、動作時に放射を行う信号層のみをシール ドすればよいと考えられる。そのような信号層はサンドイッチ構造の一部をなし 、動作中の信号層が放射しないようにシールドされ、絶縁層はサンドイッチ構造 の外側に置かれてプリント回路基板の厚さの残りを形成することができる。
開口手段、シールド孔46または開口手段とシールド孔46との結合の他の実施 例として、別のプロセス・ステップによって導電材52を欠いた領域を銅(導電 )塗料のような材料で簡単に覆う手段を用いて、連続したエツジ・シールドを効 果的に形成できる。これによって最上部導電層20と最下部導電層22が一体と なる。
他の実施例(図示されていない)では、多層プリント回路基板内の複数のシール ド孔46が、エツジ領域52の領域中に配置された幅の狭いスロットに置き換え られ、領域52のいずれかの側のエツジ・シールド層43と重複する部分を有す る。
最上部導電層20と最下部導電層22間に供給されるシールドおよびエツジ・シ ールド層43、シールド孔46で供給されるシールドは、実質的に、サンドイッ チ構造内に誘導された高周波電流を閉じこめる。したがって、多層プリント回路 基板から放出される放射は減少される。
接地面として使用される導電層70は、動作時にエツジ・シールド層43と直接 接続され、その結果、外側のシールド層20.22に接続され、低インピーダン スパスを有するグラウンドに接地される。層70のエツジ・シールド層に直接接 続することによって得られるほぼ連続した大きな表面領域は、多層プリント回路 基板内ですべて接地面となり、動作時には、接地面全体で一部カリ変化しないポ テンシャルを有する。同様に、この方法で接地面を直接接続すると、信号トラッ クを多層プリント回路基板の一層上に配置する場合、設計の障害とはならない。
言い換えると、接地面との接地接続のためのメッキ貫通孔をなくすことができる 。
PRIORART フロントページの続き (72)発明者 ウォン・ラリ−・クム・チョシアメリカ合衆国、ティーエック ス 75082゜リチャードソン、クリスタル スプリングス レーン 299 1

Claims (1)

  1. 【特許請求の範囲】 1.多層プリント回路基板(60)において:2つの外部導電層(20、22) 、電気導電信号層(12)、導電層(20、22)と信号層(12)の間に配置 された絶縁層(16)から成り、前記外部導電層(20、22)はサンドイッチ 構造の最上層および最下層のシールド層をなすサンドイッチ構造と; サンドイッチ構造の少くとも1つのエッジ(50)上に供給され、外部導電層( 20、22)まで延び、外部導電層(20、22)のそれぞれと電気的に直接接 続された導電エッジ・シールド層(43)から成るエッジ・シールド手段と;か ら構成されることを特徴とする多層プリント回路基板。 2.請求項1記載の多層プリント回路基板において:前記サンドイッチ構造は、 接地面を供給するための少なくとも1つの内部導電層(70)を含み、その内部 導電層(70)は、絶縁層(16)によって物理的に外部導電層(20、22) と信号層(12)から隔てられ、電気的に直接エッジ・シールド手段に接続され ることを特徴とする多層プリント回路基板。 3.請求項1記載の多層プリント回路基板において:前記エッジ・シールド手段 は、サンドイッチ構造の1つのエッジ表面(50)上にのみ供給されることを特 徴とする多層プリント回路基板。 4.請求項2記載の多層プリント回路基板において:前記エッジ・シールド手段 は、サンドイッチ構造の1つのエッジ表面(50)上にのみ供給されることを特 徴とする多層プリント回路基板。 5.請求項1記載の多層プリント回路基板において:前記エッジ・シールド手段 は、サンドイッチ構造の全てのエッジ表面(50)上に供給されることを特徴と する多層プリント回路基板。 6.請求項2記載の多層プリント回路基板において:前記エッジ・シールド手段 は、サンドイッチ構造の全てのエッジ表面(50)上に供給されることを特徴と する多層プリント回路基板。 7.請求項5記載の多層プリント回路基板において:前記エッジ・シールド手段 は、複数の間隔のあいたシールド手段を有しないエッジ表面領域(52)以外の 全てのエッジ表面(50)をカバーし、その各エッジ表面領域(52)は、高周 波エネルギに対して望ましい減衰バリアを供給できるような狭幅寸法を有するこ とを特徴とする多層プリント回路基板。 8.請求項6記載の多層プリント回路基板において:前記エッジ・シールド手段 は、複数の間隔のあいたシールド手段を有しないエッジ表面領域(52)以外の 全てのエッジ表面(50)をカバーし、その各エッジ表面領域(52)は、高周 波エネルギに対して望ましい減衰バリアを供給できるような狭幅寸法を有するこ とを特徴とする多層プリント回路基板。 9.請求項7記載の多層プリント回路基板において:前記のシールド手段を有し ない各エッジ表面領域(52)の基板周辺の幅寸法は約0.3cm以下であり、 1ギガヘルツ程度の高周波エネルギに対して少くとも30デシベルの減衰を供給 することを特徴とする多層プリント回路基板。 10.請求項8記載の多層プリント回路基板において:前記のシールド手段を有 しない各エッジ表面領域(52)の基板周辺の幅寸法は約0.3cm以下であり 、1ギガヘルツ程度の高周波エネルギに対して少くとも30デシベルの減衰を供 給することを特徴とする多層プリント回路基板。 11.請求項7記載の多層プリント回路基板において:さらに、サンドイッチ構 造に延びる開口手段と、その開口手段を通じて延び、電気的に上部および下部導 電層と接続される導電手段とを有し、その開口手段は、シールド手段を有しない 少なくとも1つのエッジ表面領域(52)の内側に配置され、前記表面領域に向 う高周波エネルギを減衰させることを特徴とする多層プリント回路基板。 12.請求項8記載の多層プリント回路基板において:さらに、サンドイッチ構 造に延びる開口手段と、その開口手段を通じて延び、電気的に上部および下部導 電層と接続される導電手段とを有し、その開口手段は、シールド手段を有しない 少なくとも1つのエッジ表面領域(52)の内側に配置され、前記表面領域に向 う高周波エネルギを減衰させることを特徴とする多層プリント回路基板。 13.請求項11記載の多層プリント回路基板において:前記の少くとも1つの エッジ表面領域(52)に関して、開口手段は所定のパターンのサンドイッチ構 造を通して延びた複数の孔(46)を含み、前記導電手段は、各孔(46)の内 部表面に供給された導電体を含むことを特徴とする多層プリント回路基板。 14.請求項12記載の多層プリント回路基板において:前記の少くとも1つの エッジ表面領域(52)に関して、開口手段は所定のパターンのサンドイッチ構 造を通して延びた複数の孔(46)を含み、前記導電手段は、各孔(46)の内 部表面に供給された導電体を含むことを特徴とする多層プリント回路基板。 15.請求項1記載の多層プリント回路基板において:前記エッジ・シールド導 電層(43)は、電気メッキ層であることを特徴とする多層プリント回路基板。 16.サンドイッチ構造中に複数の層を有するプリント回路基板(60)を製造 する方法において: プリント回路基板の位置を表す中央領域とその中央領域の外側の境界領域(74 )とを有するプロセス・パネル(72)を供給し、このプロセス・パネル(72 )は、信号層(12)とその信号層(12)の間にある絶縁層(16)とから構 成されるサンドイッチ構造を含み;前記プロセス・パネル(72)を通して回路 基板境界開口(40)を形成し、中央領域の周囲に離れて配置された開口(40 )は、境界領域(74)と中央領域間にブリッジ(44)を形成し、各開口(4 0)の各表面(42)の一部は、プリント回路基板(60)の層に対してエッジ 中の一部を供給し;境界開口(40)の表面(42)およびブリッジ(44)を 含むプロセス・パネル(72)の全表面上に導電材料を供給し;境界開口(40 )と境界開口(40)との間のブリッジ(44)を切断し、プロセス・パネル( 72)からサンドイッチ構造のシールド層として外部導電層を形成する導電材料 (20、22)を有するプリント回路基板(60)を切り離し、境界開口(40 )の前記表面(42)上の導電材料(43)は開口表面(42)の一部にエッジ ・シールドを形成し、その表面(42)は、ブリッジ(44)を切断することに よって作られる導電材料がないエッジ領域(52)と共にプリント回路基板の一 部を形成することを特徴とする多層プリント回路基板の製造方法。 17.請求項16記載の多層プリント回路基板の製造方法において:プロセス・ パネル(72)からプリント回路基板(60)を切断した後に、導電材料のない エッジ領域(52)をコーティングし、連続したエッジ・シールドを供給するこ とを特徴とする多層プリント回路基板の製造方法。 18.サンドイッチ構造中にプリント回路基板(60)を製造する方法において : プリント回路基板の位置を表す中央領域と中央領域の外側の境界領域(74)と を有すプロセス・パネル(72)を供給し、このプロセス・パネル(72)は、 信号層(12)とその信号層(12)の間にある絶縁層(16)とから構成され るサンドイッチ構造を含み; 前記プロセス・パネル(72)を通して回路基板境界開口(40)を形成し、中 央領域の周囲に離れて配置された開口(40)は、境界領域(74)と中央領域 間にブリッジ(44)を形成し、各開口(40)の各表面(42)の一部は、プ リント回路基板(60)の層に対してエッジ中の一部を供給し;境界開口(40 )の表面(42)およびブリッジ(44)を含むプロセス・パネル(72)の全 表面上に銅の無電界コーティングを供給し;境界領域(74)上の無電界コーテ ィングに電流を流すことによって、無電界コーティング銅の全表面に鋼の無電界 層を形成し、この電流は、ブリッジ(44)無電界コーティングに沿って境界領 域(74)から中央領域へ流れ、また、中央領域の無電界コーティングに沿って 、境界開口(40)の無電界コーティングに沿って流れ; 境界開口(40)と境界開口(40)との間のブリッジ(44)を切断し、プロ セス・パネル(72)から回路基板(60)を切り離し、外部導電シールド層を 形成する銅の層(20、22)が、プリント回路基板(60)のサンドイッチ構 造の一部として形成され、銅の層(43)は開口表面(42)の一部にエッジ・ シールドを形成し、その表面は、ブリッジ(44)を切断することによって作ら れる銅がないエッジ領域(52)と共に回路基板の一部を形成することを特徴と する多層プリント回路基板の製造方法。 19.請求項18記載のプリント回路基板の製造方法において:プリント回路基 板境界開口であるスロット(40)を形成し、このスロット(40)の表面(4 2)はプリント回路基板(60)の層のエッジ部を供給するスロット側面に沿っ ており、また、そのスロット(40)は、ブリッジ(44)を形成する端部から 分離されていることを特徴とする多層プリント回路基板の製造方法。 20.請求項19記載のプリント回路基板の製造方法において:各スロット(4 0)の端部は離れて形成され、スロット(40)間を切断した後に、切断によっ て作られたエッジ領域(52)の各々が、最大幅が0.3センチメートル程度の エッジ・シールドを有することを特徴とするプリント回路基板の製造方法。 21.請求項18記載のプリント回路基板の製造方法において:内部に信号層( 12)と絶縁層(16)とが交互に形成された導電層(70a)を有するプロセ ス・パネル(72)を供給し、この導電層(70a)は、少くとも1つの位置で 境界領域(74)中に延びており;回路基板境界開口(40)の形成中に、導電 層(70a)を介して少くとも1つの位置に少なくとも1つの開口(40)を形 成し、その開口によって形成された導電層のエッジが、開口(40)の前記部分 (42)に露出され;銅の(43)の無電界コーティングを開口(40)の前記 部分(42)上および導電層(70a)のエッジを有する導電構造中に供給する ことによって、導電層(70a)と銅の無電界層間で電気的接続を行うことを特 徴とするプリント回路基板の製造方法。 22.請求項18記載のプリント回路基板の製造方法において:プロセス・パネ ル(72)からプリント回路基板(60)を切断した後に、このプリント回路基 板のエッジの一部を形成する各開口(40)の各表面(42)の一部が切断され たブリッジ領域(52)より長くなるように、回路基板境界開口(40)を形成 することを特徴とするプリント回路基板の製造方法。
JP7502274A 1993-06-24 1994-06-15 多層プリント回路基板 Expired - Lifetime JP2794136B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US080,542 1993-06-24
US08/080,542 US5376759A (en) 1993-06-24 1993-06-24 Multiple layer printed circuit board

Publications (2)

Publication Number Publication Date
JPH07506704A true JPH07506704A (ja) 1995-07-20
JP2794136B2 JP2794136B2 (ja) 1998-09-03

Family

ID=22158058

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7502274A Expired - Lifetime JP2794136B2 (ja) 1993-06-24 1994-06-15 多層プリント回路基板

Country Status (7)

Country Link
US (2) US5376759A (ja)
EP (1) EP0656171B1 (ja)
JP (1) JP2794136B2 (ja)
CN (1) CN1039075C (ja)
CA (1) CA2142611C (ja)
DE (1) DE69401193T2 (ja)
WO (1) WO1995001086A1 (ja)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235775A (ja) * 1994-02-21 1995-09-05 Mitsubishi Electric Corp 多層プリント配線基板
US5614698A (en) * 1995-01-17 1997-03-25 Dell Usa, L.P. Circuit board apparatus with integral, edge-readable bar code structure, and associated methods
SE506941C2 (sv) * 1995-03-31 1998-03-02 Ericsson Telefon Ab L M Kretskort med interferensskärmande skikt
US5682298A (en) * 1996-06-13 1997-10-28 Hewlett-Packard Company Balancing power distribution in a power supply system with redundant power sources
JP3036629B2 (ja) * 1996-10-07 2000-04-24 富士ゼロックス株式会社 プリント配線基板装置
JP3926880B2 (ja) * 1997-03-31 2007-06-06 富士通株式会社 多層プリント板
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
US20020130739A1 (en) * 1998-09-10 2002-09-19 Cotton Martin A. Embedded waveguide and embedded electromagnetic shielding
DE19904105C1 (de) * 1999-02-02 2000-07-13 Siemens Audiologische Technik Abgeschirmte Schaltungsanordnung eines Hörgeräts
KR100655271B1 (ko) * 1999-03-13 2006-12-08 삼성전자주식회사 인쇄회로기판 장착구조
US6288344B1 (en) * 1999-08-20 2001-09-11 Cardiac Pacemakers, Inc. Integrated EMI shield utilizing a hybrid edge
US6444922B1 (en) * 1999-11-18 2002-09-03 Nortel Networks Limited Zero cross-talk signal line design
JP2001160663A (ja) * 1999-12-02 2001-06-12 Nec Corp 回路基板
JP2001210744A (ja) * 2000-01-25 2001-08-03 Nec Corp 回路基板
US6376779B1 (en) 2000-08-24 2002-04-23 Nortel Networks Limited Printed circuit board having a plurality of spaced apart scrap border support tabs
JP2002141248A (ja) * 2000-11-02 2002-05-17 Murata Mfg Co Ltd セラミック電子部品およびその製造方法
US6760227B2 (en) * 2000-11-02 2004-07-06 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and manufacturing method thereof
US6617526B2 (en) * 2001-04-23 2003-09-09 Lockheed Martin Corporation UHF ground interconnects
US20030085055A1 (en) * 2001-11-05 2003-05-08 Skinner Harry G Substrate design and process for reducing electromagnetic emission
US20030168249A1 (en) * 2002-02-14 2003-09-11 Ngk Spark Plug Co., Ltd. Wiring board and method for producing the same
DE10248112B4 (de) * 2002-09-09 2007-01-04 Ruwel Ag Verfahren zur Herstellung von gedruckten elektrischen Schaltungen
JP2004158605A (ja) * 2002-11-06 2004-06-03 Konica Minolta Holdings Inc プリント配線基板、及びプリント配線基板の導電性筐体への取付方法
ES2314409T3 (es) * 2003-07-02 2009-03-16 SIEMENS HOME AND OFFICE COMMUNICATIONS DEVICES GMBH & CO. KG Apantallamiento para componentes y/o circuitos electronicos amenazados por iem (interferencias electromagnetcas) de aparatos electronicos.
TW200611616A (en) * 2004-09-30 2006-04-01 Uli Electronics Inc Method for decreasing impedance of a power source in a printed circuit board
GB2439862A (en) 2005-03-01 2008-01-09 X2Y Attenuators Llc Conditioner with coplanar conductors
JP5022576B2 (ja) * 2005-07-08 2012-09-12 株式会社ジャパンディスプレイイースト 表示パネルおよび表示装置
JP3969453B1 (ja) * 2006-05-17 2007-09-05 株式会社村田製作所 ケース付き多層モジュール
KR101385094B1 (ko) * 2007-09-11 2014-04-14 삼성디스플레이 주식회사 인쇄회로기판, 이를 갖는 표시장치 및 이의 제조방법
US8077480B2 (en) 2008-11-26 2011-12-13 Rosemount Aerospace Inc. Faraday cage for camera
CN102271455A (zh) * 2010-06-03 2011-12-07 鸿富锦精密工业(深圳)有限公司 电路板
US8903047B1 (en) 2010-11-02 2014-12-02 Moxtek, Inc. High voltage circuit with arc protection
CN102740583B (zh) * 2011-03-31 2015-05-27 富士康(昆山)电脑接插件有限公司 电路板
US8952265B2 (en) * 2011-08-22 2015-02-10 Samsung Electro-Mechanics Co., Ltd. Electromagnetic interference noise reduction package board
CN102548194A (zh) * 2011-12-16 2012-07-04 广东电网公司电力科学研究院 一种智能电表主电路板的接地设计
CN102591495A (zh) * 2012-02-20 2012-07-18 安方高科电磁安全技术(北京)有限公司 低辐射鼠标
US9192084B2 (en) 2013-12-20 2015-11-17 Google Technology Holdings LLC Electronic devices and electronic circuits and methods for manufacturing the same
US9510439B2 (en) 2014-03-13 2016-11-29 Honeywell International Inc. Fault containment routing
CN114980523A (zh) * 2016-08-19 2022-08-30 奈科斯特金技术私人有限公司 用于制造印刷电路板的方法
US10798818B2 (en) 2017-04-13 2020-10-06 Astec International Limited Power supplies including shielded multilayer power transmission boards
KR102060739B1 (ko) * 2017-07-03 2019-12-31 (주)잉크테크 전자파 차폐 기능을 갖는 회로기판과 이의 제조방법 및 이를 이용한 평판 케이블
CN107466167B (zh) * 2017-08-10 2020-06-12 上海幂方电子科技有限公司 一种喷墨打印制备柔性印刷多层电路板的方法
CN107801296A (zh) * 2017-11-07 2018-03-13 上海斐讯数据通信技术有限公司 能够降低边缘辐射的印刷电路板及终端设备
CN110418491A (zh) * 2018-04-26 2019-11-05 三赢科技(深圳)有限公司 电路板及光学装置
EP3803273A4 (en) * 2018-10-29 2021-11-17 DJI Technology, Inc. REAL-TIME MAPPING TECHNIQUES IN A MOBILE OBJECT ENVIRONMENT
CN109600939B (zh) * 2018-10-30 2019-09-20 庆鼎精密电子(淮安)有限公司 薄型天线电路板的制作方法
US11096277B2 (en) * 2019-09-12 2021-08-17 International Business Machines Corporation Printed circuit board shielding and power distribution via edge plating
CN112822876B (zh) * 2020-12-28 2022-10-28 广州广合科技股份有限公司 内嵌立体金属基的印制电路板及其加工方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3469015A (en) * 1967-01-13 1969-09-23 Sierracin Corp Conductive panel
US4218578A (en) * 1978-08-04 1980-08-19 Burr-Brown Research Corp. RF Shield for an electronic component
US4633035A (en) * 1982-07-12 1986-12-30 Rogers Corporation Microwave circuit boards
JPS5911700A (ja) * 1982-07-12 1984-01-21 株式会社日立製作所 セラミツク多層配線回路板
US4605915A (en) * 1984-07-09 1986-08-12 Cubic Corporation Stripline circuits isolated by adjacent decoupling strip portions
US4609892A (en) * 1985-09-30 1986-09-02 Motorola, Inc. Stripline filter apparatus and method of making the same
JPH0627995Y2 (ja) * 1986-03-20 1994-07-27 株式会社東芝 シ−ルド構造
US4849284A (en) * 1987-02-17 1989-07-18 Rogers Corporation Electrical substrate material
US4882454A (en) * 1988-02-12 1989-11-21 Texas Instruments Incorporated Thermal interface for a printed wiring board
JPH01297901A (ja) * 1988-05-25 1989-12-01 Ngk Spark Plug Co Ltd 誘電体フィルタ
FR2635920B1 (fr) * 1988-08-30 1990-10-12 Thomson Csf Procede de fabrication d'une zone de connexion pour un circuit hyperfrequence de type triplaque et circuit ainsi obtenu
JP2769625B2 (ja) * 1988-12-22 1998-06-25 双信電機株式会社 電気回路用多層印刷フィルタの製造方法
US5206986A (en) * 1989-08-11 1993-05-04 Fujitsu Limited Method of producing an electronic circuit package
US5003273A (en) * 1989-12-04 1991-03-26 Itt Corporation Multilayer printed circuit board with pseudo-coaxial transmission lines
US5043848A (en) * 1990-02-01 1991-08-27 Cryptec, Inc. Shielded printed circuit board
EP0456856B1 (de) * 1990-05-16 1993-11-10 Siemens Aktiengesellschaft Verfahren zur Kontaktierung von Schirmblechen
JP3058898B2 (ja) * 1990-09-03 2000-07-04 三菱電機株式会社 半導体装置及びその評価方法
US5150088A (en) * 1991-03-27 1992-09-22 Hughes Aircraft Company Stripline shielding techniques in low temperature co-fired ceramic

Also Published As

Publication number Publication date
EP0656171A1 (en) 1995-06-07
CN1039075C (zh) 1998-07-08
CA2142611C (en) 1998-11-24
CA2142611A1 (en) 1995-01-05
CN1112803A (zh) 1995-11-29
JP2794136B2 (ja) 1998-09-03
EP0656171B1 (en) 1996-12-18
US5430933A (en) 1995-07-11
DE69401193T2 (de) 1997-04-10
US5376759A (en) 1994-12-27
WO1995001086A1 (en) 1995-01-05
DE69401193D1 (de) 1997-01-30

Similar Documents

Publication Publication Date Title
JPH07506704A (ja) 多層プリント回路基板
US6011691A (en) Electronic component assembly and method for low cost EMI and capacitive coupling elimination
US7045719B1 (en) Enhancing signal path characteristics in a circuit board
US5677515A (en) Shielded multilayer printed wiring board, high frequency, high isolation
KR100294957B1 (ko) 프린트배선판
US6288906B1 (en) Multiple layer printed circuit board having power planes on outer layers
US4799128A (en) Multilayer printed circuit board with domain partitioning
US7319197B2 (en) Structure of stacked vias in multiple layer electrode device carriers
US6949992B2 (en) System and method of providing highly isolated radio frequency interconnections
US7271348B1 (en) Providing decoupling capacitors in a circuit board
US7350292B2 (en) Method for affecting impedance of an electrical apparatus
EP0489118A4 (en) Multi-layer circuit board that suppresses radio frequency interference from high frequency signals
US7016198B2 (en) Printed circuit board having outer power planes
JPH07263871A (ja) プリント配線板
US9338880B2 (en) Mutual capacitance and magnetic field distribution control for transmission lines
US7679005B2 (en) Circuitized substrate with shielded signal lines and plated-thru-holes and method of making same, and electrical assembly and information handling system utilizing same
US6466113B1 (en) Multi-layer RF printed circuit architecture with low-inductance interconnection and low thermal resistance for wide-lead power devices
WO2000044210A9 (en) Multi-layer rf printed circuit architecture
JP2001144387A (ja) 配線板のシールド配線構造
US10856454B2 (en) Electromagnetic interference (EMI) shield for circuit card assembly (CCA)
EP0872165A1 (en) Circuit board with screening arrangement against electromagnetic interference
JPH07273468A (ja) 多層プリント配線板
JP2804821B2 (ja) 電子部品搭載用基板
JP2002344149A (ja) 配線構造基板
JPH01119096A (ja) シールド板内蔵の回路基板