JP2794136B2 - 多層プリント回路基板 - Google Patents

多層プリント回路基板

Info

Publication number
JP2794136B2
JP2794136B2 JP7502274A JP50227494A JP2794136B2 JP 2794136 B2 JP2794136 B2 JP 2794136B2 JP 7502274 A JP7502274 A JP 7502274A JP 50227494 A JP50227494 A JP 50227494A JP 2794136 B2 JP2794136 B2 JP 2794136B2
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
layer
edge
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7502274A
Other languages
English (en)
Other versions
JPH07506704A (ja
Inventor
マークス・ダイエター・オットー
ウォン・ラリー・クム・チョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nortel Networks Ltd
Original Assignee
Northern Telecom Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northern Telecom Ltd filed Critical Northern Telecom Ltd
Publication of JPH07506704A publication Critical patent/JPH07506704A/ja
Application granted granted Critical
Publication of JP2794136B2 publication Critical patent/JP2794136B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0039—Galvanic coupling of ground layer on printed circuit board [PCB] to conductive casing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49016—Antenna or wave energy "plumbing" making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、多層プリント回路基板に関する。
（従来の技術） プリント回路基板は、上層および／または下層として
の信号層を有するものから、信号層の間に絶縁層をサン
ドイッチにした複数の信号層を有する構造に進展した。
プリント回路基板製造業者は、構造内に配置され、電源
または接地用の信号層から絶縁された複数の金属層をし
ばしば供給する。信号および金属層は、所定の長さで切
れ、完成したプリント回路基板の縁まで届かない。こう
して完成したプリント回路基板の周辺部に３次元の自由
空間が作られ、表面プレートとプリント回路基板固定板
を印刷プリント回路基板に留める金具が取り付けられ
る。
金属層が電源または接地に接続されている時、動作時
に、それぞれ電源面、接地面と呼ばれる。電源面、接地
面は、設計者にとって便利な接続技術を供給する。そこ
では、多層プリント回路基板の一番外側の表面上に取り
付けられた電子部品、および構造を貫通したメッキ貫通
孔内ではんだづけされたリードを有する電子部品へ電力
供給や接地が必要となる。接地面層の隣に配置され、絶
縁されている信号面層は、既知のマイクロストリップま
たはストリップライン技術を利用することができる。こ
れにより、エンジニアは信号層上に位置づけられた信号
トラックのインピーダンス特性を制御できる。10層程度
の多層プリント回路基板の使用は、通信産業界では日常
的になっている。
プリント回路基板技術の進歩に伴い、以前より速く動
作する論理ファミリが開発された。これらのより高速で
動作する集積回路は、論理ゼロから論理１（立ち上がり
時間）のスイッチング、または論理１から論理ゼロ（立
ち下がり時間）のスイッチングが少ない時間で済む。
（発明が解決しようとする課題） 集積回路が１つの論理状態から他の状態にスイッチン
グする時間と、関連信号トラッキング層から発生する電
磁放射の大きさとの間に直接の相関関係が存在すること
は、電子産業界ではよく知られている。簡単に言えば、
スイッチング時間が速ければ、本来的に、これらの高速
度で動作している集積回路を有するプリント回路基板の
信号層から放出される電磁放射がより大きいことを意味
する。プリント回路基板から発している電磁放射は、近
接したプリント回路基板中の信号を劣化させたり、近く
にあるラジオやテレビ信号の受信に影響を及ぼすことが
ある。
近年、世界中の国の規制機関は、国内で使用される電
子装置から発せられる電磁放射のレベルに非常に厳しい
制限を課している。一般的に、この制限に適合しない電
子装置は、これらの国で使用することも販売することも
許されない。
電子装置の製造業者は、装置が発する電磁放射のレベ
ルを抑制、制限するために多大な努力を払ってきた。あ
る製造業者は、プリント回路基板をそっくりファラデー
かごに入れかつ支持する金属ケースを製造した。他の製
造業者は、ファラデーかごの中に電子装置の棚または均
一なフレームを置くことで、電子装置から発する電磁放
射を抑えようとした。これらの方法で電磁放射を減ずる
こともできるが、高価であり、装置の重量および大きさ
も増す。また、同じフレームまたは棚内の他の電子回路
から放出された電磁放射によって近くにある高感度の電
子回路が劣化する、という問題も解決されていない。
最近のアプローチでは、電子回路からの放射レベルを
減じるため、発生源つまりプリント回路基板において制
限を加えている。最上層および最下層に金属シールド層
を使用し、シールド層が地上電位に接続されるようなプ
リント回路基板を製造することで、電磁放射を抑えよう
と試みた多層プリント回路基板の製造業者もいる。金属
シールド層は、内部導電表面および外部導電表面を有す
る。信号層の電気信号から生じる電磁界は、上部および
／または下部金属シールド層の内部表面上に無線周波電
流を誘導する。これらのある無線周波電流は、金属シー
ルド層の内部表面に沿ってのみ流れることもあるが、最
終的には外側の表面のパスに通じる。上部または下部シ
ールド層の外側の表面に沿って流れる無線周波電流は、
最終的には多層プリント回路基板から外部に発する電磁
放射となる。上部および下部シールド層を有するプリン
ト回路基板を使用する製造業者の多くは、プリント回路
基板を含む棚または装置キャビネットをファラデーかご
に効果的に囲いこむようにする。
先行技術を用いた多層プリント回路基板に関する第２
の既知の問題は、接地面インピーダンスである。１以上
の内部接地面を有する先行技術の多層プリント回路基板
は、典型的には接地面を電気的に上部と下部の金属シー
ルド層に接続している。これにはプリント回路基板の表
面間に配置された所定のパターンのメッキ貫通孔が使用
される。メッキ貫通孔は、高インダクタンス接続にな
り、動作時において、この様に接続された接地面は同じ
電圧ポテンシャルでない事が多い。接地面が高感度の電
子装置に関連することを考慮すると、すべての接地面が
共通の変化しないポテンシャルを有することが望まし
い。電気的接続を供給するために内部接地面と金属シー
ルド層の間に複数のメッキ貫通孔を使用することによっ
て生じるもう一つの弊害は、この孔がプリント回路基板
を通して延びているので、エンジニアがプリント回路基
板内の信号層上に信号トラックを配線するとき、障害に
なる点である。
（課題を解決するための手段） 本発明は上述の問題を最小にする多層プリント回路基
板を供給する。
本発明の一見地によれば、本発明は、２つの外部導電
層、電気導電信号層、導電層と信号層の間に配置された
絶縁層から成り、その外部導電層はサンドイッチ構造の
最上層および最下層のシールド層を供給するサンドイッ
チ構造と；そのサンドイッチ構造の少くとも１つのエッ
ジ上に供給され、外部導電層まで延び、外部導電層のそ
れぞれと電気的に直接接続された導電エッジ・シールド
層から成るエッジ・シールド手段と；から構成される多
層プリント回路基板を提供する。
上述の発明は、背面パネルまたは電子システムで使用
されるパネルを含む全てのプリント回路基板に適用され
る。しかしながら、多層プリント回路基板のある信号層
が高周波数信号のみをトラッキングし、他の層が電磁放
射にあまり寄与しない全ての他の必要な信号層をトラッ
キングするようにすることもできる。
そのような場合、このサンドイッチ構造は高周波信号
をトラッキングする連続層、およびサンドイッチ構造の
関連絶縁層および外部導電層を供給する。
サンドイッチ構造は、プリント回路基板の全部の層の
ある部分のみを含み、サンドイッチ構造の各外部導電
層、すなわちシールド層をプリント回路基板全体の内部
層として配置することもできる。すべての他の層は、サ
ンドイッチ構造の外側に配置され、絶縁層によってそれ
を分離することもできる。
好ましくは、このサンドイッチ構造は、接地面を供給
するための少なくとも１つの内部導電層を含み、その内
部導電層は、絶縁層によって物理的に外部導電層と信号
層から隔てられ、電気的に直接エッジ・シールド手段に
接続される。
動作中は、この様に接続された接地面が接地層（すな
わち動作中に接地される外部シールド層）に接続された
低インピーダンスを有する接地面を供給する。
エッジ・シールド手段へ直接接続される表面領域がよ
り大きくかつ連続になれば、低インダクタンスを有する
電気接続が可能となり、動作中、すべての接地面が一定
で変化しないポテンシャルを有することができる。
第２の利点は、内部接地面を直接エッジ・シールド手
段に接続することによって得られ、設計中に、プリント
回路基板内の信号層上の信号トラックを経路選択し、直
接に電気的な接続をする場合でもエンジニアにとって何
等の障害もならない。
エッジ・シールドは、１つのエッジ上またはサンドイ
ッチ構造の複数のエッジ上に供給できる。誘導された無
線周波電流からの放射をシールドする程度は、もちろん
エッジ・シールドの量に依存する。
しかしながら、好ましくは、多層プリント基板は、サ
ンドイッチ構造のすべてのエッジ表面上にエッジ・シー
ルドを含むことができ、それによって、誘導された無線
周波電流の大多数は、上部および下部シールド層の内部
表面上のみに流れ、２つの外部導電層によって放射は減
少する。
上部および下部シールド層と組み合わされた多層プリ
ント回路基板のサンドイッチ構造のすべてのエッジ表面
上にエッジ・シールドを供給することによって、ファラ
ディーかごを有するサンドイッチ構造を効果的に供給で
きる。
上部または下部シールドの外部表面から放射される電
磁放射は、すべてのエッジ表面上にエッジ・シールドを
有するプリント回路基板を使用し、無線周波電流が上部
または下部の内部表面に沿ってのみ流れるようにするこ
とによって実質的に減少できる。上部または下部のシー
ルド層とエッジ・シールド層の組み合わせによるシール
ドによって、上部または下部の内部表面に沿って流れる
誘導された高周波電流は、多層プリント回路基板のサン
ドイッチ構造内に閉じこめられる。したがって、上部ま
たは下部のシールド層の外部表面に届く誘導された無線
周波電流から生じる放射は非常に小さくなる。
多層プリント回路基板の実際的な構造においては、全
エッジ表面をカバーするエッジ表面上のシールド材料
は、シールドされていない複数のエッジ表面領域を除い
て、十分に小さい幅寸法を有する。各エッジの表面領域
は、高周波エネルギに対して望まれた減衰バリヤを供給
する。幅寸法をほぼ0.3センチメートルとすると、１ギ
ガヘルツ程度の高周波エネルギを約30デシベル減衰させ
ることができる。
好ましくは、実際の構成は、サンドイッチ構造に延び
る開口手段と、その開口手段を通じて延び、電気的に上
部および下部導電層と接続される導電手段とを有し、そ
の開口手段は、シールド手段を有しない少なくとも１つ
のエッジ表面領域の内側に配置され、その表面領域に向
う高周波エネルギを減衰させる。
この開口手段は、所定のパターンのサンドイッチ構造
を通して延びる複数の孔を含むことができる。導体手段
は各孔の内部表面に供給される電気導体を含む。
さらに、導体を含まないエッジ領域の内側に開口手段
を供給し、プリント回路基板の上部および／または下部
金属シールド層の外部表面に届く無線周波電流の量を減
衰させる。
本発明の他の見地によれば、本発明は、サンドイッチ
構造中にプリント回路基板を製造する方法において：プ
リント回路基板の位置を表す中央領域とその中央領域の
外側の境界領域とを有するプロセス・パネルを供給し、
このプロセス・パネルは、信号層とその信号層の間にあ
る絶縁層とから構成されるサンドイッチ構造を含み；そ
のプロセス・パネルを通して回路基板境界開口を形成
し、中央領域の周囲に離れて配置された開口は、境界領
域と中央領域間にブリッジを形成し、各開口の各表面の
一部は、プリント回路基板の層に対してエッジ中の一部
を供給し；境界開口の表面およびブリッジを含むプロセ
ス・パネルの全表面上に導電材料を供給し；境界開口と
境界開口との間のブリッジを切断し、プロセス・パネル
からサンドイッチ構造のシールド層として外部導電層を
形成する導電材料を有するプリント回路基板を切り離
し、境界開口表面上の導電材料は開口表面の一部にエッ
ジ・シールドを形成し、その表面は、ブリッジを切断す
ることによって作られる導電材料がないエッジ領域と共
にプリント回路基板の一部を形成する多層プリント回路
基板の製造方法を提供する。
さらに、本発明の他の見地によれば、本発明は、サン
ドイッチ構造中にプリント回路基板を製造する方法にお
いて：プリント回路基板の位置を表す中央領域と中央領
域の外側の境界領域とを有すプロセス・パネルを供給
し、このプロセス・パネルは、信号層とその信号層の間
にある絶縁層とから構成されるサンドイッチ構造を含
み；そのプロセス・パネルを通して回路基板境界開口を
形成し、中央領域の周囲に離れて配置された開口は、境
界領域と中央領域間にブリッジを形成し、各開口の各表
面の一部は、プリント回路基板の層に対してエッジ中の
一部を供給し；境界開口の表面およびブリッジを含むプ
ロセス・パネルの全表面上に銅の無電界コーティングを
行い；境界領域上の無電界コーティングに電流を流すこ
とによって、無電界コーティング銅の全表面に銅の無電
界層を形成し、この電流は、ブリッジ無電界コーティン
グに沿って境界領域から中央領域へ流れ、また、中央領
域の無電界コーティングに沿って、境界開口の無電界コ
ーティングに沿って流れ；境界開口と境界開口との間の
ブリッジを切断し、プロセス・パネルから回路基板を切
り離し、外部導電シールド層を形成する銅の層が、プリ
ント回路基板のサンドイッチ構造の一部として形成さ
れ、銅の層は開口表面の一部にエッジ・シールドを形成
し、その表面は、ブリッジを切断することによって作ら
れる銅がないエッジ領域と共に回路基板の一部を形成す
る多層プリント回路基板の製造方法を提供する。
両主要表面およびエッジ上にシールドを供給するため
に、プリント回路基板を製造し、電気メッキプロセスを
用いることは、共に経済的で、効果的である。さらに、
従来の方法のプリント回路基板製造工程のステップにさ
らに別のステップを加えることによって、多層プリント
回路基板の製造業者がプリント回路基板の周りにほぼ連
続したシールドを効果的に供給できる。開口手段に対し
てドリルで孔をあけるようなことは、すでに既存の穿孔
ステップであって、追加される別のステップとは言えな
い。
この方法の実行において、プロセス・パネルを用い
て、少くとも１つの位置における境界領域中に外部に延
びる導電層からなる信号層および絶縁層からなる層を供
給することが好ましい。その後、回路基板境界開口を形
成し、導電層のエッジを露出する。その後、露出された
エッジ上に銅の無電界コーティングが行われ、次に形成
される電気メッキ層と電気的な接続が行われる。したが
って、電気的接続が、導電層との外部層間に行われ、そ
れによって、通常接地目的で行われるメッキ貫通孔は不
要となり、それにより、プリント回路基板設計により大
きな自由度が生まれる。
図面の簡単な説明 図１は、先行技術の多層プリント回路基板の端部の等
角断面図である。
図２は、先行技術の多層プリント回路基板の製造途中
を示す図である。
図３は、本実施例の多層プリント回路基板の端部を見
た図である。
図４は、図３の線４−４に沿って切断された多層プリ
ント回路基板の等角断面図である 図５は、製造中の１段階における本実施例の多層プリ
ント回路基板の平面図であ 図６は、製造段階における図５の線６−６に沿って切
断された多層プリント回路基板の断面図図である。
（実施例） 図１において、先行技術による多層プリント回路基板
10は、複数の内部信号層12、電力面として使用される導
電層14、接地面として使用される導電層15を交互に重ね
合わせて構成される。信号層12および導電層14、15は、
絶縁層16によって互いに分離される。すべての信号層1
2、導電層14、15は、完成したプリント回路基板10のエ
ッジ19まで延びず、所定の距離で切れている。完成した
プリント回路基板の周辺部領域を形成するこの小さな三
次元の空きスペースは、表面プレートおよびプリント回
路基板を結合する機械的な留め金具として使用される。
内部信号層12からの電磁放射をいくらか減衰させるため
に、サンドイッチ構造の最上部層20および最下部層22は
同じく導電層となっている。この回路基板が動作中は、
最上部導電層および最下部導電層22は、典型的には電気
的アースポテンシャルに接続される。プリント回路基板
10を通して延びているメッキ貫通孔24は、最上部導電層
20と最下部導電層22を電気的に接続するために使用され
る。接地面として使われる内部導電層15は、動作時に
は、最上部導電層20と最下部導電層22に既知の方法で接
続される。層12および層14には孔24のまわりに隙間を設
け、層12および層14はメッキ貫通孔から既知の方法で電
気的に絶縁される。集積回路位置18（最上部層20に長方
形の輪郭で示されている）は、銅のような導電層でメッ
キされた関連孔28を有し、必要に応じて、集積回路端子
ピン（図示されていない）と信号層12または導電層14、
15を電気的に接続する。
従来、多層プリント回路基板10を製造中、プリント回
路基板製造用のプロセス・パネル30（図２）を使用し
た。このプロセス・パネル30は、平面図では、最終的な
多層プリント回路基板10（図２の点線で示されている）
より大きく、プリント回路基板10はプロセス・パネル30
によって連続した境界領域32に囲まれている。この境界
領域32は、プリント回路基板10の製造中に、以下に記述
するように、プリント回路基板10を取り扱うために必要
である。プリント回路基板10上に穿孔する間、境界領域
32は表示に使用され、その目的のために表示孔35を有す
る。現在のプリント回路基板の大多数は、ロボットを使
用して定位置に挿入される関連回路部品を有するので、
正確な孔の位置が重要である。
プロセス・パネル30で次の従来の電気メッキステップ
のために、従来の無電解処理ステップが必要となる。こ
の従来の電気メッキステップは、孔28と24の表面全部と
境界領域32の外側周辺部エッジを含むプロセス・パネル
30のすべての外部表面すべてを銅の層で皮膜する。無電
解処理ステップを行うため、プロセス・パネル30は、プ
ロセス・パネル30の境界領域32に取り付けられたクラン
プ33（図２）によって、銅の溶液中に垂直に維持され
る。次の電気メッキステップでは、電極クランプ（構造
的にクランプ33と同じ）は、銅の溶液中でプロセス・パ
ネル30の一辺に沿った境界領域32でプロセス・パネル30
を支え、電流をプロセス・パネルの表面に流す。
製造工程がすべて終了すると、多層プリント回路基板
10はプロセス・パネル30から切り離され（図２の点線に
沿って）、境界領域32は破棄される。その結果、多層プ
リント回路基板10（図１）において、サンドイッチ構造
の最上部層20と最下部層22に銅の皮膜が施されるが、図
２の点線で切断され、露出したエッジ19のまわりには銅
が全くない。
従来の基板では、エッジ・シールドがないので、誘導
された無線周波電流から放射が生じやすいというだけで
なく、基板製造工程のどの過程でも、エッジ・シールド
が供給されていなかった。
以下の実施例の構造部品は、図１および図２の先行技
術構造に似ているので、便宜上同じ参照番号を付ける。
図３および図４で示される本発明の実施例において、
多層プリント回路基板60はサンドイッチ構造であり、複
数の内部信号層12、接地面として使用される導電層70、
電源面として使用される導電層14を有する。各層は、絶
縁層16により分離される。このサンドイッチ構造の最上
層20、最下層22は、同じく導電層であり、動作中は電気
的アースポテンシャルに接続される。集積回路位置18
は、関連のメッキ貫通孔28を有し、これは集積回路端子
ピン（図示されていない）と信号層12、あるいは導電層
14と70との間に必要に応じて電気的に接続が行われる。
多層プリント回路基板60は、以下の点で先行技術と異
なる。多層プリント回路基板60は、完全にエッジがシー
ルドされている点が基本的に先行技術と異なる。これ
は、各エッジに沿って延び、サンドイッチ構造50のエッ
ジ表面すべてをカバーする導電エッジ・シールド層43に
よってプリント回路基板の各エッジに供給されるが、隙
間の空いた複数の小さなエッジ領域52は、導電材がない
ので除外される。エッジ表面50の導電エッジ・シールド
層43は、最上部導電層20と最下部導電層22に延び、外側
の各導電層に直接電気的に接続される。エッジ領域52を
除き、導電エッジ・シールド層43、導電最上層20および
最下層導電層22に連続した電気的接続が行われる。
開口手段はメッキ貫通シールド孔46によってサンドイ
ッチ構造を通して延び、最上部導電層20、最下部導電層
22を電気的に接続し、図３に示されるように、エッジ領
域52のすぐ内側に所定のパターンで配置される。シール
ド孔46は２列に千鳥状に配列される。
エッジ領域52が導電材料を有しないのは、以下に記述
する多層プリント回路基板の製造プロセスに関係があ
る。導電材料が全くないエッジ領域52は、導電シールド
層43を効果的に阻止する。しかし、エッジ領域52の幅が
最少限度に保たれるならば、シールドはまだ効果的に達
成される。約0.3センチメートル幅のエッジ領域は、約
１ギガヘルツ（１×109Hz）程度で30デシベル以上の高
周波エネルギを減衰させる。シールド孔46の追加によ
り、より一層の減衰ポテンシャルも可能である。シール
ド孔の間を間隔をエッジ領域52の幅より大幅に狭くする
ことは、孔をあけるだけなので簡単である。これらの孔
が、図３および図５のように、すなわち、領域52の内部
に配置されるなら、エッジ領域52によって形成された導
電シールド層43内のブレークまたは開口を効果的に減ら
すことができる。さらに、これらの孔によって、最上部
導電面、最下部導電面の内部表面に流れる誘導された無
線周波電流が外側の表面に達し、流れ出て放射されるの
を防ぐ。
信号層12および導電層14は、基板60の内部でそのエッ
ジに届かず、この点では図１および図２の先行技術構造
に似ている。図４で示されるように、信号層12および導
電層14は、エッジ・シールド層43から隔てられる。しか
し、この実施例において、接地面として使用される導電
層70は、エッジ表面50まで延び、エッジ・シールド層43
に接合され、電気的に接続される。
図５に示されるように、多層プリント回路基板60は、
プロセス・パネル72から作られ、基本的には従来技術を
使用した層からつくられる。プロセス・パネル72の構成
の重要な相違点は、接地面として使われるすべての導電
層70は、最初のプロセス・パネルに層70aによって作ら
れ、図５の点線および図６の実線で示されるように、多
層プリント回路基板60（図５および６の鎖線で示され
る）の最終寸法を越え、境界領域74まで延びているが、
従来の導電層14および信号層12は、多層プリント回路基
板60の最終寸法まで届かないことである。
ほぼ完成した段階のプロセス・パネルは、部品の端子
ピン、シールド、接続目的および留め金具等に使用され
る全ての孔28、46を含み、これは適当な位置に孔明けさ
れている。
プロセス・パネル72上の所定位置は、境界領域74内に
延び、回路基板境界開口を供給している。これは、サン
ドイッチ構造を通して延びる、複数の直列スロット40の
形をとる。スロット40はこのように位置づけられている
ので、その中に配置された側面42は最終的な多層プリン
ト回路基板60のエッジ50の一部を形成する。スロット40
を形成することによって、各スロット40の内部に配置さ
れた側面42に沿って導電層70aのカットエッジが露出さ
れる。側面42は、ブリッジ44の幅より長い。所定のスペ
ースまたは隣接するスロット40間のブリッジ44が必要で
あるのは、製造工程の残りの工程において、プリント回
路基板60が、構造的にプロセス・パネル72で支持される
ようにするためである。図５および図６に示されるよう
に、シールド孔46の形状を有する開口手段は、所定のパ
ターンでサンドイッチ構造を貫き、ブリッジ44のすぐ内
側に穿孔される。シールド孔46は２列に置かれ、前述の
ように、孔の列は千鳥状になっている。
無電界ステップは、プロセス・パネル72のすべての外
部表面上に導電コーティングを行い、全スロット40およ
びシールド孔46を含む開口のすべてにも行われる。無電
界プロセス・ステップは、プロセス・パネル72が次の電
気メッキステップを行う準備をさせる。
電気メッキステップにおいては、電極クランプ部品
（図示されていない）を境界領域74上に固定し、プロセ
ス・パネル72を、例えば、銅の溶液に浸し、電気メッキ
を施すのに十分な電流をプロセス・パネル表面に流す点
で図２に似ている。プロセス・パネル72を電気メッキす
ると、パネル72のすべての露出された表面（導電コーテ
ィング等）が銅の皮膜で覆われる。例えば、電気メッキ
ステップは、最上部導電層20と最下部導電層22をメッキ
し、導電層20と導電層が形成されるとき、スロット40の
表面も同時に導電層をメッキする。さらに、スロットの
内部表面42上の銅皮膜は、各スロット40の内部表面42に
沿ってすべての導電層70の露出されたカットエッジに電
気コンタクトを形成する。電気メッキステップは、シー
ルド孔46の表面を効果的にメッキすることにより、開口
手段中に導電膜を供給する。
プロセス・パネル72からの多層プリント回路基板60を
切り離すのは、簡単に達成できる。多層プリント回路基
板60の４つの各側面上の各ブリッジ44を、対応するスロ
ット40の内部表面42と同一直線上にあるラインに沿って
切断すればよいのである。図３に示される完成した多層
プリント回路基板60は、スロット40中の表面42にメッキ
することによって、導電エッジ・シールド層43で覆われ
たエッジ表面50を有する。ブリッジ44の部分の切断され
たエッジ境界領域52には、導電材料がないので、サンド
イッチ構造の小さな一部が露出する。導電（電気メッキ
した）エッジ・シールド層43は、最上部導電層20および
最下部導電層22と一体化されている。
ブリッジ44の数、あるいはブリッジ44の表面領域は、
必要とされる電気メッキ電流が電極クランプ（図示され
ていない）から境界領域74を介して、最上部導電層20と
最下部導電層22に低抵抗パスを供給し、スロット40の表
面42を電気メッキするのに十分な大きなでなければなら
ない。前述のように、放射を減らすためには、ブリッジ
44の幅またはスロット間の間隔の幅を最少限度に保ち、
エッジ領域52を狭めることが望ましい。放射という観点
から見ると、長いブリッジを有する少ない数の長いスロ
ットよりも、比較的小さい関連ブリッジを有するスロッ
トが複数ある方が好ましい。
サンドイッチ構造の最上部導電層20と最下部導電層22
は、多層プリント回路基板の一番外側でなくてもよい。
本発明の他の実施例（図示されていない）においては、
多層プリント回路基板は１以上の絶縁層または信号層を
有し、サンドイッチ構造の外側に配置される。従って、
動作時に放射を行う信号層のみをシールドすればよいと
考えられる。そのような信号層はサンドイッチ構造の一
部をなし、動作中の信号層が放射しないようにシールド
され、絶縁層はサンドイッチ構造の外側に置かれてプリ
ント回路基板の厚さの残りを形成することができる。
開口手段、シールド孔46または開口手段とシールド孔
46との結合の他の実施例として、別のプロセス・ステッ
プによって導電材52を欠いた領域を銅（導電）塗料のよ
うな材料で簡単に覆う手段を用いて、連続したエッジ・
シールドを効果的に形成できる。これによって最上部導
電層20と最下部導電層22が一体となる。
他の実施例（図示されていない）では、多層プリント
回路基板内の複数のシールド孔46が、エッジ領域52の領
域中に配置された幅の狭いスロットに置き換えられ、領
域52のいずれかの側のエッジ・シールド層43と重複する
部分を有する。
最上部導電層20と最下部導電層22間に供給されるシー
ルドおよびエッジ・シールド層43、シールド孔46で供給
されるシールドは、実質的に、サンドイッチ構造内に誘
導された高周波電流を閉じこめる。したがって、多層プ
リント回路基板から放出される放射は減少される。
接地面として使用される導電層70は、動作時にエッジ
・シールド層43と直接接続され、その結果、外側のシー
ルド層20、22に接続され、低インピーダンスパスを有す
るグラウンドに接地される。層70のエッジ・シールド層
に直接接続することによって得られるほぼ連続した大き
な表面領域は、多層プリント回路基板内ですべて接地面
となり、動作時には、接地面全体で一定かつ変化しない
ポテンシャルを有する。同様に、この方法で接地面を直
接接続すると、信号トラックを多層プリント回路基板の
一層上に配置する場合、設計の障害とはならない。言い
換えると、接地面との接地接続のためのメッキ貫通孔を
なくすことができる。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウォン・ラリー・クム・チョン アメリカ合衆国，ティーエックス 75082，リチャードソン，クリスタル スプリングス レーン 2991 (56)参考文献 特開 平５−95209（ＪＰ，Ａ) 特開 平５−63388（ＪＰ，Ａ) 実開 昭62−30400（ＪＰ，Ｕ) 米国特許4605915（ＵＳ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H05K 9/00 H05K 3/46

Claims (15)

    (57)【特許請求の範囲】
  1. 【請求項１】多層プリント回路基板（60）において： 上部および下部の導電シールド層（20、22）間に、電気
    導電信号層（12）、絶縁層（16）が形成されるサンドイ
    ッチ構造と； サンドイッチ構造の少くとも１つのエッジ表面（50）上
    に供給され、外部導電シールド層（20、22）まで延び、
    外部導電シールド層（20、22）のそれぞれと電気的に直
    接接続された導電エッジ・シールド層（43）から成るエ
    ッジ・シールド手段とから構成され、 前記エッジ・シールド手段は、複数のエッジ表面領域
    （52）以外のエッジ表面（50）の全てをシールドし、そ
    の各エッジ表面領域（52）は、高周波エネルギに対して
    望ましい減衰バリアを供給できる狭幅寸法に形成された
    ことを特徴とする多層プリント回路基板。
  2. 【請求項２】請求項１記載の多層プリント回路基板にお
    いて： 前記サンドイッチ構造は、 接地面を供給するための少なくとも１つの内部導電層
    （70）を含み、その内部導電層（70）は、絶縁層（16）
    によって物理的に外部導電シールド層（20、22）と信号
    層（12）から隔てられ、電気的に直接エッジ・シールド
    手段に接続されることを特徴とする多層プリント回路基
    板。
  3. 【請求項３】請求項１または２記載の多層プリント回路
    基板において： 前記エッジ・シールド手段は、サンドイッチ構造の１つ
    のエッジ表面（50）上にのみ供給されることを特徴とす
    る多層プリント回路基板。
  4. 【請求項４】請求項１または２記載の多層プリント回路
    基板において： 前記エッジ・シールド手段は、サンドイッチ構造の全て
    のエッジ表面（50）上に供給されることを特徴とする多
    層プリント回路基板。
  5. 【請求項５】請求項１または２記載の多層プリント回路
    基板において： 前記のシールド手段を有しない各エッジ表面領域（52）
    の基板周辺の幅寸法は約0.3cm以下であり、１ギガヘル
    ツ程度の高周波エネルギに対して少くとも30デシベルの
    減衰を供給することを特徴とする多層プリント回路基
    板。
  6. 【請求項６】請求項１または２記載の多層プリント回路
    基板において： さらに、サンドイッチ構造の上部導電シールド層（20）
    および下部導電シールド層（22）の間のエッジ表面領域
    に設けられシールドされていない開口手段（52）と、そ
    の開口手段の内側に設けられ電気的に上部および下部導
    電シールド層を接続する導電手段とを有し、前記表面領
    域に向う高周波エネルギを減衰させることを特徴とする
    多層プリント回路基板。
  7. 【請求項７】請求項６記載の多層プリント回路基板にお
    いて： 前記の導電手段は、内部がメッキされた複数の貫通シー
    ルド孔（46）であることを特徴とする多層プリント回路
    基板。
  8. 【請求項８】請求項１または２記載の多層プリント回路
    基板において： 前記エッジ・シールド導電層（43）は、電気メッキ層で
    あることを特徴とする多層プリント回路基板。
  9. 【請求項９】サンドイッチ構造中に複数の層を有するプ
    リント回路基板（60）を製造する方法において： プリント回路基板の位置を表す中央領域とその中央領域
    の外側の境界領域（74）とを有するプロセス・パネル
    （72）を供給し、このプロセス・パネル（72）は、信号
    層（12）とその信号層（12）の間にある絶縁層（16）と
    から構成されるサンドイッチ構造を含み； 前記プロセス・パネル（72）を通して回路基板境界開口
    （40）を形成し、中央領域の周囲に離れて配置された開
    口（40）は、境界領域（74）と中央領域間にブリッジ
    （44）を形成し、各開口（40）の各表面（42）の一部
    は、プリント回路基板（60）の層に対してエッジ中の一
    部を供給し； 境界開口（40）の表面（42）およびブリッジ（44）を含
    むプロセス・パネル（72）の全表面上に導電材料を供給
    し； 境界開口（40）と境界開口（40）との間のブリッジ（4
    4）を切断し、プロセス・パネル（72）からサンドイッ
    チ構造のシールド層として外部導電層を形成する導電材
    料（20、22）を有するプリント回路基板（60）を切り離
    し、 境界開口（40）の前記表面（42）上の導電材料（43）は
    開口表面（42）の一部にエッジ・シールドを形成し、そ
    の表面（42）は、ブリッジ（44）を切断することによっ
    て作られる導電材料がないエッジ領域（52）と共にプリ
    ント回路基板の一部を形成することを特徴とする多層プ
    リント回路基板の製造法。
  10. 【請求項１０】請求項９記載の多層プリント回路基板の
    製造方法において： プロセス・パネル（72）からプリント回路基板（60）を
    切断した後に、導電材料のないエッジ領域（52）をコー
    ティングし、連続したエッジ・シールドを供給すること
    を特徴とする多層プリント回路基板の製造方法。
  11. 【請求項１１】サンドイッチ構造中にプリント回路基板
    （60）を製造する方法において： プリント回路基板の位置を表す中央領域と中央領域の外
    側の境界領域（74）とを有すプロセス・パネル（72）を
    供給し、このプロセス・パネル（72）は、信号層（12）
    とその信号層（12）の間にある絶縁層（16）とから構成
    されるサンドイッチ構造を含み； 前記プロセス・パネル（72）を通して回路基板境界開口
    （40）を形成し、中央領域の周囲に離れて配置された開
    口（40）は、境界領域（74）と中央領域間にブリッジ
    （44）を形成し、各開口（40）の各表面（42）の一部
    は、プリント回路基板（60）の層に対してエッジ中の一
    部を供給し； 境界開口（40）の表面（42）およびブリッジ（44）を含
    むプロセス・パネル（72）の全表面上に銅の無電界コー
    ティングを供給し； 境界領域（74）上の無電界コーティングに電流を流すこ
    とによって、無電界コーティング銅の全表面に銅の無電
    界層を形成し、この電流は、ブリッジ（44）無電界コー
    ティングに沿って境界領域（74）から中央領域へ流れ、
    また、中央領域の無電界コーティングに沿って、境界開
    口（40）の無電界コーティングに沿って流れ； 境界開口（40）と境界開口（40）との間のブリッジ（4
    4）を切断し、プロセス・パネル（72）から回路基板（6
    0）を切り離し、 外部導電シールド層を形成する銅の層（20、22）が、プ
    リント回路基板（60）のサンドイッチ構造の一部として
    形成され、 銅の層（43）は開口表面（42）の一部にエッジ・シール
    ドを形成し、その表面は、ブリッジ（44）を切断するこ
    とによって作られる銅がないエッジ領域（52）と共に回
    路基板の一部を形成することを特徴とする多層プリント
    回路基板の製造方法。
  12. 【請求項１２】請求項11記載のプリント回路基板の製造
    方法において： プリント回路基板境界開口であるスロット（40）を形成
    し、このスロット（40）の表面（42）はプリント回路基
    板（60）の層のエッジ部を供給するスロット側面に沿っ
    ており、また、そのスロット（40）は、ブリッジ（44）
    を形成する端部から分離されていることを特徴とする多
    層プリント回路基板の製造方法。
  13. 【請求項１３】請求項12記載のプリント回路基板の製造
    方法において： 各スロット（40）の端部は離れて形成され、スロット
    （40）間を切断した後に、切断によって作られたエッジ
    領域（52）の各々が、最大幅が0.3センチメートル程度
    のエッジ・シールドを有することを特徴とするプリント
    回路基板の製造方法。
  14. 【請求項１４】請求項11記載のプリント回路基板の製造
    方法において： 内部に信号層（12）と絶縁層（16）とが交互に形成され
    た導電層（70a）を有するプロセス・パネル（72）を供
    給し、この導電層（70a）は、少くとも１つの位置で境
    界領域（74）中に延びており； 回路基板境界開口（40）の形成中に、導電層（70a）を
    介して少くとも１つの位置に少なくとも１つの開口（4
    0）を形成し、その開口によって形成された導電層のエ
    ッジが、開口（40）の前記部分（42）に露出され； 銅の（43）の無電界コーティングを開口（40）の前記部
    分（42）上および導電層（70a）のエッジを有する導電
    構造中に供給することによって、導電層（70a）と銅の
    無電界層間で電気的接続を行うことを特徴とするプリン
    ト回路基板の製造方法。
  15. 【請求項１５】請求項11記載のプリント回路基板の製造
    方法において： プロセス・パネル（72）からプリント回路基板（60）を
    切断した後に、このプリント回路基板のエッジの一部を
    形成する各開口（40）の各表面（42）の一部が切断され
    たブリッジ領域（52）より長くなるように、回路基板境
    界開口（40）を形成することを特徴とするプリント回路
    基板の製造方法。
JP7502274A 1993-06-24 1994-06-15 多層プリント回路基板 Expired - Lifetime JP2794136B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/080,542 US5376759A (en) 1993-06-24 1993-06-24 Multiple layer printed circuit board
US080,542 1993-06-24

Publications (2)

Publication Number Publication Date
JPH07506704A JPH07506704A (ja) 1995-07-20
JP2794136B2 true JP2794136B2 (ja) 1998-09-03

Family

ID=22158058

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7502274A Expired - Lifetime JP2794136B2 (ja) 1993-06-24 1994-06-15 多層プリント回路基板

Country Status (7)

Country Link
US (2) US5376759A (ja)
EP (1) EP0656171B1 (ja)
JP (1) JP2794136B2 (ja)
CN (1) CN1039075C (ja)
CA (1) CA2142611C (ja)
DE (1) DE69401193T2 (ja)
WO (1) WO1995001086A1 (ja)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235775A (ja) * 1994-02-21 1995-09-05 Mitsubishi Electric Corp 多層プリント配線基板
US5614698A (en) * 1995-01-17 1997-03-25 Dell Usa, L.P. Circuit board apparatus with integral, edge-readable bar code structure, and associated methods
SE506941C2 (sv) * 1995-03-31 1998-03-02 Ericsson Telefon Ab L M Kretskort med interferensskärmande skikt
US5682298A (en) * 1996-06-13 1997-10-28 Hewlett-Packard Company Balancing power distribution in a power supply system with redundant power sources
JP3036629B2 (ja) * 1996-10-07 2000-04-24 富士ゼロックス株式会社 プリント配線基板装置
JP3926880B2 (ja) * 1997-03-31 2007-06-06 富士通株式会社 多層プリント板
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US20020130739A1 (en) * 1998-09-10 2002-09-19 Cotton Martin A. Embedded waveguide and embedded electromagnetic shielding
DE19904105C1 (de) * 1999-02-02 2000-07-13 Siemens Audiologische Technik Abgeschirmte Schaltungsanordnung eines Hörgeräts
KR100655271B1 (ko) * 1999-03-13 2006-12-08 삼성전자주식회사 인쇄회로기판 장착구조
US6288344B1 (en) * 1999-08-20 2001-09-11 Cardiac Pacemakers, Inc. Integrated EMI shield utilizing a hybrid edge
US6444922B1 (en) * 1999-11-18 2002-09-03 Nortel Networks Limited Zero cross-talk signal line design
JP2001160663A (ja) * 1999-12-02 2001-06-12 Nec Corp 回路基板
JP2001210744A (ja) * 2000-01-25 2001-08-03 Nec Corp 回路基板
US6376779B1 (en) 2000-08-24 2002-04-23 Nortel Networks Limited Printed circuit board having a plurality of spaced apart scrap border support tabs
JP2002141248A (ja) * 2000-11-02 2002-05-17 Murata Mfg Co Ltd セラミック電子部品およびその製造方法
US6760227B2 (en) * 2000-11-02 2004-07-06 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and manufacturing method thereof
US6617526B2 (en) * 2001-04-23 2003-09-09 Lockheed Martin Corporation UHF ground interconnects
US20030085055A1 (en) * 2001-11-05 2003-05-08 Skinner Harry G Substrate design and process for reducing electromagnetic emission
US20030168249A1 (en) * 2002-02-14 2003-09-11 Ngk Spark Plug Co., Ltd. Wiring board and method for producing the same
DE10248112B4 (de) * 2002-09-09 2007-01-04 Ruwel Ag Verfahren zur Herstellung von gedruckten elektrischen Schaltungen
JP2004158605A (ja) * 2002-11-06 2004-06-03 Konica Minolta Holdings Inc プリント配線基板、及びプリント配線基板の導電性筐体への取付方法
KR100851683B1 (ko) * 2003-07-02 2008-08-11 지멘스 악티엔게젤샤프트 전자파간섭으로 방해받는 전자 장치들의 전자 컴포넌트들 및/또는 회로들 차폐
TW200611616A (en) * 2004-09-30 2006-04-01 Uli Electronics Inc Method for decreasing impedance of a power source in a printed circuit board
JP2008537843A (ja) 2005-03-01 2008-09-25 エックストゥーワイ アテニュエイターズ，エルエルシー 内部で重なり合った調整器
JP5022576B2 (ja) * 2005-07-08 2012-09-12 株式会社ジャパンディスプレイイースト 表示パネルおよび表示装置
JP3969453B1 (ja) * 2006-05-17 2007-09-05 株式会社村田製作所 ケース付き多層モジュール
KR101385094B1 (ko) * 2007-09-11 2014-04-14 삼성디스플레이 주식회사 인쇄회로기판, 이를 갖는 표시장치 및 이의 제조방법
US8077480B2 (en) * 2008-11-26 2011-12-13 Rosemount Aerospace Inc. Faraday cage for camera
CN102271455A (zh) * 2010-06-03 2011-12-07 鸿富锦精密工业（深圳）有限公司 电路板
US8903047B1 (en) 2010-11-02 2014-12-02 Moxtek, Inc. High voltage circuit with arc protection
CN102740583B (zh) * 2011-03-31 2015-05-27 富士康(昆山)电脑接插件有限公司 电路板
US8952265B2 (en) * 2011-08-22 2015-02-10 Samsung Electro-Mechanics Co., Ltd. Electromagnetic interference noise reduction package board
CN102548194A (zh) * 2011-12-16 2012-07-04 广东电网公司电力科学研究院 一种智能电表主电路板的接地设计
CN102591495A (zh) * 2012-02-20 2012-07-18 安方高科电磁安全技术(北京)有限公司 低辐射鼠标
US9192084B2 (en) 2013-12-20 2015-11-17 Google Technology Holdings LLC Electronic devices and electronic circuits and methods for manufacturing the same
US9510439B2 (en) 2014-03-13 2016-11-29 Honeywell International Inc. Fault containment routing
CN109845413B (zh) * 2016-08-19 2022-07-05 奈科斯特金技术私人有限公司 用于制造印刷电路板的方法
US10798818B2 (en) 2017-04-13 2020-10-06 Astec International Limited Power supplies including shielded multilayer power transmission boards
KR102060739B1 (ko) * 2017-07-03 2019-12-31 (주)잉크테크 전자파 차폐 기능을 갖는 회로기판과 이의 제조방법 및 이를 이용한 평판 케이블
CN107466167B (zh) * 2017-08-10 2020-06-12 上海幂方电子科技有限公司 一种喷墨打印制备柔性印刷多层电路板的方法
CN107801296A (zh) * 2017-11-07 2018-03-13 上海斐讯数据通信技术有限公司 能够降低边缘辐射的印刷电路板及终端设备
CN110418491A (zh) * 2018-04-26 2019-11-05 三赢科技（深圳）有限公司 电路板及光学装置
CN113015677A (zh) 2018-10-29 2021-06-22 大疆科技股份有限公司 用于执行实时地图构建的可移动物体
CN109600939B (zh) * 2018-10-30 2019-09-20 庆鼎精密电子（淮安）有限公司 薄型天线电路板的制作方法
US11096277B2 (en) * 2019-09-12 2021-08-17 International Business Machines Corporation Printed circuit board shielding and power distribution via edge plating
CN112822876B (zh) * 2020-12-28 2022-10-28 广州广合科技股份有限公司 内嵌立体金属基的印制电路板及其加工方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3469015A (en) * 1967-01-13 1969-09-23 Sierracin Corp Conductive panel
US4218578A (en) * 1978-08-04 1980-08-19 Burr-Brown Research Corp. RF Shield for an electronic component
US4633035A (en) * 1982-07-12 1986-12-30 Rogers Corporation Microwave circuit boards
JPS5911700A (ja) * 1982-07-12 1984-01-21 株式会社日立製作所 セラミツク多層配線回路板
US4605915A (en) * 1984-07-09 1986-08-12 Cubic Corporation Stripline circuits isolated by adjacent decoupling strip portions
US4609892A (en) * 1985-09-30 1986-09-02 Motorola, Inc. Stripline filter apparatus and method of making the same
JPH0627995Y2 (ja) * 1986-03-20 1994-07-27 株式会社東芝 シ−ルド構造
US4849284A (en) * 1987-02-17 1989-07-18 Rogers Corporation Electrical substrate material
US4882454A (en) * 1988-02-12 1989-11-21 Texas Instruments Incorporated Thermal interface for a printed wiring board
JPH01297901A (ja) * 1988-05-25 1989-12-01 Ngk Spark Plug Co Ltd 誘電体フィルタ
FR2635920B1 (fr) * 1988-08-30 1990-10-12 Thomson Csf Procede de fabrication d'une zone de connexion pour un circuit hyperfrequence de type triplaque et circuit ainsi obtenu
JP2769625B2 (ja) * 1988-12-22 1998-06-25 双信電機株式会社 電気回路用多層印刷フィルタの製造方法
US5206986A (en) * 1989-08-11 1993-05-04 Fujitsu Limited Method of producing an electronic circuit package
US5003273A (en) * 1989-12-04 1991-03-26 Itt Corporation Multilayer printed circuit board with pseudo-coaxial transmission lines
US5043848A (en) * 1990-02-01 1991-08-27 Cryptec, Inc. Shielded printed circuit board
ATE97293T1 (de) * 1990-05-16 1993-11-15 Siemens Ag Verfahren zur kontaktierung von schirmblechen.
JP3058898B2 (ja) * 1990-09-03 2000-07-04 三菱電機株式会社 半導体装置及びその評価方法
US5150088A (en) * 1991-03-27 1992-09-22 Hughes Aircraft Company Stripline shielding techniques in low temperature co-fired ceramic

Also Published As

Publication number Publication date
CA2142611C (en) 1998-11-24
EP0656171A1 (en) 1995-06-07
CN1112803A (zh) 1995-11-29
DE69401193D1 (de) 1997-01-30
US5376759A (en) 1994-12-27
CN1039075C (zh) 1998-07-08
EP0656171B1 (en) 1996-12-18
JPH07506704A (ja) 1995-07-20
WO1995001086A1 (en) 1995-01-05
US5430933A (en) 1995-07-11
CA2142611A1 (en) 1995-01-05
DE69401193T2 (de) 1997-04-10

Similar Documents

Publication Publication Date Title
JP2794136B2 (ja) 多層プリント回路基板
US6288906B1 (en) Multiple layer printed circuit board having power planes on outer layers
US5677515A (en) Shielded multilayer printed wiring board, high frequency, high isolation
US7045719B1 (en) Enhancing signal path characteristics in a circuit board
US6949992B2 (en) System and method of providing highly isolated radio frequency interconnections
KR100294957B1 (ko) 프린트배선판
US6840817B2 (en) EMI suppression technique for RJ connectors with integrated magnetics
US7271348B1 (en) Providing decoupling capacitors in a circuit board
EP0489118A4 (en) Multi-layer circuit board that suppresses radio frequency interference from high frequency signals
WO2006089701A1 (en) Air void via tuning
WO2001001453A2 (en) Method and apparatus for adjusting electrical characteristics of signal traces in layered circuit boards
WO2019094600A1 (en) Additive manufacturing technology (amt) faraday boundaries in radio frequency circuits
EP0219817B1 (en) Shielded interconnection boards and method for making same
US7679005B2 (en) Circuitized substrate with shielded signal lines and plated-thru-holes and method of making same, and electrical assembly and information handling system utilizing same
US6466113B1 (en) Multi-layer RF printed circuit architecture with low-inductance interconnection and low thermal resistance for wide-lead power devices
US6388205B1 (en) Printed circuit board with shielded circuitry
WO2000044210A9 (en) Multi-layer rf printed circuit architecture
JPH11220263A (ja) プリント配線板
JP4694035B2 (ja) 配線構造基板
JPH04139783A (ja) Ｉｃ搭載用可撓性回路基板及びその製造法
US7626828B1 (en) Providing a resistive element between reference plane layers in a circuit board
US20170318664A1 (en) Electrical shielding using bar vias and associated methods
EP0872165A1 (en) Circuit board with screening arrangement against electromagnetic interference
JPH07273468A (ja) 多層プリント配線板
KR20030047719A (ko) 의사 동축 전송 라인이 교차하는 장치