JPH07504548A - 補助ビデオデータ・スライサ - Google Patents
補助ビデオデータ・スライサInfo
- Publication number
- JPH07504548A JPH07504548A JP5515650A JP51565093A JPH07504548A JP H07504548 A JPH07504548 A JP H07504548A JP 5515650 A JP5515650 A JP 5515650A JP 51565093 A JP51565093 A JP 51565093A JP H07504548 A JPH07504548 A JP H07504548A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- period
- video
- signal component
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/025—Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
- H04N7/035—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal
- H04N7/0355—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal for discrimination of the binary level of the digital data, e.g. amplitude slicers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
- Television Signal Processing For Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、帰線消去期間の間または過走査期間の間にビデオ信号内に存在してい
る情報の検出に関する。
発明の背景
ビデオ信号は典型的には、垂直表示期間すなわちフィールドを含んでおり、各フ
ィールドは複数の水平ライン期間、例えば、NTSCビデオシステムでは1フイ
ールドにつき262.5本のラインを有する。各垂直期間と水平期間の始まりは
、複合ビデオ信号中に含まれている垂直同期パルスと水平同期パルスによってそ
れぞれ識別される。各垂直期間の間の一部の期間では、ビデオ信号中の情報は画
面に表示するためのものではない。例えば、1つの垂直帰線消去期間は、各フィ
ールド内で最初の約20水平ライン期間にわたっている。その上、垂直帰線消去
期間に隣接するいくつかのライン期間、例えば、第21番目のラインすなわちラ
イン21はビデオ表示の過走査領域内にあって、目に見えない。
帰線消去期間の間および過走査期間の間に表示画像情報が無いので、これらの期
間に補助情報成分、例えば文字放送(teletext)またはクローズド・キ
ャプション(closed caption) ・データを挿入することができ
る。連邦通信委員会(F CC)規則のような基準では、各種の補助情報に関す
る型式(垂直期関内の情報の位置を含む)を定めている。例えば、現在の1クロ
ーズド・キャプション”基準(例えば、47CFRf1g15.1+9および7
3.682を参照)では、クローズド・キャプション用のASCII文字に対応
するディジタルデータは第1フイールドのライン21になければならないと規定
されている。
補助ビデオ情報を抽出する際の第1段階は、その補助情報を見つけることである
。関連する情報の種類に依り、種々の方法が用いられる。例えば、フレーミング
(framing)コード型式のような文字放送データの特性を認識することは
、文字放送データを見つける1つの方法である。ライン21にあるクローズド・
キャプション情報を見つけるためには、例えば、水平同期パルスを数え、ビデオ
ラインを数える。
補助ビデオ情報が捜し出されたら、その情報を抽出しなければならない。ディジ
タルデータの場合、“データ・スライサ”を使用して、ビデオ信号を2進データ
に変換する。データ・スライサの動作は典型的には、スライスレベルとして知ら
れている基準レベルとビデオ信号レベルを比較する。ビデオ信号レベルがスライ
スレベルを超えると、比較により、論理“1”を生じる。ビデオ信号レベルがス
ライスレベルよりも低いと、論理′0”を生じる。−例として、ビデオ信号のラ
イン21におけるクローズド・キャプション・データは、0IRE〜50IRE
単位の信号振幅範囲を呈する。0IRE〜501RE単位の信号範囲については
、251RE単位のスライスレベルが適当であろう。
一定のスライスレベルがすべてのビデオ信号に対して適当であるとは限らない。
ビデオ信号のレベルはビデオ信号源に依り変動する。変動するビデオ信号のレベ
ルに対して一定のスライスレベルを使用すると、抽出されたデータは論理“0″
または論理“1”の方に偏るので望ましくない。その結果、誤ったデータの抽出
を生じる。
例えば、ビデオ信号の範囲が、0IRE〜5QIRE単位でな(QIRE〜20
1RE単位であるならば、スライスレベルは2511E単位よりもl0IRE単
位が望ましい。0IRE〜201RE単位の信号範囲に対して251RE単位を
スライスレベルとして使用するならば、信号は決してそのスライスレベルを超え
ないので、論理“1”は決して抽出されないであろう。従って、スライスレベル
を入力ビデオ信号の振幅に適合させることが望ましい。
スライスレベルが一定の場合に起り得るもう1つの問題は、データ・スライサに
使用される構成要素のスイッチング閾値レベルは、温度や供給電圧あるいは製造
者に依り変動することがあることである。−例として、CMO8反転回路は、P
MO3およびNMO8電界効果トランジスタ(FET)を使用して構成される。
これらのデバイスの導電流特性を一致させると、スイッチング閾値を、反転回路
の電源極値のほぼ中間になるように設計することかできる。しかしながら、反転
回路に使用されるデバイスの導電流特性は、温度や供給電圧の変化によりあるい
は集積回路の製作技術が異なると、変動するのでスイッチング閾値は変化する。
補助ビデオデータ信号の振幅が低い、例えば、50IRE単位(最高−最低値I
Vのビデオ信号に対し約350 mV)ならば、一定のスライスレベルを基準と
して構成要素のスイッチング閾値が変化すると、データ抽出精度は著しく低下す
ることがある。従って、構成要素の変動を補償するようにスライスレベルを調節
することが望ましい。
クローズド・キャプション・データのような補助情報成分の型式には、適応型ス
ライスレベル機能を容易にするための手段が含まれている。例えば、第1フイー
ルドのライン21におけるクローズド・キャプション信号は、“バックポーチ”
期間の後に、“ラン−イン・クロック(run−in clock)” (RI
C)と称する正弦波基準信号の7サイクルのバーストで始まる。クローズド・キ
ャプション・データに関する基準では、RIC信号の振幅はライン21期間の後
半中に起こるデータ信号の振幅と同じであると規定されている。従って、RIC
信号の振幅の平均は、その後に続くデータ信号に対して適切なスライスレベルと
なる。
クローズド・キャプション・データのような補助データはすべてのビデオ信号中
に存在するとは限らない。例えば、異なるビデオ信号源に切り換えると、クロー
ズド・キャプション・データを有する1つの信号から、クローズド・キャプショ
ン・データの無い別の信号源に切り換えられる。補助ビデオデータが存在しなけ
れば、スライスレベルを変更するための基礎となるRIC信号は存在しない。R
IC信号が存在しない時にスライスレベルを調節しようとすると、正しくない信
号レベルを生じることがある。
現行のビデオ信号処理方法は典型的には、ディジタル集積回路(IC)内で実行
されるディジタル信号処理機能を含んでいる。ディジタル信号処理ICの中にデ
ータ・スライス機能を含めることが望ましいであろう。アナログ的なデータスラ
イス法(例えば、米国特許第4,115.811号(ボッ氏)および米国特許第
4.358゜790号(サマーズ氏)を参照)は典型的には、ディジタルIC内
で実行するのが困難なアナログ信号比較器のようなアナログ機能を含んでいる。
しかしながら、成る種のディジタルデータ・スライサ(例えば、米国特許第4.
656.513号(ランゲンカンプ氏)および米国特許第4,858.007号
(シュウイア氏外)を参照)は複雑なディジタル回路を必要とし、これは複雑な
ディジタル信号処理IC内で利用できるチップ面積のうちの本発明の原理に従っ
て、ビデオ信号から補助ビデオ情報を抽出するデータ・スライサは、ビデオ信号
に応答し、2つの値の中の1つをとる出力信号を発生する出力信号発生装置を含
んでいる。この出力信号は、ビデオ信号が閾値レベルを超える時に第1の値をと
り、ビデオ信号が閾値レベルより小さい時に第2のレベルをとる。出力信号発生
装置のビデオ信号入力における直流(D C)信号成分は、DC成分の大きさと
閾値レベルとの間の差を減少させるように変更される。このDC成分の変更は、
補助のビデオ情報信号中に含まれている基準信号の周期的な変動に応答して予め
定められる期間の間生じる。この予め定められる期間は、基準信号の予め定めら
れる整数のサイクルに実質的に等しい。
図面の簡単な説明
第1図は、補助ビデオデータの波形の一例を示す。
第2図は、本発明の実施例を、一部はブロック図で一部は概略図で示す。
第3図および第4図は、第2図に示す実施例の動作を理解するのに役立つ信号波
形を示す。
図面の簡単な説明
第2図に示す本発明の例示的実施例の動作は、第1図に示す、FCC基準(例え
ば、47CFR6目15.119および73.682を参照)のクローズド・キ
ャプション信号と一致するクローズド・キャプション・データに関して説明する
。以下に更に詳しく述べるように、本発明は、また、文字放送のような他の形式
の補助ビデオデータの抽出にも利用できる。
第2図で、複合ビデオ信号VIDEOはデータ・スライサ210に入力される。
データ・スライサ210は、ビデオ信号VIDEOの中に含まれている補助ビデ
オデータ(例えば、クローズド・キャプション・データ)を、第2図で信号DS
OUTとして表わされるディジタルデーターストリームに変換する。信号DSO
UTにおける論理“O”レベルと論理“1”レベルは、それぞれデータeスライ
サ210のスライスレベルよりも低いVIDEO信号のレベルおよびスライスレ
ベルを超えるVIDEO信号のレベルを表わす。
データ・スライサ210は、第2図のノードAでビデオ信号VIDEOを緩衝増
幅器213の入力に結合させる入力結合コンデンサ211を含んでいる。信号D
SOUTは緩衝増幅器213の出力に発生する。ノードAにおけるVAは、ビデ
オ信号V I DEOからの交流(A C)成分VAACとDC成分VADCを
含んでいる。信号■Aが緩衝増幅器213のスイッチング閾値電圧VTを超える
と、信号DSOUTに論理“1”の値が発生する。
信号VAの値がスイッチング閾値電圧VTよりも低いと、緩衝増幅器213は信
号DSOUTに論理“0″を発生する。従って、信号VAに対するスライスレベ
ルは、スイッチング閾値電圧VTの位置にある。しかしながら、補助ビデオデー
タ(AC成分VAACで表わされる)を論理値に正確に変換するためのスライス
レベルは、AC成分VAACに関するスライスレベルである。以下に述べるよう
に、AC成分VAACに関するスライスレベルは、DC成分VADCを変化させ
ることにより制御される。
AC成分VAACに関するデータ・スライサ210のスライスレベルは、DC成
分VADCとスイッチング閾値電圧VTとの関係により定められる。AC成分V
AACが最も確実にディジタル論理“1”と論理“0”値にスライスされるのは
、信号VAACの最高−最低振幅の平均値が電圧VADCの位置により、また電
圧VADCがスイッチング閾値電圧VTに等しい時である(例えば、第3図の(
A)を参照)。この状態で、信号VAACはスイッチング閾値電圧VTの上下に
等しく伸長し、特定の論理状態に偏った望ましくないスライス動作が防止される
。
信号VAACの平均値は、希望通りにスイッチング閾値電圧VTに等しくならな
いことがある。例えば、スイッチング閾値電圧VTは前述のように変動するかも
知れない。電圧VADCがスイッチング閾値電圧VTよりも低ければ(第3図の
(B)参照)、信号VAACの平均値は、VTからVADCを引いた値だけスイ
ッチング閾値電圧VTよりも下にずらされる。同様に、電圧VADCが電圧VT
よりも高ければ、信号vAACの平均値は電圧vTよりも上にずらされる。いず
れの状態でも、信号VAACの最高−最低範囲の中間点はスイッチング閾値電圧
VTの位置になく、信号VAACのデータは不正確にスライスされることがある
。以下に述べるように電圧VADCは、信号VAACの最高−最低範囲の平均値
がスイッチング閾値電圧VTの位置にあるように制御される。
第2図に示す例示的実施例では、電圧VADCは3−状態反転緩衝増幅器215
と抵抗212を含んでいる帰還路を介して制御される。この帰還路は、データ・
スライサ出力DSOUTと緩衝増幅器213の間に結合される。電圧VADCは
、帰還路が導通している(3−状態反転緩衝増幅器215が動作可能にされてい
る)時に、変更される。制御用マイクロプロセッサ200とナントゲート241
と反転回路242とカウンタ220とを含んでいる制御回路は、ここで述べた機
能の動作を制御する。
成る時期に、例えば、システムがオンになった後に、電圧VADCを初期設定す
るのが望ましい。緩衝増幅器213の予期されるスイッチング閾値電圧のような
電圧を初期設定すると、電圧VADCの調節を完了するのに要する時間が縮めら
れる。初期設定するのに種々の方法が可能である。説明のために、第2図に示す
実施例は、初期設定回路230を含んでいる。初期設定が望まれると制御用マイ
クロプロセッサ200は、信号INITを論理“1″にすることにより初期設定
回路230を動作可能にする。信号INITが論理“1”になると、PMOSト
ランジスタ231は導通し、ノードAはほぼ電圧VINITになる。VINIT
の値は、例えば、スイッチング閾値電圧VTの予期された値である。次に、初期
設定回路は動作不能にされる(信号INITは論理“0”にされる)。
電圧VADCは、初期設定回路230を通り、あるいは抵抗212と3−状態反
転緩衝増幅器215を含んでいる帰還路を通り、低インピーダンス路を介して変
更される。電圧VADCが設定された後に、緩衝増幅器213が高い入力インピ
ーダンスを有しく例えば、CMO3反転回路)、またノードAに結合された低イ
ンピーダンス路が動作不能にされるならば、直流レベルは節点Aにおいて長期間
にわたりほぼ不変のまま保持される。例えば、動作不能にされた初期設定回路2
30を通る、漏れ電流の影響は、電圧VADCが以下に述べる方法で定期的に調
節されるならば無視される。
電圧VADCの調節が、例えば、初期設定後にまたは定期的に行われるならば、
制御用マイクロプロセッサ200は、信号RI CGATEを論理“0″にする
ことにより帰還ループを動作可能にする。以下に述べる理由により、電圧VAD
Cの調節は、VIDEO信号でRIC信号が有効になった時に合わせて行われる
ようにする。
この時、RIC信号はまたノードAにおいて信号VAACとして現れる。マイク
ロプロセッサ200は同期信号5YNCとライン表示信号LINEを検討して、
補助ビデオデータとRIC信号がV I DEO信号に存在するか判定する。信
号RI CGATEは論理“0”にされて、RIC期間の間3−状態反転緩衝増
幅器215を動作可能にする。以下に説明するように、電圧VADCの調節はR
IC信号の実質的に整数のサイクルの間に行われる。
RI CGATE信号はマイクロプロセッサ200により確立され、実質的に整
数のRICサイクルにわたり、所望の調節期間を与える。
帰還ループが動作可能にされると、発振が信号DSOUTに現われる。発振周波
数は帰還ループを回る遅延により決定される。例えば、ループの遅延を2倍にす
るのに等しい周期を有する波形は、反転帰還ループを回る正帰還(360度の移
相)を受けるので、発振の可能性を生じる。RIC期間の開信号DSOUTの発
振は、信号DSOUTに結合された補助ビデオデータ捕捉回路に悪影響を及ぼさ
ない。補助ビデオデータは、帰還ループが動作不能にされた時、補助ビデオ信号
のデータ期間の間に生じる。従って、データ捕捉が進行している時、発振は信号
DSOUTに存在しない。
発振が存在しても、電圧VADCを制御する前述した方法に及ぼされる影響は無
視できる。以下に述べるように、スイッチング閾値電圧VTと対称な波形は、ス
ライスレベルが調節される時に、ノードAで故意に確立される。発振波形はノー
ドAでほぼ対称的であり、従って、対称波形に応答して行われるスライスレベル
の調節に悪影響を及ぼさない。
3−状態反転緩衝増幅器215が動作可能にされると、緩衝増幅器213の閾値
を超えるノードAにおける電圧は、緩衝増幅器213と3−状態反転緩衝増幅器
215の出力にそれぞれ論理レベル1と0を生じる。3−状態反転緩衝増幅器2
15の出力において論理“0”で表わされる電圧がノードAにおける電圧よりも
低いとすれば、3−状態反転緩衝増幅器215の出力において論理“0”で表わ
される低インピーダンスの接地路は、コンデンサ211を放電させそしてノード
Aにおける電圧を減少させる。ノードAにおける電圧が緩衝増幅器213の閾値
よりも低ければ、緩衝増幅器213と3−状態反転緩衝増幅器215の出力に論
理レベル0と1とがそれぞれ発生する。3−状態反転緩衝増幅器215の出力に
おける論理”1“の電圧がノードAにおける電圧よりも高いとすれば、コンデン
サ211は抵抗212を介して充電され、ノードAにおける電圧は増加する。従
って、帰還ループが動作可能にされた時、ノードAにおける電圧は緩衝増幅器2
13のスイッチング閾値レベルの方に向かう。
帰還ループが動作可能にされた時に、ノードAにおける信号が(例えば、VID
EO信号に応答して)AC成分VAACを有するならば、信号VAACの変動は
電圧■ADCに影響を及ぼす。帰還期間の間に信号VAACが信号VADCに関
して対称であるならば、電圧VADCは帰還期間の間、電圧VADCが緩衝増幅
器213のスイッチング閾値電圧VTにほぼ等しくなるように変化する。例えば
、第3図の(b)で電圧VAACは図に示す期間の間、電圧VADCに関して対
称である。しかしながら、信号VAACはスイッチング閾値電圧VTに関しては
対称でない。第3図の(B)が示すように、信号VAACがスイッチング閾値電
圧VTの上にある期間よりも、スイッチング閾値電圧VTの下にある期間の方が
長い。その結果、上述した帰還ループの動作により、電圧VADCが増加する期
間は、電圧VADCが減少している期間よりも長くなる。結局、電圧VADCは
増加する。電圧VAI;)Cが、第3図の(B)のように電圧VTよりも低くな
く、電圧VTよりも高ければ、電圧VADCは結局は減少することになる。いず
れにしても、帰還ループの作用により、電圧VADCと電圧VTとの差は縮まる
。
帰還期間の間、信号VAACが電圧VADCに関して対称であるならば、電圧V
ADCが電圧VTとほぼ等しくなるまで、電圧VADCは変化し続ける(帰還ル
ープは十分長い開動作可能にされるものと仮定する)。従っ□て、対称的波形が
十分長く持続する期間の間に帰還ループを作動させると、電圧VADCは、緩衝
増幅器213のスイッチング閾値電圧の位置にあると共に信号範囲の中間点にあ
るようになる。従って、データは対称的信号の範囲の中間点でスライスされる。
対称的信号がRIC信号であるならば、RIC信号の振幅はデータ信号の振幅と
等しいので、データはやはりRIC信号の後に続くデータ信号の範囲の中間点で
スライスされる。
この例示的実施例では、信号VAACは帰還期間の間、帰還期間をRIC信号の
整数のサイクルにわたるよう時間調節することにより、スイッチング電圧VTに
関して対称とされる。この状態は第3図に示されており、帰還が動作可能にされ
ている期間に、RIC波形の5サイクルが生じている。クローズド・キャプショ
ン信号中のRIC信号の場合、10μ5(7)間に、503kHz (7)RI
C信号の実質的に5サイクルが生じる。従って、RIC信号が有効である10
μsの開信号RI CGATEを論理“0″に設定することにより帰還ループを
動作可能にすると、第2図の節点Aで所望の対称的基準波形が得られる。RI
CGATE信号の周期は、同期信号5YNCおよび信号LINEに基づきRIC
信号と一致するように、そしてクローズド・キャプション信号に関するFCC仕
様書(例えば、47CFR1915,+19および73.6112を参照)で指
定するタイミングと一致するように、マイクロプロセッサ200により時間を調
節される。
電圧VTと等しくなるように電圧VADCを調節するのに要する期間は、1つの
ライン21期間内でRIC信号の整数のサイクルの期間を超えることもある。こ
こで述べた例示的適応型スライスレベル・システムは、抵抗212を介して、充
放電コンデンサ211を含んでいる。
充放電と関連する時定数により、ノードAにおける電圧が変化する速度が決定さ
れる。RIC期間と比較して割合長い時定数(例えば、コンデンサと抵抗の値が
それぞれ1μFと10にΩ)は、希望する値と著しく異なるノードAの初期電圧
と共に、ノードAの電圧が1つのRIC信号期間の間に希望値に達するのを妨げ
る。従って、RIC信号が1回以上発生している間帰還回路を作動させる必要が
ある。この問題に対する1つの方法は、帰還ループを閉じて各RIC信号期間の
間にスライスレベルを調節することである。この方法は、制御回路を簡単にする
と共にノードAにおける漏れ電流の影響が、スライスレベルを繰り返し調節する
ことにより修正されるようにする。漏れ電流の影響が著しくなければ、スライス
レベルの調節は、回路の時定数を克服するのに十分な予め定められた数のRIC
期間の開動作可能にしてから動作不能にすることもできる。いかなる漏れ電流の
影響も、スライスレベルを周期的に再調節することにより克服できる。
V I DEO信号が、確かに、所望の基準信号またはRIC信号を有する補助
ビデオデータを含んでいるならば、スライスレベルは上述のように調節される。
しかしながら、補助ビデオデータの存在が確かでなければ、RIC信号が帰還動
作可能期間に存在することを確める手段を設けることが望ましい。帰還ループが
動作可能にされ、そして対称的基準信号が存在しなければ、不正確なスライスレ
ベルが発生されるかも知れない。
RIC信号の存在を確める目的で、第2図に示す例示的実施例にはカウンタ22
0が含まれている。論理“0”の状態にあるR I CCNT信号に応答して反
転回路242の出力におけるRESET信号が論理“1”である時1、カウンタ
220はクリアされる。信号RICCNTとRICWNDが論理“1”である時
、計数動作は動作可能にされる。なぜならば、論理“1”であるR I CCN
T信号はRESET信号を非動作化しく論理“0”にする)そして論理″1″で
あるR I CWND信号はDSOUT信号のパルスを動作可能に、アンドゲー
ト250を介してカウンタ220をクロック制御するからである。またR I
CCNT信号とRI CWND信号はナントゲート241で論理的に合成されて
RICGATE信号を発生し、帰還ループを動作可能にするのを制御する。
カウンタ220は、動作可能にされると、DSOUT信号に生じるパルスを計数
する。上述した、帰還間隔が10μsの場合、この帰還期間の間にRIC信号の
5サイクルが起こるはずである。その結果、RIC信号の5個のピークに対応す
る5個のパルスがDSOUT信号に生じる。RIC信号が予期されたように存在
するならば、計数期間の終了後に、計数値CNTVALは5になるはずである。
計数値CNTVALはマイクロプロセッサ200により評価される。計数値が予
期された通りの5でなければ、マイクロプロセッサ200は制御信号(第2図に
示されていない)を発生して、ビデオ信号処理システムに、補助ビデオデータが
予期された通りに存在していないことを知らせる。ビデオ信号処理システムはこ
れに応答して、例えば、補助ビデオデータを含んでいる別のビデオ信号源(例え
ば、別の番組またはチャンネル)が選択されるまで処理を遅らせるか、あるいは
1つの遅延の後に現在の信号でテストを繰り返す。
ここで述べた、信号RICCNT、RICWNDおよびRI CGATEを含ん
でいる制御装置は、帰還ループが動作可能にされている間カウンタ220が計数
するの、を妨げる。帰還ループが動作可能にされた時にDSOUT信号に発生さ
れる上述の発振により、計数値CNTVALはRIC信号の存在を不正確に表わ
すようになる。
′特に、カウンタ220は、RIC波形のピークよりもむしろ発振波形のピーク
を計数するであろう。
不正確な計数値を避けるために、帰還ループとカウンタ200は以下のように同
時に動作可能にされる。信号RI CWNDは、帰還(または計数)間隔の持続
期間を定める。信号RI CCNTは、帰還または計数が起こるかどうかを表示
する。信号RI CWNDが論理“1”であり、信号RI CCNTが論理“0
”である(信号RESETは論理゛1”である)時に、帰還ループは動作可能に
され(信号RICGATは論理“0”である)そしてカウンタ200は動作不能
にされる。信号RI CWNDが論理“1”で信号RI CCNTが論理11”
である時、カウンタ200は動作可能にされ帰還ループは動作不能にされる。こ
のシステムの可能な一連の動作として、スライスレベルを初期設定し、帰還ルー
プを作動させ(カウンタは動作不能にされる)、スライスレベルを調節しく最初
はRIC信号が存在すると仮定する)、1つのウィンドウ期間の間カウンタ20
0を動作可能にしく帰還を動作不能にする)、そして計数を検討してRIC信号
が存在するかどうか判定する。
信号RICWNDと信号RI CCNTの動作の一例を第4図に示す。信号DS
OUTに関しては2個の異なる波形を第4図に示す。上方のDSOUT波形は、
信号RICCNTが論理“0”である時のDSOUT信号を示す。この場合、帰
還ループは動作可能にされて、RICWNDが論理“1″である期間の間スライ
スレベルを調整する。帰還ループが動作可能にされている時、信号DSOUTに
振動が存在し信号DSOUTは、上方のDSOUT波形に示すように不明確であ
る下方のDSOUT波形で、信号RI CCNTは論理“1″であり、これは帰
還ループを動作不能にする。その結果、信号DSOUTは、信号RI CWND
が論理“1″である期間の間RIC信号に応答してパルスを発する。従って、信
号RICCNT論理″1”であるならば、信号RICWNDのパルスが確立され
る期間の間、信号DSOUTのパルスを正確に計数することができる。
第4図における下方のDSOUT波形では、信号RICCNTはライン21期間
の間一定のレベルにあることが示されているが、別の方法(第4図に示されてい
ない)では、カウンタが動作可能にされた時に、信号RICCNTに論理“1”
のパルスを発生する。信号RICCNTに生じるパルスの時機を調節して、信号
RI CWNDのパルスがRI CCNTの期間の間に生じるようにすれば、例
えば、カウンタと帰還ループとの望ましい同時性が得られる。
本発明は、クローズド・キャプション・データに関連して説明してきたが、他の
形式の補助ビデオデータ(例えば、文字放送)にも利用できる。他の形式のデー
タの場合、システムはある程度変更を必要とするかも知れない。例えば、文字放
送の基準では、文字放送のデータはいくつかのビデオライン(例えば、ライン1
7〜ライン20)に現れることが許容される。従って、文字放送システムの場合
、第2図に示すLINE信号は、上述したラインカウンタ以外の手段により発生
しなければならないであろう。
ここに開示したシステムの動作は、別の補助データの型式に適応するために、他
の方法で変更されるかも知れ、ない。−例として、基準信号(ここで述べた実施
例におけるRIC信号)の型式が変化すると、ここに開示したハードウェアは、
種々のデータ型式で正しく動作するよう容易に変更できる。この種の変更には、
例示したRIC信号とは異なる特性(例えば、振幅、波形、周波数)を有する基
準信号に対してシステムを適合させることも含まれる。特に、帰還の持続期間は
、他の周波数のRI1171.1賜 PCT/υS 93100118国際調査
報告
Claims (7)
- 1.ビデオ信号(VDEO)を処理するシステムにおいて、該ビデオ信号は複数 の周期的な水平ライン期間のうちの少なくとも1つの期間の間に生じる補助情報 信号成分を含んでおり、該補助情報信号成分はデータ信号成分と基準信号成分( RIC)を有し、該基準信号成分は予め定められた周波数で周期的に変化する、 前記ビデオ信号を処理するシステムにおける装置であって、入力が前記ビデオ信 号に結合され、第1と第2の値のうちの1つを有する出力信号(DSOUT)を 発生する手段(213)であって、該出力信号は、前記ビデオ信号が予め定めら れた閾値レベル(VT)を超えた時に前記第1の値を有し、また前記ビデオ信号 が該予め定められた閾値レベルよりも低い時に前記第2の値を有する、前記出力 信号発生手段と、 制御信号(RICWND)により予め定められた期間の間に生じる前記基準信号 成分の前記周期的変化に応答して前記出力信号発生手段の前記入力においてDC 信号成分(VADC)の値を変更する手段(212,215,230)であって 、前記予め定められた閾値レベルの値と該DC信号成分の値との差が縮まるよう にし、前記予め定められた期間は前記基準信号成分の前記周期的変化の予め定め られた実質的に整数のサイクルにわたっている、前記DC信号成分の値を変更す る手段と、前記補助情報を含んでいる前記水平ライン期間の始まりを表示する同 期信号(LINE)に応答して前記制御信号を発生する手段(200,220, 250)とを含んでいる、ビデオ信号を処理する装置。
- 2.前記出力信号発生手段(213)が増幅器を含んでいる請求項1記載の装置 。
- 3.前記DC信号成分変更手段が、前記制御信号(RICWND)に応答し、前 記予め定められる期間の間、前記出力信号(DSOUT)を前記出力信号発生手 段(213)に結合させる帰還手段(212,215)を含んでいる請求項1記 載の装置。
- 4.前記制御信号発生手段(200,220,250)がマイクロプロセッサ( 200)を含んでいる請求項1記載の装置。
- 5.前記制御信号発生手段が、前記ビデオ信号に応答し、前記補助情報信号成分 が前記ビデオ信号中に存在することを確かめる手段(200,220)を含んで いる請求項1記載の装置。
- 6.前記確かめる手段が、前記基準信号成分(RIC)が生じることが期待され る時に発生させ、前記基準信号成分の前記周期的変動の前記予め定められる実質 的に整数に等しい持続期間をとらせるために、前記制御信号により決まる計数期 間の間前記ビデオ信号の振幅変動を計数する手段(220)を含んでいる請求項 5記載の装置。
- 7.前記計数期間が、前記DC信号成分変更手段が動作している時、前記予め定 められる期間以外の期間である請求項6記載の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US85048192A | 1992-03-11 | 1992-03-11 | |
US850,481 | 1992-03-11 | ||
PCT/US1993/000118 WO1993018613A1 (en) | 1992-03-11 | 1993-01-14 | Auxiliary video data slicer |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07504548A true JPH07504548A (ja) | 1995-05-18 |
JP3399945B2 JP3399945B2 (ja) | 2003-04-28 |
Family
ID=25308241
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51565093A Expired - Fee Related JP3399945B2 (ja) | 1992-03-11 | 1993-01-14 | データ・スライサ |
Country Status (10)
Country | Link |
---|---|
US (1) | US5517249A (ja) |
EP (1) | EP0630545B1 (ja) |
JP (1) | JP3399945B2 (ja) |
KR (1) | KR100290203B1 (ja) |
CN (1) | CN1050256C (ja) |
CA (1) | CA2131711C (ja) |
DE (1) | DE69324573T2 (ja) |
MY (1) | MY110278A (ja) |
SG (1) | SG83630A1 (ja) |
WO (1) | WO1993018613A1 (ja) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5657088A (en) * | 1995-12-22 | 1997-08-12 | Cirrus Logic, Inc. | System and method for extracting caption teletext information from a video signal |
US6377308B1 (en) * | 1996-06-26 | 2002-04-23 | Intel Corporation | Method and apparatus for line-specific decoding of VBI scan lines |
US5926491A (en) * | 1996-06-26 | 1999-07-20 | Intel Corporation | Noise tolerant run-in clock recovery method and apparatus |
US5953065A (en) * | 1996-06-26 | 1999-09-14 | Intel Corporation | Method and apparatus for common vertical blanking interval scan line decoding |
US5838382A (en) * | 1996-06-26 | 1998-11-17 | Intel Corporation | Method and apparatus for optimizing starting point for run-in clock recovery |
US5812217A (en) * | 1996-06-26 | 1998-09-22 | Intel Corporation | Automatically adjusting anti-ghosting filter coefficients when the coefficients exceed particular values |
US5812207A (en) * | 1996-12-20 | 1998-09-22 | Intel Corporation | Method and apparatus for supporting variable oversampling ratios when decoding vertical blanking interval data |
US6239843B1 (en) | 1997-05-05 | 2001-05-29 | Wavo Corporation | Method and system for decoding data in a signal |
KR100217182B1 (ko) * | 1997-05-12 | 1999-09-01 | 윤종용 | 데이타 슬라이스 회로 |
US6789124B1 (en) * | 1999-07-22 | 2004-09-07 | General Instrument Corporation | Multi-standard enhanced inband data receiver |
US6472918B1 (en) | 1999-08-23 | 2002-10-29 | Level One Communications, Inc. | Self-referencing slicer method and apparatus for high-accuracy clock duty cycle generation |
US6229466B1 (en) | 1999-08-23 | 2001-05-08 | Level One Communications, Inc. | Digital calibration method and apparatus for multi-bit delta-sigma D/A converter |
US6317068B1 (en) | 1999-08-23 | 2001-11-13 | Level One Communications, Inc. | Method and apparatus for matching common mode output voltage at a switched-capacitor to continuous-time interface |
US6529563B1 (en) | 1999-08-23 | 2003-03-04 | Level One Communications, Inc. | Method and apparatus for providing a self-sustaining precision voltage and current feedback biasing loop |
JP3895115B2 (ja) * | 2001-02-01 | 2007-03-22 | ソニー株式会社 | データ伝送方法、データ送信装置、およびデータ受信装置 |
JP3788253B2 (ja) * | 2001-03-12 | 2006-06-21 | ソニー株式会社 | データスライス回路 |
JP4091360B2 (ja) * | 2002-07-02 | 2008-05-28 | 松下電器産業株式会社 | データスライス装置、及びデータスライス方法 |
JP2004088623A (ja) | 2002-08-28 | 2004-03-18 | Renesas Technology Corp | 文字放送データ抜き取り装置 |
JP4297763B2 (ja) * | 2003-09-29 | 2009-07-15 | 三洋電機株式会社 | データスライサ回路、集積回路およびデータ検出方法 |
WO2006013494A1 (en) * | 2004-07-29 | 2006-02-09 | Koninklijke Philips Electronics N.V. | Extraction of data from a television signal using an adaptable slicing level |
KR100640630B1 (ko) * | 2005-01-17 | 2006-10-31 | 삼성전자주식회사 | 수직 귀선 기간에 실린 데이터를 추출하기 위한 디지털영상 신호 처리 장치 및 방법 |
US7773733B2 (en) * | 2005-06-23 | 2010-08-10 | Agere Systems Inc. | Single-transformer digital isolation barrier |
US7940921B2 (en) * | 2005-06-23 | 2011-05-10 | Agere Systems Inc. | Continuous power transfer scheme for two-wire serial link |
US8885814B2 (en) * | 2006-07-25 | 2014-11-11 | Broadcom Europe Limited | Feedback impedance control for driving a signal |
US8537883B1 (en) | 2007-02-02 | 2013-09-17 | Marvell International Ltd. | Detector for low frequency offset distortion |
US8111739B1 (en) | 2007-02-02 | 2012-02-07 | Marvell International Ltd. | Detector for low frequency offset distortion |
US8218685B2 (en) * | 2009-03-30 | 2012-07-10 | Applied Micro Circuits Corporation | Data slicer threshold adjustment for disparity controlled signals |
CN102710917A (zh) * | 2011-03-28 | 2012-10-03 | 联咏科技股份有限公司 | 限幅电平计算装置 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1523307A (en) * | 1975-12-09 | 1978-08-31 | Aston Electronic Dev | Data slicing apparatus and method |
US4222073A (en) * | 1977-10-19 | 1980-09-09 | Matsushita Electric Industrial Co., Ltd. | Multiplexed information signal receiving system |
NL7902093A (nl) * | 1979-03-16 | 1980-09-18 | Koninkl Philips Electronics Nv | Zelfinstellend filter met een vertragingsschakeling. |
US4263555A (en) * | 1979-06-15 | 1981-04-21 | Rca Corporation | Signal detection system |
FR2462073A1 (fr) * | 1979-07-17 | 1981-02-06 | Thomson Csf | Procede et dispositif pour l'extraction de donnees numeriques en presence de bruit et de distorsions |
NZ194405A (en) * | 1979-08-02 | 1982-05-25 | Dut Pty Ltd | Producing liquid hydrocarbon streams by hydrogenation of fossil-based feedstock |
US4380027A (en) * | 1980-12-08 | 1983-04-12 | William Leventer | Data encoding for television |
JPS598485A (ja) * | 1982-07-05 | 1984-01-17 | Matsushita Electric Ind Co Ltd | 文字多重放送受信機 |
JPS59103482A (ja) * | 1982-12-06 | 1984-06-14 | Toshiba Corp | 自動スライス回路 |
JPS6093891A (ja) * | 1983-10-27 | 1985-05-25 | Mitsubishi Electric Corp | テレビジヨン文字多重デ−タ・スライス回路 |
DE3374511D1 (en) * | 1983-12-07 | 1987-12-17 | Itt Ind Gmbh Deutsche | Data slicer circuit for separating and regenerating digital teletext signals |
US4620227A (en) * | 1984-01-30 | 1986-10-28 | Cybernetic Data Products | Data decoder |
FR2565448B1 (fr) * | 1984-06-04 | 1986-10-10 | France Etat | Procede et dispositif d'extraction de synchronisation pour systeme de diffusion a multiplexage temporel de signaux numeriques et analogiques |
US4622586A (en) * | 1985-04-04 | 1986-11-11 | Rca Corporation | Digital slicer having a pulse-width locked loop |
US4723165A (en) * | 1986-11-26 | 1988-02-02 | Zenith Electronics Corporation | AC coupled sync separator system with filter DC feedback |
FR2608873B1 (fr) * | 1986-12-23 | 1989-03-24 | Radiotechnique Compelec | Dispositif de reception de donnees numeriques comportant un circuit de reconnaissance de debut de paquet |
DE3729235A1 (de) * | 1987-09-02 | 1989-03-16 | Ant Nachrichtentech | Verfahren zum wiedergewinnen von binaerinformationen aus einem stoerbehafteten basisbandsignal sowie anordnung |
EP0307512B1 (de) * | 1987-09-08 | 1992-07-22 | Deutsche ITT Industries GmbH | Digitale Daten-Slicer-Schaltung für Teletextsignale |
FI81397C (fi) * | 1988-07-12 | 1990-10-10 | Ahlstroem Oy | Foerfarande och anordning foer avlaegsnande av laett material ur en fibersuspension. |
US4937842A (en) * | 1989-02-23 | 1990-06-26 | Motorola Inc. | Self adjusting data detector |
FR2651632B1 (fr) * | 1989-09-06 | 1994-06-03 | Tonna Electronique | Procede et dispositif d'alignement de signaux video et de detection de presence de donnees numeriques recurrentes dans un signal video. |
FR2652697A1 (fr) * | 1989-10-03 | 1991-04-05 | Sgs Thomson Microelectronics | Extracteur de donnees numeriques dans un signal video. |
US5249050A (en) * | 1991-10-18 | 1993-09-28 | Zenith Electronics Corporation | Closed captioned data line detection system |
US5301023A (en) * | 1991-10-18 | 1994-04-05 | Zenith Electronics Corp. | Data slicing system |
US5223930A (en) * | 1991-10-18 | 1993-06-29 | Zenith Electronics Corporation | Data recovery system using dot clock counting |
-
1993
- 1993-01-14 KR KR1019940703147A patent/KR100290203B1/ko not_active IP Right Cessation
- 1993-01-14 CA CA002131711A patent/CA2131711C/en not_active Expired - Fee Related
- 1993-01-14 WO PCT/US1993/000118 patent/WO1993018613A1/en active IP Right Grant
- 1993-01-14 EP EP93902993A patent/EP0630545B1/en not_active Expired - Lifetime
- 1993-01-14 JP JP51565093A patent/JP3399945B2/ja not_active Expired - Fee Related
- 1993-01-14 SG SG9602481A patent/SG83630A1/en unknown
- 1993-01-14 DE DE69324573T patent/DE69324573T2/de not_active Expired - Fee Related
- 1993-02-23 MY MYPI93000310A patent/MY110278A/en unknown
- 1993-03-10 CN CN93102996A patent/CN1050256C/zh not_active Expired - Fee Related
-
1995
- 1995-09-11 US US08/526,607 patent/US5517249A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
CA2131711A1 (en) | 1993-09-16 |
SG83630A1 (en) | 2001-10-16 |
CA2131711C (en) | 2002-10-15 |
WO1993018613A1 (en) | 1993-09-16 |
JP3399945B2 (ja) | 2003-04-28 |
CN1050256C (zh) | 2000-03-08 |
US5517249A (en) | 1996-05-14 |
EP0630545A1 (en) | 1994-12-28 |
DE69324573T2 (de) | 1999-08-26 |
MY110278A (en) | 1998-03-31 |
DE69324573D1 (de) | 1999-05-27 |
KR950700666A (ko) | 1995-01-16 |
CN1079857A (zh) | 1993-12-22 |
KR100290203B1 (ko) | 2001-05-15 |
EP0630545B1 (en) | 1999-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07504548A (ja) | 補助ビデオデータ・スライサ | |
KR100307979B1 (ko) | 보조비디오데이타슬라이서 | |
US6658363B2 (en) | Digital data pattern detection methods and arrangements | |
JP3289106B2 (ja) | 補助ビデオ・データ・デコーダ装置 | |
JP3694529B2 (ja) | ディジタルテレビジョンの同期化 | |
KR19990069420A (ko) | 자동 코오스 조정 기능을 갖는 평판 디스플레이 장치 | |
JPH04506739A (ja) | ビデオ処理のための表示ロックされたタイミング信号 | |
JP2978856B2 (ja) | 水平走査パルス信号制御回路 | |
KR960007644B1 (ko) | 영상표시장치의 라인동기회로 | |
KR100190788B1 (ko) | 디지탈 동기화 장치 | |
US5510854A (en) | Device for adjusting the black level of a video signal | |
US6573944B1 (en) | Horizontal synchronization for digital television receiver | |
US6597352B1 (en) | Method and device for filtered sync detection | |
KR910001652B1 (ko) | 텔레비젼 동기신호 검출방식 | |
JPH09511370A (ja) | フェーズロック同期信号ストリッパ | |
KR100425687B1 (ko) | 평판표시장치의 합성동기신호 분리회로 | |
JP3281771B2 (ja) | A/d変換回路 | |
JPS63292775A (ja) | 水平偏向回路 | |
KR100190653B1 (ko) | 프레임그래버의 수평블랭크신호 발생장치 | |
JP2743041B2 (ja) | 画像表示装置 | |
JPH0260193B2 (ja) | ||
JPS63202185A (ja) | 垂直同期分離回路 | |
JPH1078771A (ja) | 画像表示装置 | |
JPS62136134A (ja) | ダイバ−シテイ受信装置 | |
JPH0998305A (ja) | 水平ブランキング生成回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080221 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100221 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |