CN1050256C - 用于从视频输入信号中恢复数据的附加数据解码器 - Google Patents

用于从视频输入信号中恢复数据的附加数据解码器 Download PDF

Info

Publication number
CN1050256C
CN1050256C CN93102996A CN93102996A CN1050256C CN 1050256 C CN1050256 C CN 1050256C CN 93102996 A CN93102996 A CN 93102996A CN 93102996 A CN93102996 A CN 93102996A CN 1050256 C CN1050256 C CN 1050256C
Authority
CN
China
Prior art keywords
signal
data
amplifier
input signals
video input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN93102996A
Other languages
English (en)
Other versions
CN1079857A (zh
Inventor
E·罗德里格斯-卡瓦佐斯
J·图尔斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Technicolor USA Inc
Original Assignee
Thomson Consumer Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Consumer Electronics Inc filed Critical Thomson Consumer Electronics Inc
Publication of CN1079857A publication Critical patent/CN1079857A/zh
Application granted granted Critical
Publication of CN1050256C publication Critical patent/CN1050256C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/025—Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
    • H04N7/035—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal
    • H04N7/0355—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal for discrimination of the binary level of the digital data, e.g. amplitude slicers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)
  • Television Signal Processing For Recording (AREA)
  • Television Systems (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

用于从视频信号中提取附加视频数据的数据信号限幅器(212，215)使数据信号限幅电平适应包含于视频信号中的插入时钟(RIC)信号平均值所指示的数据信号的幅度。限幅电平控制器(200，220，250)的控制发生在宽度为整数个RIC信号周期的窗口间隔(RICWND)期间。在窗口范围内的RIC信号的出现可作为限幅电平调节操作的一部分而得以检验(200，220)。该数据信号限幅器适合于装置在数字集成电路内。

Description

用于从视频输入信号中恢复数据的附加数据解码器
本发明涉及对电视信号消隐或过扫描期间内可存在于该信号中的信息的检测。
一个视频信号通常包括具有若干水平行周期的垂直显示周期或场，例如对NTSC电视制式而言，每场有262.5行。每个垂直和水平周期的开始是由包含在一个复合视频信号中的相应垂直和水平同步脉冲来识别的。在每一垂直周期的部分期间内，可能不打算显示该视频信号中的信息。例如，一个垂直消隐期约占每一场中的头20个水平行时间。此外，接近该垂直消隐周期的几行时间，例如第21行，可在视频显示的过扫描范围内而且是不可见的。
在消隐和过扫描期间内，由于没有被显示的图象信息，故有可能将例如图文广播或保密的说明性数据等附加信息分量插入这些期间内。诸如美国联邦通信委员会(FCC)规程等的标准限定每种附加信息的格式，包括该信息在垂直周期内的定位等。例如，现保密标题标准(例如见)47CFR§§15.119和73.682)规定：对应于ASCII码用于保密说明的数字数据必需在第1场的第21行中。
要分离附加视频信息的第一步即是确定该附加信息的位置。视所含信息的类型可采用各种方法来实现。例如，识别诸如帧码式样的图文广播数据的特征是确定图文广播数据的一种方法。第21行中的保密说明信息可通过例如对水平同步脉冲进行计数而对视频行进行计数来定位。
在附加视频信息被定位后，必须分离该信息。在数字数据情况下可采用一数据信号限幅(“data slicer”)而将视频信号转换成二进制数据。数据信号限幅器通常通过将视频信号电平同一称之谓限幅电平的基准电平相比较而工作的。凡视频电平超出限幅电平时该比较结果产生逻辑1。当视频电平小于限幅电平时，该比较产生逻辑0例如，第21行的视频信号中的保密标题数据可呈现的信号幅度范围为0IRE至50IRE。则对范围为0IRE至50IRE的信号来说，取限幅电平为25IRE是合适的。
一种恒定的限幅电平可能不适用于所有视频信号。视频信号电平可随着视频信号源而变。对不同视频信号电平运用一种恒定限幅电平可能使所提取的数据不合需要地偏向逻辑0或逻辑1，从而导致错误的数据提取。例如，若视频信号范围为0IRE至20IRE，而不是0IRE至50IRE，则理想的限幅电平是10IRE，而不是25IRE。若对0IRE至20IRE的信号范围采用25IRE作为限幅电平的话，那么，由于该信号决不会超出该限幅电平，故始终提取不到逻辑1。因此，最好是使限幅电平适应输入视频信号的幅度。
用一恒定限幅电平的另一可能问题是在数据限幅器内所用的各部件的转换阈值可随温度，供电电压或制造厂不同而变化。例如，一个CMOS反相器可用PMOS和NMOS场效应晶体管(FET)构成。为使这些器件的电流导通特性相匹配，就有可能将开关阈值设为该反相器电源两极限值之间的中点附近。然而，这类器件在反相器中的导电特性可随温度和供电电压变化或不同集成电路的制造工艺致使转换阈值改变而变化。若附加视频数据信号的幅度低，例如，为50IRE(对IV峰-峰视频信号来说，为350mv左右)，则元件转换阀值相对于某一固定限幅电平的变化会显著地降低数据提取的精度。因此，最好是使限幅电平能适于补偿元件的变化。
诸如保密标题数据的附加信息成分的格式包括提供用于促进修正限幅电平的功能。例如，第1场第21行中保密标题信号在“后沿”时间之后，该信号以被称为“插入时钟”(RIC)的7周正弦参考信号波群作为开头。该保密标题数据标准规定：RIC信号幅度与第21行间隔的末尾半周期间所出现的数据信号幅度完全一样。因此，RIC信号幅度的平均值即为该后续数据信号的一个适宜的限幅电平。
诸如保密标题数据等的附加数据不会存在于所有视频信号中。例如，不同的视频信号源之间的转换可导致从一个具有保密标题数据的信号源转换到另一个没有这种数据的信号源。若不存在附加视频数据，也就没有为调整限幅电平而用作偏压的RIC信号。在不存在RIC信号时设法调整限幅电平可能产生不正确的限幅电平。
当前视频信号处理方法通常必须包括在数字集成电路(IC)内完成的数字信号处理功能。在数字信号处理IC中可能最好要包括一项数据信号限幅功能。数据限幅的模拟方法例如见U.S专利4115811(GOFF)和U.S.专利4358790(summers)，通常包含可能难以在数字IC中实现的诸如模拟信号比较器之类的模拟功能。然而，某些数字数据信号限幅器(例如见Langenkamp)的U.S.P.4656513和Schmeer U.S.P等人的4858007可能需要复杂的数字电路系统，该系统可能不方便地在复杂数字信号处理IC中占用过大百分比的可用芯片区。
根据本发明原理，用于从视频信号中提取附加视频信息的数据信号限幅器包括一个响应视频信号以便产生具有两值之一的输出信号的装置。当视频信号超过阀值电平时，该输出信号具有第一值，当视频信号小于阈值电平时，该输出信号具有第二值。在该输出信号产生装置的视频信号输入端的一个DC信号分量可被调节，以减小该DC分量幅值和阈值电平之差。对DC分量的调节发生在根据包含在附加视频信息的信号中的基准信号之周期变化而定的予定时间间隔内。该预定时间间隔的宽度实质上等于基准信号的一个预定整数的周期。
图1表示一种附加视频数据波形的一实例；
图2部分以方块图形式，部分以结构示意形式示出了本发明的一个实施例；
图3和4表示有助于理解图2实施例操作的信号波形。
下面将从遵照图1所示FCC标准(例如见47CFR§§15.119和73.682)的保密标题信号的保密标题数据角度解释图2所示本发明一个实施例的操作。正如下面还要讨论的，本发明还可应用于对诸如图文广播等其他形式附加视频数据的提取。
在图2中，复合视频信号VIDEO被输入至数据信号限幅器210。数据信号限幅器210将包含在信号VIDEO中的附加视频数据(例如，保密标题数据)转换成在图2中标识为信号DSOUT的数字数据流。信号DSOUT中的逻辑0和逻辑1电平代表信号VIDEO的电平分别小于和超过数据信号限幅器210的限幅电平。
数据信号限幅器210包括输入耦合电容器211，用以将视频信号VIDEO耦合到缓冲放大器213的输入端，即图2中的结点A。信号DSOUT在缓冲放大器213的输出端产生。结点A处的信号VA包括来自视频信号VIDEO的AC分量VAAC和DC分量VADC。如果信号VA超过缓冲放大器213的转换阈值电压VT，则信号DSOUT产生逻辑1值。信号VA值在转换阈值电压VT以下时，使缓冲放大器213对信号DSOUT产生逻辑0。因此，相对于信号VA的分隔电平是转换阈值电压VT。然而，为将附加视频数据(由AC分量VAAC所表示)精确地转换成逻辑值，所关心的限幅电平是相对于AC分量VAAC的限幅电平。正如以下所述，相对于AC分量VAAC的限幅电平可通过变换DC分量VADC来控制。
数据信号限幅器210相对于AC分量VAAC的限幅电平是由DC分量VADC与转换阈值电压VT之间的关系来确定的。将AC分量VAAC限幅成数字逻辑1和逻辑0值的最可靠的限幅发生在信号VAAC的峰一峰幅度的平均值为电压VADC，而电压VADC等于转换阈值电压VT(见例如图3(A))的时候。在此条件下，信号VAAC在转换阈值电压VT的上和下等量地伸展，从而防止了不希望有的偏向于某特定逻辑状态的限幅操作的偏差。
需要时，信号VAAC的平均值可不等于转换阈值电压VT。例如，转换阈值电压VT可象以上所讨论的那样变化。当电压VADC小于转换阈值电压VT(图3(B))时，信号VAAC的平均值在转换阈值电压VT以下偏离一个等于VT减VADC的量。同样，电压VT以上的电压VADC值产生一个高于电压VT的信号VAAC的偏移。在任一偏移情况下，信号VAAC的峰一峰范围的中点均不在转换阈值电压VT上，并可引起对信号VAAC的不精确的数据信号限幅。正如下面要说明的，电压VADC为使信号VAAC的峰一峰范围的平均值为转换阈值电压VT而受到控制。
在图2所示实施例中，电压VADC是借助包含三态反相缓冲器215和电阻器212的反馈通路而受到控制的。该反馈通路连接在数据信号限幅器输出端DSOUT和缓冲器213的输入端之间。电压VADC在该反馈通路导通时(三态反相缓冲器215启动)被调节。包括控制微处理机200、与非门(NAND)241、反相器242和计数器220的控制电路控制以上已述功能的操作。
在某些时候，例如在接通系统之后，对电压VADC进行初始化可能是最好的。对诸如缓冲器213的所需转换阈值电压之类的电压初始化可减小完成电压VADC的调节所需的时间。为初始化可采用不同的方法。为例证起见，图2所示实施例包括初始化电路230。当需要初始化时，控制微处理机200通过迫使信号INIT至逻辑1面启动初始化电路230。信号INIT为逻辑1使PMOS晶体管231导通，从而使结点A趋于电压VINIT。VINIT的值例如可为转换阈值电压VT的期望值。然后初始化电路被禁止(迫使信号INIT至逻辑0)。
电压VADC可经由借助初始化电路230或包含电阻212和三态反相缓冲器215的反馈回路的低阻抗通路来调节。在建立起电压VADC之后，若缓冲器213具有高输入阻抗(例如，CMOS反相器)以及若耦连到结点A的低阻抗通路被禁止，则结点A的DC电平可在一段连续时间周期内基本保持不变。若电压VADC以下述方式被周期地调整，则(例如)通过已禁止的初始化电路230的漏电流效应可忽略不计。
当电压VADC的调节是要接着(例如)初始化或定期地发生时，控制μP200通过迫使信号RICGATE至逻辑0而启动反馈回路。为便于以下说明起见，电压VADC的调节被定时在RIC信号对信号VIDEO有效的时间发生。此时，RIC信号作为信号VAAC也出现在结点A上。微处理机200判断同步信号SYNC和行指示信号LINE，以确定附加视频数据和RIC信号应在何时出现在信号VIDEO上。在RIC时间段内，迫使信号RICGATE至逻辑0，以启动三态反相缓冲器215。如以下所说明的，电压VADC的调节应出现在基本上是RIC信号周期的整数时间上。通过μp200在基本上为RIC周期的整数倍时间内建立RICGATE信号，以提供所需调节时间间隔。
当反馈回路被启动时，在信号DSOUT上可出现振荡，该振荡频率取决于围绕反馈回路的延迟。例如，具有周期等于两倍回路延时的波形围绕反相反馈回路将经受正反馈(360度相移)，从而导致振荡的可能性。信号DSOUT在RIC期间的振荡不会有害地影响与信号DSOUT耦合的附加视频数据俘获电路。附加视频数据出现在当反馈回路被禁止时的附加视频信号的数据间隔期间。这样，当数据俘获正在进行时，信号DSOUT将不存在振荡。
可能存在的任何振荡对为控制电压VADC的所述方法会有一点可忽略不计的影响。正如以下要讨论的，当调节限幅电平时，特意在结点A建立相对转换阈值电压VT对称的波形。因此，在结点A上的振荡波形将基本对称且不会有害地影响根据对称波形而发生的限幅电平调节。
当启动三态反相缓冲器215时，处于缓冲器213之阈值以上的结点A的电压将分别在缓冲器213和三态反相缓冲器215的输出端产生逻辑1和0电平。假设在三态反相缓冲器215的输出端由逻辑0所代表的电压小于结点A处的电压，那么，由三态反相缓冲器215的输出端逻辑0所代表的地电位的低阻抗通路将使电容器211放电而降低结点A的电压。若结点A的电压低于缓冲器213的阈值，则在缓冲器213和三态反相缓冲器215的输出端分别产生逻辑0和1电平。假设三态反相缓冲器215的输出端的逻辑1电压大于结点A的电压，则电容器211将经由电阻212充电而提高结点A的电压。这样当反馈回路被启动时，结点A的电压将趋向缓冲器213的转换阈值电平。
若当反馈回路被启动时结点A的信号具有AC分量VAAC(例如响应信号VIDEO)，则信号VAAC的变化可影响电压VADC。若在反馈期间信号VAAC相对于信号VADC是对称的，则反馈期间电压VADC将起变化，以使电压VADC基本上等于缓冲器213的转换阈值电压VT。例如，在图3(B)中，信号VAAC在所示时间间隔内是相对电压VADC对称的。但是，信号VAAC对转换阈值电压VT是不对称的。正如图3(B)所示，信号VAAC小于转换阈值电压VT的时间周期比其高于转换阈值电压VT的时间较长。结果，反馈回路的上述操作将在比减小电压VADC的时段较长的时期内增大电压VADC。该总效果是提高了电压VADC。若电压VADC是大于电压VT而不是象图3(B)中那样小于电压VT，则总效果将降低电压VADC。在任一情况下，反馈回路的作用均是减小电压VADC和VT之差值。
若反馈期间信号VAAC是相对电压VADC对称的话，电压VADC的总变化将一直继续(假设反馈回路在一足够长时间内被允许)，直到电压VADC基本等于电压VT。那时信号VAAC对电压VADC和VT是对称的(例如见图3(A))。这样，在拥有足够持续时间的对称波形的时间间隔内接通反馈回路将引起电压VADC既处在缓冲器213的转换阈值电压上，又处在信号范围的中点。所以，数据信号限幅将出现在对称信号范围的中点。若该对称信号是RIC信号，则数据信号限幅也将出现在跟随RIC信号的数据信号范围的中点，因为RIC信号的幅度等于数据信号的幅度。
在本实施例中，信号VAAC是在反馈期间通过将反馈时间间隔定时在基本上整数RIC信号周期而使该信号VAAC相对于转换电压VT对称。图3描绘了这一情况，图中示出当反馈被启动时所出现的5周RIC波形。对保密标题信号中的RIC信号而言，在10μs期间将出现近似5周的503KHz的RIC信号。因此，通过在RIC信号有效时，在10μs中将信号RICGATE压置于逻辑“0”而启动反馈回路将给图2中的结点A提供所需对称的基准波形。RICGATE信号周期可由μP200来定时，以便与基于同步信号SYNC和LINE的RIC信号一致并使保密标题信号的定时符合FCC规范中的规定(例如见47CFR§§15.119和73.682)。
为将电压VADC调节到等于电压VT所需的时间间隔在第21行一行间隔范围内可超过RIC信号周期的整数个持续时间。上述典型适用的限幅电平系统包括经由电阻212进行充电和放电的电容器211。与该充电和放电操作相关的时间常数确定了结点A的电压将如何快速变化。与明显区别于所需值的结点A起始电压相组合的RIC间隔相比，较长的时间常数(例如电容和电阻值分别为1μF和10KΩ)将防止结点A的电压在一个RIC信号间隔期间内达到所需值。因此，在RIC信号的出现率大于1期间，启动反馈网络可能是必要的。为解决这一问题的一种方法是去闭合反馈回路，并在每个RIC间隔时间内调节限幅电平。该方法简化了控制电路并确保了结点A的任何漏电流影响均通过反复调整限幅电平而得以校正。若漏电流影响并不显著，则可在足以克服电路时间常数的予定个数的RIC间隔时间内启动限幅电平调整，然后禁止调节。通过周期性地重调限幅电平可克服任何漏电影响。
若信号VIDEO一定包含具有所需基准或RIC信号的附加视频数据，则可如以上所述修正限幅电平。但若不一定存在附加视频数据，则最好在允许反馈间隔期间包括一个检验RIC信号是否存在的性能。若允许反馈回路操作而又不存在对称的基准，则可能产生一个不准确的限幅电平。
图2所示典型实施例中包含用于检验RIC信号存在的计数器220。当反相器242响应处于逻辑0的信号RICCNT而使其输出端的信号RESET为逻辑1时，则计数器220被置0。当信号RICCNT和RICWND处于逻辑1时，便启动计数器，因为逻辑1的信号RICCNT撤消了逻辑1的信号RESET和信号RICWND(迫使它们至逻辑0)，使信号DSOUT的脉冲经由与门AND250而至时钟计数器220。信号RICCNT和RICWND还在与非门NAND241内被逻辑组合，以产生用于控制反馈回路启动的信号RICGATE。
一旦启动后，计数器220对出现在信号DSOUT上的脉冲计数。对上述10μs反馈间隔的情况而言，反馈间隔期间应出现5周信号RIC。结果，在信号DSOUT上应出现5个对应于RIC信号五个峰值的脉冲。若存在所期望的RIC信号，则在计数间隔结束后计数值CNTVAL应等于5。计数值CNTVAL由μp200计算。若计数值CNTVAL不是所期望的5，μp200可产生一个向视频信号处理系统指明：不存在所期望的附加视频数据的控制信号(图2中未示出)。该系统可通过(例如)中止视频数据处理，或通过延迟处理直到选择到能包含附加视频数据的另一种视频信号源(如，不同程序或频道)，或通过重复测试延迟后出现的信号等方式作出响应。
在允许反馈回路操作的同时，包括信号RICCNT RICWND和RICGATE的上述控制装置阻止计数器220进行计数。在反馈回路被启动时，在信号DSOUT上所产生的上述振荡会引起计数值CNTVAL，这将成为存在RIC信号的错误指示。更确切地说，计数器会计振荡波形的峰值，而不是RIC波形的峰值。
启动反馈回路和启动计数器是同步进行的，以避免如下的错误计数值。信号RICWND限定反馈(或计数)间隔的持续时间。信号RICCNT指示将出现反馈还是计数。当信号RICWND为逻辑1和信号RICCNT为逻辑0(信号RESET在逻辑1)时，允许反馈回路操作(信号RICGATE为逻辑0)，同时禁止计数器计数。当信号RICWND为逻辑1和信号RICCNT为逻辑1时，允许计数并禁止反馈回路操作。该系统的可能操作次序可包括：对限幅电平进行初始化，启动反馈回路(计数器被禁止)，以修改限幅电平(一开始就假设存在RIC信号)，在一个窗口周期期间启动计数器(禁止反馈)，以及计算计数值，以判定是否存在RIC信号。
图4示出了信号RICWND和RICCNT工作的实例。图4还示出了信号DSOUT两种独立的波形。上部DSOUT波形描绘出当信号RICCNT处于逻辑0时的DSOUT信号。在此情况下，反馈回路被禁止，以便在RICWND处于逻辑1的间隔期间去调整限幅电平。当反馈回路被启动信号DSOUT上可能存在振荡使其如图中上部DSOUT波形那样是模糊的。就下部DSOUT波形而言，信号RICCNT处在逻辑1，使反馈回路不起作用。因此，在信号RIWND处于逻辑1的时间间隔期，信号DSOUT随RIC信号而脉动。所以，在信号RICCNT处于逻辑1时由信号RICWND上的脉冲所建立的时间间隔内，对信号DSOUT上的脉冲进行精确计数是可能的。
虽然图4中下部DSOUT波形表明：在第21行期间，信号RICCNT处于一个固定电平，一种可供选择的方法(图4中未示出)是要启动计数时，对信号RICCNT产生逻辑1脉冲。例如，若信号RICCNT上的脉冲被定时在使信号RICWND上的脉冲出现在RICCNT脉冲周期期间，则会形成计数器与反馈回路的所需同步。
虽然本发明已在保密标题数据方面进行了描述，但本发明还可应用于其他形式的附加视频数据，例如图文广播。在其他形式数据的情况下，该系统可能需要作些变动。例如，图文广播标准允许图文数据出现在某视频行上，例如第17至20行。因此，对一个图文电视系统来说，图2中所示信号LINE必需由上述行计数器以外的装置产生。
上述揭示的系统操作可以其它方式加以变动，以提供可供选择的其他附加数据格式。例如若基准信号的格式(所述实施例中的RIC信号)改变，则公开的硬件(或μP200的软件)可容易地加以变更，以便用不同数据格式正确地操作。这种变更可包括：为具有不同于所述例举的RIC信号特性(例如，幅度，波形，频率)的基准信号而修改该系统。特别是，可容易地改变反馈间隔的持续时间，以覆盖其他频率的RIC信号的整数个周期。此外，反馈间隔可跨越整数个周期，而不是如以上所述的5个周期。
本发明的其他一些变更也可能对本领域技术人员是显而易见的。例如，图2中所示的各独立的硬件块，(例如计数器220)的功能可纳入由μp200执行的操作中。
本发明的这些和其他种种变动打算包罗在下列权利要求书所限定的范围内。

Claims (5)

1.一种用于从视频输入信号恢复数据的附加数据解码器设备，包括：
一个具有用以接收所述视频输入信号的输入端和用以提供数据输出信号的输出端的放大器；以及一个与所述放大器相耦合、用以调节其直流电平的反馈控制充电装置；
其特征在于：
所述反馈控制充电装置包括：
(i)耦合在所述放大器的所述输出端和所述放大器的所述输入端之间的负反馈路径，所述路径包括一个用以在闭合时使所述放大器的所述输入端自偏置的开关；以及
(ii)用以在所述视频输入信号的时钟部分期间使所述开关装置闭合的开关控制装置。
2.根据权利要求1的用于从视频输入信号恢复数据的附加数据解码器设备，其特征在于：
另一个在闭合时作出响应用以将给定的电压加到所述放大器的所述输入端的开关装置；
所述给定的电压具有实质上等于所述放大器的阈值电压特征值的恒定值；以及
用以在紧接所述视频输入信号的所述时钟部分之前的所述视频信号的时间间隔内使所述另一个开关装置闭合的装置。
3.根据权利要求2的用于从视频输入信号恢复数据的附加数据解码器设备，其特征在于：
响应所述放大器的输出信号，用以提供检验所述视频输入信号的所述时钟部分存在的指示信号的检验装置。
4.根据权利要求3的用于从视频输入信号恢复数据的附加数据解码器设备，其特征在于：
所述放大器包括一个同相缓冲放大器，所述负反馈路径中的所述开关装置包括一个三态反相缓冲器，该三态反相缓冲器具有一个三态输入端，用于接收来自所述开关控制装置的三态控制信号。
5.根据权利要求4的用于从视频输入信号恢复数据的附加数据解码器设备，其特征在于：
所述开关控制装置将用以使所述放大器自偏置的所述开关闭合一段等于所述视频输入信号的所述时钟部分的整数周期的时间。
CN93102996A 1992-03-11 1993-03-10 用于从视频输入信号中恢复数据的附加数据解码器 Expired - Fee Related CN1050256C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US85048192A 1992-03-11 1992-03-11
US850,481 1992-03-11

Publications (2)

Publication Number Publication Date
CN1079857A CN1079857A (zh) 1993-12-22
CN1050256C true CN1050256C (zh) 2000-03-08

Family

ID=25308241

Family Applications (1)

Application Number Title Priority Date Filing Date
CN93102996A Expired - Fee Related CN1050256C (zh) 1992-03-11 1993-03-10 用于从视频输入信号中恢复数据的附加数据解码器

Country Status (10)

Country Link
US (1) US5517249A (zh)
EP (1) EP0630545B1 (zh)
JP (1) JP3399945B2 (zh)
KR (1) KR100290203B1 (zh)
CN (1) CN1050256C (zh)
CA (1) CA2131711C (zh)
DE (1) DE69324573T2 (zh)
MY (1) MY110278A (zh)
SG (1) SG83630A1 (zh)
WO (1) WO1993018613A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5657088A (en) * 1995-12-22 1997-08-12 Cirrus Logic, Inc. System and method for extracting caption teletext information from a video signal
US6377308B1 (en) * 1996-06-26 2002-04-23 Intel Corporation Method and apparatus for line-specific decoding of VBI scan lines
US5953065A (en) * 1996-06-26 1999-09-14 Intel Corporation Method and apparatus for common vertical blanking interval scan line decoding
US5926491A (en) * 1996-06-26 1999-07-20 Intel Corporation Noise tolerant run-in clock recovery method and apparatus
US5838382A (en) * 1996-06-26 1998-11-17 Intel Corporation Method and apparatus for optimizing starting point for run-in clock recovery
US5812217A (en) * 1996-06-26 1998-09-22 Intel Corporation Automatically adjusting anti-ghosting filter coefficients when the coefficients exceed particular values
US5812207A (en) * 1996-12-20 1998-09-22 Intel Corporation Method and apparatus for supporting variable oversampling ratios when decoding vertical blanking interval data
US6239843B1 (en) 1997-05-05 2001-05-29 Wavo Corporation Method and system for decoding data in a signal
KR100217182B1 (ko) * 1997-05-12 1999-09-01 윤종용 데이타 슬라이스 회로
US6789124B1 (en) * 1999-07-22 2004-09-07 General Instrument Corporation Multi-standard enhanced inband data receiver
US6317068B1 (en) 1999-08-23 2001-11-13 Level One Communications, Inc. Method and apparatus for matching common mode output voltage at a switched-capacitor to continuous-time interface
US6529563B1 (en) 1999-08-23 2003-03-04 Level One Communications, Inc. Method and apparatus for providing a self-sustaining precision voltage and current feedback biasing loop
US6472918B1 (en) 1999-08-23 2002-10-29 Level One Communications, Inc. Self-referencing slicer method and apparatus for high-accuracy clock duty cycle generation
US6229466B1 (en) 1999-08-23 2001-05-08 Level One Communications, Inc. Digital calibration method and apparatus for multi-bit delta-sigma D/A converter
JP3895115B2 (ja) * 2001-02-01 2007-03-22 ソニー株式会社 データ伝送方法、データ送信装置、およびデータ受信装置
JP3788253B2 (ja) * 2001-03-12 2006-06-21 ソニー株式会社 データスライス回路
JP4091360B2 (ja) * 2002-07-02 2008-05-28 松下電器産業株式会社 データスライス装置、及びデータスライス方法
JP2004088623A (ja) 2002-08-28 2004-03-18 Renesas Technology Corp 文字放送データ抜き取り装置
JP4297763B2 (ja) * 2003-09-29 2009-07-15 三洋電機株式会社 データスライサ回路、集積回路およびデータ検出方法
WO2006013494A1 (en) * 2004-07-29 2006-02-09 Koninklijke Philips Electronics N.V. Extraction of data from a television signal using an adaptable slicing level
KR100640630B1 (ko) * 2005-01-17 2006-10-31 삼성전자주식회사 수직 귀선 기간에 실린 데이터를 추출하기 위한 디지털영상 신호 처리 장치 및 방법
US7940921B2 (en) * 2005-06-23 2011-05-10 Agere Systems Inc. Continuous power transfer scheme for two-wire serial link
US7773733B2 (en) * 2005-06-23 2010-08-10 Agere Systems Inc. Single-transformer digital isolation barrier
US8885814B2 (en) * 2006-07-25 2014-11-11 Broadcom Europe Limited Feedback impedance control for driving a signal
US8537883B1 (en) 2007-02-02 2013-09-17 Marvell International Ltd. Detector for low frequency offset distortion
US8111739B1 (en) 2007-02-02 2012-02-07 Marvell International Ltd. Detector for low frequency offset distortion
US8218685B2 (en) * 2009-03-30 2012-07-10 Applied Micro Circuits Corporation Data slicer threshold adjustment for disparity controlled signals
CN102710917A (zh) * 2011-03-28 2012-10-03 联咏科技股份有限公司 限幅电平计算装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2006570A (en) * 1977-10-19 1979-05-02 Matsushita Electric Ind Co Ltd Multiplexed information signal receiving system
US4308128A (en) * 1979-08-02 1981-12-29 D.U.T. Pty. Ltd. Producing liquid hydrocarbon streams by hydrogenation of fossil-based feedstock
EP0305772A2 (de) * 1987-09-02 1989-03-08 ANT Nachrichtentechnik GmbH Verfahren zum Wiedergewinnen von Binärinformationen aus einem störbehafteten Basisbandsignal sowie Anordnung

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1523307A (en) * 1975-12-09 1978-08-31 Aston Electronic Dev Data slicing apparatus and method
NL7902093A (nl) * 1979-03-16 1980-09-18 Koninkl Philips Electronics Nv Zelfinstellend filter met een vertragingsschakeling.
US4263555A (en) * 1979-06-15 1981-04-21 Rca Corporation Signal detection system
FR2462073A1 (fr) * 1979-07-17 1981-02-06 Thomson Csf Procede et dispositif pour l'extraction de donnees numeriques en presence de bruit et de distorsions
US4380027A (en) * 1980-12-08 1983-04-12 William Leventer Data encoding for television
JPS598485A (ja) * 1982-07-05 1984-01-17 Matsushita Electric Ind Co Ltd 文字多重放送受信機
JPS59103482A (ja) * 1982-12-06 1984-06-14 Toshiba Corp 自動スライス回路
JPS6093891A (ja) * 1983-10-27 1985-05-25 Mitsubishi Electric Corp テレビジヨン文字多重デ−タ・スライス回路
DE3374511D1 (en) * 1983-12-07 1987-12-17 Itt Ind Gmbh Deutsche Data slicer circuit for separating and regenerating digital teletext signals
US4620227A (en) * 1984-01-30 1986-10-28 Cybernetic Data Products Data decoder
FR2565448B1 (fr) * 1984-06-04 1986-10-10 France Etat Procede et dispositif d'extraction de synchronisation pour systeme de diffusion a multiplexage temporel de signaux numeriques et analogiques
US4622586A (en) * 1985-04-04 1986-11-11 Rca Corporation Digital slicer having a pulse-width locked loop
US4723165A (en) * 1986-11-26 1988-02-02 Zenith Electronics Corporation AC coupled sync separator system with filter DC feedback
FR2608873B1 (fr) * 1986-12-23 1989-03-24 Radiotechnique Compelec Dispositif de reception de donnees numeriques comportant un circuit de reconnaissance de debut de paquet
DE3780637D1 (de) * 1987-09-08 1992-08-27 Itt Ind Gmbh Deutsche Digitale daten-slicer-schaltung fuer teletextsignale.
FI81397C (fi) * 1988-07-12 1990-10-10 Ahlstroem Oy Foerfarande och anordning foer avlaegsnande av laett material ur en fibersuspension.
US4937842A (en) * 1989-02-23 1990-06-26 Motorola Inc. Self adjusting data detector
FR2651632B1 (fr) * 1989-09-06 1994-06-03 Tonna Electronique Procede et dispositif d'alignement de signaux video et de detection de presence de donnees numeriques recurrentes dans un signal video.
FR2652697A1 (fr) * 1989-10-03 1991-04-05 Sgs Thomson Microelectronics Extracteur de donnees numeriques dans un signal video.
US5223930A (en) * 1991-10-18 1993-06-29 Zenith Electronics Corporation Data recovery system using dot clock counting
US5249050A (en) * 1991-10-18 1993-09-28 Zenith Electronics Corporation Closed captioned data line detection system
US5301023A (en) * 1991-10-18 1994-04-05 Zenith Electronics Corp. Data slicing system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2006570A (en) * 1977-10-19 1979-05-02 Matsushita Electric Ind Co Ltd Multiplexed information signal receiving system
US4308128A (en) * 1979-08-02 1981-12-29 D.U.T. Pty. Ltd. Producing liquid hydrocarbon streams by hydrogenation of fossil-based feedstock
EP0305772A2 (de) * 1987-09-02 1989-03-08 ANT Nachrichtentechnik GmbH Verfahren zum Wiedergewinnen von Binärinformationen aus einem störbehafteten Basisbandsignal sowie Anordnung

Also Published As

Publication number Publication date
EP0630545A1 (en) 1994-12-28
MY110278A (en) 1998-03-31
CA2131711A1 (en) 1993-09-16
SG83630A1 (en) 2001-10-16
JPH07504548A (ja) 1995-05-18
KR100290203B1 (ko) 2001-05-15
KR950700666A (ko) 1995-01-16
DE69324573D1 (de) 1999-05-27
CA2131711C (en) 2002-10-15
US5517249A (en) 1996-05-14
JP3399945B2 (ja) 2003-04-28
DE69324573T2 (de) 1999-08-26
WO1993018613A1 (en) 1993-09-16
EP0630545B1 (en) 1999-04-21
CN1079857A (zh) 1993-12-22

Similar Documents

Publication Publication Date Title
CN1050256C (zh) 用于从视频输入信号中恢复数据的附加数据解码器
KR100307979B1 (ko) 보조비디오데이타슬라이서
US5666167A (en) Bias control apparatus for a data slicer in an auxiliary video information decoder
US5760844A (en) Video signal data and composite synchronization extraction circuit for on-screen display
US5394171A (en) Synchronizing signal front end processor for video monitor
US5301023A (en) Data slicing system
CN1041484C (zh) 辅助视频信息解码器中数据限制器的偏压控制装置
CN1068473C (zh) 锁相环的鉴相器
KR960007644B1 (ko) 영상표시장치의 라인동기회로
CN1171697A (zh) 用于校正同步误差的方法和设备
US5003392A (en) Circuit for digitally deriving pulses of horizontal and vertical frequency from a synchronizing signal
CA2038778C (en) Synchronized horizontal scanning at horizontal frequency multiples
EP0819352B1 (en) Vertical synchronisation signal detector
US4506297A (en) Integrated circuit for television receivers comprising a sonic separator with a clamping circuit
US3740473A (en) Television receiver having a phase comparison circuit and a gain control circuit
KR0153669B1 (ko) 동기 신호 판별 장치
KR960007854B1 (ko) 텔레비젼 수직 편향 시스템의 동기화
KR100866571B1 (ko) 동기신호 보정 장치 및 방법
CA2013532C (en) Synchronizing signal separating circuit
KR0122528Y1 (ko) 영상기기의 문자 표시회로
JPH02192268A (ja) 表示制御装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20000308

Termination date: 20100310