KR100290203B1 - 보조 비디오 데이타 슬라이서 - Google Patents

보조 비디오 데이타 슬라이서 Download PDF

Info

Publication number
KR100290203B1
KR100290203B1 KR1019940703147A KR19940703147A KR100290203B1 KR 100290203 B1 KR100290203 B1 KR 100290203B1 KR 1019940703147 A KR1019940703147 A KR 1019940703147A KR 19940703147 A KR19940703147 A KR 19940703147A KR 100290203 B1 KR100290203 B1 KR 100290203B1
Authority
KR
South Korea
Prior art keywords
signal
amplifier
period
video signal
during
Prior art date
Application number
KR1019940703147A
Other languages
English (en)
Other versions
KR950700666A (ko
Inventor
엔리큐 로드리게스-카바초
쥬리 툴츠
Original Assignee
크리트먼 어윈 엠
톰슨 콘슈머 일렉트로닉스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 크리트먼 어윈 엠, 톰슨 콘슈머 일렉트로닉스 인코포레이티드 filed Critical 크리트먼 어윈 엠
Publication of KR950700666A publication Critical patent/KR950700666A/ko
Application granted granted Critical
Publication of KR100290203B1 publication Critical patent/KR100290203B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/025—Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
    • H04N7/035—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal
    • H04N7/0355—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal for discrimination of the binary level of the digital data, e.g. amplitude slicers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)
  • Television Signal Processing For Recording (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

비디오 신호에서 보조 비디오 데이타를 추출하기 위한 데이타 슬라이서는 상기 비디오 신호에 포함되어 있는 런-인 클락(RIC) 신호의 평균값으로 표시된 데이타 신호의 진폭에 데이타 슬라이싱 레벨을 적합 시킨다(212.215). 상기 슬라이싱 레벨에 대한 제어(200,220,250)는 상기 RIC 신호의 소정 정수 사이클을 포함하는 윈도우 구간(RICWND)동안 발생된다. 상기 윈도우 구간내의 상기 RIC 신호의 존재는 여부는 슬라이싱 레벨 조정의 일부 동작에 의해 식별(200, 220)될 것이다. 상기 데이타 슬라이서는 디지탈 직접 회로의 실행 장치용으로 적합하다.

Description

[발명의 명칭]
보조 비디오 데이타 슬라이서
[발명의 분야]
본 발명은 귀선 소거(blanking) 구간 또는 오버스캔(Over Scan) 구간 동안 비디오 신호에 존재하는 정보의 검출에 관한 것이다.
[발명의 배경]
비디오 신호는 통상 복수 개의 수평 라인 구간, 예를 들어 NTSC 비디오 시스템에서는 필드당 262.5개의 수평 라인을 갖는 필드 또는 수직 디스플레이 구간을 포함한다. 수직 및 수평 구간 각각의 시작점은 합성 비디오 신호에 포함된 각각의 수직 및 수평 동기 펄스에 의해 식별된다. 각 수직 구간의 일부의 구간에서, 비디오 신호의 정보는 디스플레이하기 위한 것이 아니다. 예를 들면, 수직 귀선 소거 구간의 범위는 각 필드의 대략 처음 20개의 수평 라인 구간이다. 또한, 수직 귀선 소거 구간에 인접한 예컨대, 라인 21과 같은 몇몇 라인 구간들은 비디오 디스플레이의 오버스캔 영역 내에 속하게 되어 화면에 디스플레이되지 않을 것이다.
귀선 소거 및 오버스캔 구간에서는 이미지 정보가 디스플레이되지 않기 때문에, 예를 들어 텔레텍스트(teletext) 또는 클로즈드 캡션(Closed Caption) 데이터 등의 보조 정보 성분을 상기 구간에 삽입하는 것이 가능하다. 미국 연방 통신 위원회(FCC)의 규정 등의 표준 규격에서는 수직 구간내에 정보를 위치시키는 것을 포함하는 각각의 보조 정보 유형에 대한 포맷을 규정하고 있다. 예를 들면, 현재의 클로즈드 캡션 표준(47 CFR ∮∮ 15.119 및 73.682 참조)에 의하면 ASCII 문자 코드에 대응하는 클로즈드 캡션용 디지탈 데이타는 필드 1의 라인 21에 존재해야 한다고 규정하고 있다.
보조 비디오 정보를 추출하는 제1 단계는 그 보조 정보를 위치시키는 것이다. 포함된 정보의 유형에 따라 여러가지 방법이 사용될 수 있다. 예를 들면, 프레이밍 코드 패런(framing code pattern)과 같은 텔레텍스트 데이타 문자 특성을 인식하는 것은 텔레텍스트 데이타를 배치하는 하나의 방법이다. 라인 21의 클로즈드 캡션 정보는, 예컨대 수평 동기 펄스를 카운트하는 것과 같이 비디오 라인을 카운트함으로써 배치될 수 있다.
보조 비디오 정보가 배치된 후에 그 정보를 추출하여야 한다. 디지탈 데이타의 경우, 비디오 신호를 2진 데이타로 변환하기 위해 "데이타 슬라이서"가 이용될 수 있다. 데이타 슬라이서는 통상 비디오 신호 레벨을 슬라이스 레벨로서 알려진 기준 레벨과 비교함으로써 동작한다. 비디오 신호 레벨이 슬라이스 레벨을 초과하는 경우, 상기 비교 동작에 의해 논리값 "1"이 생성된다. 비디오 레벨이 슬라이스 레벨보다 작은 경우에는 논리값 "0"이 생성된다. 예컨대, 비디오 신호 라인 21의 클로즈드 캡션 데이타는 0 IRE∼50 IRE의 신호 진폭 범위를 나타낸다. 0 IRE∼50 IRE의 신호 범위에 대해서는 25 IRE의 슬라이싱 레벨이 적절하다.
일정한 슬라이스 레벨은 모든 비디오 신호에 대해서 적합한 것은 아니다. 비디오 신호 레벨은 비디오 신호 공급원에 의해 변화될 수도 있다. 변화하는 비디오 신호 레벨에 대해 일정한 슬라이스 레벨을 이용하는 것은 추출된 데이타를 논리값 "0" 또는 "1" 중 한 논리값으로 치우치게 하여 에러 데이타의 추출을 초래할 수도 있어 바람직하지 않다. 예를 들면, 비디오 신호 범위가 0 IRE~50 IRE 보다 작은 0 IRE~20 IRE인 경우, 슬라이스 레벨은 25 IRE 보다 작은 10 IRE가 바람직하다. 0 IRE∼20 IRB의 신호 레벨에 대해 슬라이스 레벨로서 25 IRB가 이용되면, 비디오 신호가 슬라이스 레벨을 초과할 수 없기 때문에 논리값 "1"은 결코 추출될 수 없다. 따라서, 슬라이스 레벨을 입력 비디오 신호의 크기에 적합하게 만드는 것이 바람직하다.
슬라이싱 레벨이 일정함으로써 생기는 문제점으로서, 데이타 슬라이서에 사용된 성분의 스위칭 임계 레벨이 온도, 공급 전압 및 제조업자에 따라 변화될 수 있는 문제점이 있다. 일예로써 PMOS 전계 효과 트랜지스터(FET)와 NMOS 전계 효과 트랜지스터를 사용하여 구성되는 CMOS 인버터에서, 상기 트랜지스터의 전류 전도 특성을 정합시킴으로써 스위칭 임계값이 대략 인버터의 전원 공급 양단 사이의 중간값이 되도록 설계할 수 있다. 그러나 이러한 인버터의 트랜지스터에 대한 전류 전도 특성은 온도와 공급 전압의 변화에 따라서 변하거나 스위칭 임계값을 변화시키는 다른 집적 회로 기술에 따라 변할 수 있다. 예를 들어 보조 비디오 데이타 신호의 크기가 50 IRE(피크 대 피크 비디오 신호가 1V인 경우, 대략 350 mV) 정도로 낮다면, 고정 슬라이싱 레벨에 대해 구성 장치의 스위칭 임계값을 변화시키는 것은 데이타 추출의 정확성을 현저히 감소시킬 것이다. 따라서 성분 변이를 보상(補償)하도록 슬라이싱 레벨을 적합하게 조절하는 것이 바람직하다.
클로즈드 캡션 데이타와 같은 보조 정보 성분의 포맷에는 슬라이스 레벨을 적합화 시키는 기능을 용이하게 수행하도록 하는 규정이 포함된다. 예를들어, 필드 1의 라인 21의 클로즈드 캡션 신호는 "백 포치(back porch)" 구간 다음에 "런인 클록"(RIC: run-in clock)으로 명명된 사인 곡선의 기준 신호의 7사이클 버스트로 시작된다. 클로즈드 캡션 데이터에 관한 표준에서는 RIC 신호의 진폭이 라인 21 구간의 후반부 동안 발생되는 데이타 신호의 진폭과 동일하게 되도록 규정하고 있다. 따라서, RIC 신호 진폭의 평균은 후속 데이타 신호에 대한 적절한 슬라이스 레벨이 된다.
클로즈드 캡션 데이타와 같은 보조 데이타는 모든 비디오 신호에 존재하는 것은 아니다. 예를 들어, 다른 비디오 소스간의 스위칭은 클로즈드 캡션 데이타를 갖는 한 신호에서 클로즈드 캡션 데이터를 갖지 않는 다른 소스로의 스위칭을 발생 할 수도 있다. 보조 비디오 데이타가 존재하지 않는 경우에는, 슬라이싱 레벨을 변형하기 위한 토대로 제공되는 RIC 신호가 없을 것이다. RIC 신호가 존재하지 않는 경우의 슬라이싱 레벨을 조정하려는 시도는 부정확한 슬라이싱 레벨을 발생할 수도 있다.
현재의 비디오 신호 처리 방법은 통상 디지탈 집적 회로(IC)에서 실행된 디지탈 신호 처리 기능을 갖는다. 디지탈 신호 처리 IC가 데이타 슬라이서 기능을 갖는 것이 바람직하다. 아날로그적인 데이타 슬라이싱에 대한 방법[미국 특허 번호 제4,115,811호(Goff)와 제4,358,790호(Summers)를 참조]은 디지탈 IC에서 실행 되기 어려운 아날로그 신호 비교기가 갖는 기능과 같은 아날로그 기능을 갖는다 그러나 어떤 디지탈 데이타 슬라이서[미국 특허 번호 제4,656,513호(Langenkamp)와 제4,858,007호(Schwer 등)를 참조]는 복잡한 디지탈 회로 설계를 필요로 하며, 이러한 회로 설계는 복잡한 디지탈 신호 처리 IC에서 과도한 칩 영역을 요하므로 바람직하지 않다.
[발명의 개요]
본 발명의 원리에 따라 비디오 신호에서 보조 비디오 정보를 추출하기 위한 데이타 슬라이스서는 입력되는 비디오 신호에 응답하여 두개의 값 중 하나의 값을 갖는 출력 신호 발생 장치를 구비한다. 이 출력 신호는 비디오 신호가 임계 레벨을 초과하는 경우에는 제1 값을 갖고, 비디오 신호가 임계 레벨 이하인 경우는 제2값을 갖는다. 출력 신호 발생 수단의 비디오 신호 입력단에서의 DC 신호 성분은 DC성분의 크기와 임계 레벨간의 차이를 감소하기 위해 변형될 수 있다. DC 신호 성분의 변형은 보조 비디오 정보 신호에 포함되는 기준 신호의 주기적 변화에 응답하여 미리 정해진 구간 동안 발생될 것이다. 미리 정해진 구간은 기준 신호의 소정 정수 사이클과 동일한 지속 기간을 갖는다.
[도면의 간단한 설명]
제1도는 보조 비디오 데이타 파형의 일례를 도시하고 있다.
제2도는 본 발명의 일 실시예를 블록도와 계통도 형태로 도시하고 있다.
제3도 및 제4도는 제2도 실시예의 동작을 이해하는데 유용한 신호 파형을 도시한다.
[도면의 상세한 설명]
제2도에 도시된 본 발명의 예시적 실시예에 대한 동작은 제1도에 도시된 FCC 표준(47 CFR ∮∮ 15.119 및 73.682를 참조)의 클로즈드 캡션 신호에 따르는 클로즈드 캡션 데이타와 관련하여 설명한다. 본 발명은 텔리텍스트와 같은 다른 형식의 보조 비디오 데이타의 추출에도 이용될 수 있으며, 이는 후술한다.
제2도에서 합성 비디오 신호(VIDEO)는 데이타 슬라이서(210)에 입력된다. 데이타 슬라이서(210)는, 예를 들어 합성 비디오 신호(VIDEO)에 포함된 클로즈드 캡션 데이타와 같은 보조 비디오 데이타를 제2도에서 신호(DSOUT)로 구별된 디지탈 데이타 스트림으로 변환시킨다. 신호(DSOUT)의 논리값 "0" 레벨과 논리값 "1" 레벨은 각각 데이타 슬라이서(210)의 슬라이싱 레벨 이하의 비디오 신호(VIDEO) 레벨 및 슬라이싱 레벨 이상의 비디오 신호 레벨을 나타낸다.
데이타 슬라이서(210)는 제2도의 노드(A)에서 비디오 신호(VIDEO)를 버퍼 증폭기(213)의 입력단에 결합시키는 결합 커패시터(211)를 구비한다. 버퍼 증폭기(213)의 출력단에서 신호(DSOUT)가 발생된다. 노드(A)에서의 신호(VA)는 비디오 신호(VIDEO)의 DC 성분 신호(VADC)와 AC 성분 신호(VAAC)를 포함한다. 신호(VA)가 버퍼 증폭기(213)의 스위칭 임계 전압(VT)을 초과한 경우 신호(DSOUT)에 논리값 "1" 이 발생된다. 스위칭 임계 전압(VT) 이하의 신호(VA)값은 버퍼 증폭기(213)에 의해 신호(DSOUT)에 논리값 "0"를 발생하게 한다. 그러므로 노드 신호(VA)에 관한 슬라이싱 레벨은 스위칭 임계 전압(VT)이다. 그러나 보조 비디오 데이타[AC 성분(VAAC)으로 표현된다]를 논리값으로 정확하게 변환하는데 적합한 슬라이싱 레벨은 AC 성분(VAAC)에 관한 슬라이싱 레벨이다. 이후에 설명되겠지만, AC 성분(VAAC)에 관한 슬라이싱 레벨은 DC 성분(VADC)을 변화시킴으로써 제어될 수 있다.
AC 성분(VAAC)에 관한 데이타 슬라이서(210)의 슬라이싱 레벨은 DC 성분(VADC)과 스위칭 임계 전압(VT)간의 관계에 의해 결정된다. AC 성분(VAAC)을 디지탈 논리값 "1"과 "0"으로 확실하게 슬라이싱하기 위해서는 AC 성분 신호(VAAC)의 피크 대 피크 진폭의 평균값이 DC 성분 전압(VADC)이고 DC 성분 전압(VADC)은 스위칭 임계 전압(VT)과 같아야 한다(제3(a)도 참조). 이 상태에서 AC 성분 신호(VAAC)는 더 높거나 낮은 스위칭 임계 전압(VT)과 동일해져 슬라이싱 동작이 특정 논리값 상태로 치우치는 것을 방지한다.
AC 성분 신호(VAAC)의 평균 값은 상술한 바와 달리 스위칭 임계 전압(VT)과 다를 수도 있다. 예를 들어, 스위칭 임계 전압(VT)이 상술된 바와같이 변화될 수 있다. DC 성분 신호(VADC)가 스위칭 임계 전압(VT) 이하인 경우(제3(b)도) AC 성분 신호의 평균값은 스위칭 임계 전압에서 DC 성분 신호를 뺀 값(VT-VADC)만큼 오프셋되어 스위칭 임계 전압(VT) 이하가 된다. 마찬가지로 스위칭 임계 전압(VT) 이상의 DC 성분 전압(VAOC)의 값은 스위칭 임계 전압(VT)이상의 AC 성분 신호(VAAC)에 대한 오프셋을 발생한다. 이 두 오프셋 상태하에서, AC 성분 신호(VAAC)의 피크 대 피크 범위의 중간점은 스위칭 임계 전압(VT)이 아니어서 AC 성분 신호(VAAC)의 데이터는 부정확하게 슬라이딩될 것이다. 후술되는 바와 같이, DC 성분 전압(VADC)은 AC 성분 신호(VAAC)의 피크대 피크 범위의 평균이 스위칭 임계 전압(VT)이 되도록 제어된다.
제2도에 도시된 실시예에서 DC 성분 전압(VADC)은 3상 반전 버퍼(215)와 저항(212)을 구비한 피드백 경로를 통하여 제어된다. 피드백 경로는 데이타 슬라이서 출력단(DSOUT)과 버퍼(213)의 입력단 사이에 접속된다. DC 성분 전압(VADC)은 피드백 경로가 전도 상태인 경우[3상 반전 버퍼(215)가 인에이블됨]에 변형된다. 제어 마이크로 프로세서(200), NAND 게이트(241), 인버터(242) 및 카운터(220)를 구비한 제어 회로는 상술된 기능에 관한 동작을 제어한다.
예를 들어, 시스템이 턴온되는 임의 시간에서 DC 성분 전압(VADC)을 초기화하는 것이 바람직하다. 버퍼(213)의 기대 스위칭 임계 전압과 같은 전압을 초기화 시킴으로써 DC 성분 전압(VADC)의 조정을 완료하기 위해 요구된 시간이 감소될 것이다. 각종 초기화 방법이 가능하다. 이러한 용도를 나타내기 위해서 제2도에 도시된 실시예는 초기화 회로(230)를 구비한다. 초기화가 요구된 경우에 제어 마이크로 프로세서(200)는 신호(INIT)를 논리값 "1"이 되게 함으로써 초기화 회로(230)를 인에이블 시킨다. 논리값 "1"을 갖는 신호(INIT)는 PMOS 트랜지스터(231)를 전도 상태로 함으로써 노드(A) 전압이 대략 전압(VINIT)이 되게 한다. 전압(VINIT)의 값은 스위칭 임계 전압(VT)의 기대값이 될 것이다. 그리고 나서 초기화 회로는 디스에이블 된다(신호(INIT)가 논리값 "0"으로 됨).
DC 성분 전압(VADC)은 저항(212)과 3상 반전 버퍼(215)를 포함한 피드백 경로 또는 초기화 회로(230)를 통해 저임피던스 경로를 거쳐 변경된다. DC 성분 전압(VADC)이 설정된 후, 버퍼(213)가 높은 입력 임피던스(예컨대, CMOS 인버터)를 갖고, 노드(A)에 접속된 저 임피던스 경로가 디스에이블된다면 상기 DC 레벨은 노드(A)에서 기대 시간 동안 변화하지 않을 것이다. DC 성분 전압(VADC)이 이하 설명되는 방법으로 주기적으로 조정된다면 디스에이블된 초기화 회로(230)를 통한 누설 전류 영향은 무시될 수 있다.
DC 성분 전압(VADC)에 대한 조정은, 예컨대 다음 초기화에서 또는 주기적으로 발생될 경우, 제어 마이크로 프로세서(200)는 신호(RICGATE)를 논리값 "0"이 되게 함으로써 피드백 루프를 인에이블 시킨다. DC 성분 전압(VADC)을 조정함으로써 RIC 신호가 비디오 신호(VIDEO)상에서 유효 상태가 되는 시간이 조정되며, 이에 관한 설명은 후술될 것이다. 이와 동시에 신호(RIC)는 노드(A)에서 AC 성분 신호(VAAC)로 나타난다. 마이크로 프로세서(200)는 보조 비디오 데이타와 런인 클럭 신호(RIC)가 비디오 신호(VIDEO)상에 나타나야 할 때를 판정하기 위해서, 동기 신호(SYNC)와 라인 인디케이터 신호(LINE)를 평가한다. 신호(RICGATE)의 논리값이 "0"이 되어 RIC 구간 동안 3상 반전 버퍼(215)가 인에이블된다. 후술된 바와 같이 DC 성분 전압(VADC)의 조정은 RIC 신호의 실질적으로 정수 사이클 동안 발생되어야 한다. RICGATE 신호는 마이크로 프로세서에 의해 설정되어 실질적으로 정수의 RIC 사이클 구간에 있도록 소망의 조정 구간을 제공한다.
피드백 루프가 인에이블된 경우 신호(DSOUT)상에 발진(oscillation)이 나타난다. 발진 주파수는 피드백 루프의 지연에 의해 결정된다. 예를 들어, 루프 지연 시간의 두배 주기를 갖는 파형은 반전 피드백 루프에서의 정피드백(360°위상 변이)을 경험할 것이므로 발진의 가능성이 생기게 된다. RIC 간격 동안의 신호(DSOUT)상의 발진은 신호(DSOUT)에 접속된 보조 비디오 데이타 포획 회로에 악영향을 미치지 않는다. 보조 비디오 데이타는 피드백 루프가 디스에이블되는 보조 비디오 신호의 데이타 구간동안 발생된다. 그러므로 데이타 포획이 진행되고 있을 때에 발진은 신호(DSOUT) 상에 존재하지 않는다.
발진이 나타나는 경우에도, DC 성분 전압(VADC)을 제어하는 상술된 방법에 미치는 영향은 무시할 수 있다. 후술된 바와 같이 스위칭 임계 전압(VT)과 대칭인 파형은 슬라이싱 레벨이 조정되는 때에 노드(A)에서 의도적으로 이루어진다. 발진 파형은 노드(A)에서 거의 대칭일 것이며, 따라서 대칭 파형에 응답하여 발생되는 슬라이싱 레벨 조정에 악영향을 미치지 않는다.
3상 반전 버퍼(215)가 인에이블된 경우에, 버퍼(213)의 임계값을 초과하는 노드(A)에서의 전압은 버퍼(213) 및 3상 반전 버퍼(215)의 출력단에서 각각 논리값 "1"과 "0"을 발생시킨다. 3상 반전 버퍼(215)의 출력단에서 논리값 "0"으로 표현된 전압이 노드(A) 전압보다 낮으면, 3상 반전 버퍼(215)의 출력단에서 논리값 "0"로 표현된 저임피던스의 접지 경로는 커패시터(211)를 방전하고 노드(A)에서의 전압을 감소시키도록 동작할 것이다. 노드(A)에서의 전압이 버퍼(213)의 임계값 이하이면 버퍼(213)와 3상 반전 버퍼(215)의 출력단에서 각각 논리값 "0"과 "1"이 발생된다. 3상 반전 버퍼(215)의 출력단에서의 논리값 "1"의 전압이 노드(A)에서의 전압을 초과하면, 커패시터(211)는 저항(212)을 통하여 충전되고, 노드(A)에서의 전압은 증가할 것이다. 따라서, 피드백 루프가 인에이블된 때의 노드(A)에서의 전압은 버퍼(213)에 대한 스위칭 임계 레벨에 근접할 것이다.
피드백 루프가 인에이블된 때의 노드(A)에서의 신호가 AC 성분(VAAC)을 갖는다면 AC 성분 신호(VAAC)의 변동은 DC 성분 신호(VADC)에 영향을 미칠 것이다. AC 성분 신호(VAAC)가 피드백 구간 동안에 DC 성분 신호(VADC)와 대칭인 경우 DC 성분 전압(VADC)은 버퍼(213)의 스위칭 임계 전압(VT)과 동일하게 되도록 피드백 구간 동안 변화될 것이다. 예를 들어, 제3(b)도에서 AC 성분 신호(VAAC)는 도시된 구간 동안에 DC 성분 전압(VADC)에 대해 대칭이지만 스위칭 임계 전압(VT)에 대해서는 대칭이 아니다. 제3(b)도에 도시된 바와 같이 AC 성분 신호(VAAC)는 대부분의 주기 동안 스위칭 임계 전압(VT)의 위에 있는 기간 보다는 스위칭 임계 전압(VT)의 아래에 있는 기간이 길다. 이 결과, 상승된 피드백 루프에 대한 동작에 의해 DC 성분 전압(VADC)이 증가하는 기간은 전압(VADC)가 감소하는 기간보다도 길게 된다. 결국, DC 성분 전압(VADC)은 증가한다. DC 성분 전압(VADC)이 제3(b)도에서와 같이 스위칭 임계 전압(VT) 보다도 작게 되고 스위칭 임계 전압보다도 높게 되면, 전압(VADC)은 감소하게 된다. 어느 경우에서나, 피드백 루프의 작용에 의해 DC 성분 전압(VADC)과 스위칭 임계 전압(VT) 간의 차는 감소한다.
피드백 구간 동안 AC 성분 신호(VAAC)가 DC 성분 신호(VADC)에 대해 대칭인 경우 DC 성분 전압(VADC)의 변화는 DC 성분 전압(VADC)이 스위칭 임계 전압(VT)과 거의 동일하게 될 때까지 지속될 것이다(피드백 루프가 충분한 구간 동안 인에이블되었다고 가정한다). 그리고 나서, AC 성분 신호(VAAC)는 DC 성분 전압(VADC)과 스위칭 임계 전압(VT)에 대해 대칭이 된다. (제3(a)도 참조). 그러므로 대칭 파형을 충분히 지속하는 구간 동안에 피드백 루프를 동작 시킴으로써 DC 성분 신호(VADC)가 버퍼(213)의 스위칭 임계 전압과 신호 범위의 중간점이 되도록 하므로써 대칭 신호의 중간점에서 데이타 슬라이싱이 발생될 것이다. 대칭 신호가 RIC 신호인 경우, RIC 신호의 진폭이 데이타 신호의 진폭과 동일하기 때문에, 데이터는 역시 RIC 신호의 다음에 이어지는 데이터 신호의 범위의 중간점에서 슬라이싱 된다.
본 실시예에서 AC 성분 신호(VAAC)는 피드백 구간을 RIC 신호의 정수 사이클에 포함하도록 시간 조정함으로써 스위칭 임계 전압(VT)에 관한 대칭성이 이루어 진다. 이 상태는 제3도에 도시되어 있으며, 피드백이 인에이블된 동안 RIC 파형의 5 사이클이 발생하고 있다. 클로즈드 캡션 신호 중의 RIC 신호의 경우 503KHz의 RIC 신호의 실질적으로 5사이클이 10 μS 동안 발생될 것이다. RIC 신호가 유효 상태인 경우 10 μS 동안 신호(RICGATE)를 논리값 "0"으로 설정함에 의해 피드백 루프를 인에이블시키면, 제2도의 노드(A)에서 요구된 기준 파형을 얻게 된다. RICGATE 신호의 주기는 동기 신호(SYNC) 및 신호(LINE)에 기초하여 RIC 신호와 일치되도록 하여, 클로즈드 캡션 신호에 대한 FCC 사양(47 CFR ∮∮ 15.119 및 73.682 참조)에서 규정된 타이밍과 일치하도록 마이크로 프로세서(200)에 의해 시간을 조정한다.
스위칭 임계 전압(VT)과 동일하도록 DC 성분 전압(VADC)을 조정하기 위해 요구된 구간은 하나의 라인 21의 구간 내에서 RIC 신호의 정수 사이클의 지속 기간을 초과할 수 있다. 상술된 실시예로 적응형 슬라이싱 레벨 시스템은 저항(212)을 통하여 충전 및 방전되는 커패시터(211)를 구비한다. 충전 및 방전 동작에 관련된 시상수에 의해 노드(A)에서의 전압이 변화하는 속도가 결정된다. 희망하는 값과는 현저하게 다른 노드(A)의 초기 전압과 합성된 RIC 신호의 구간에 비해 상대적으로 긴 시상수(예를 들어 커패시터와 저항 값이 각각 1μF 과 10kΩ)는 노드(A)의 전압이 RIC 신호 구간 동안에 희망하는 값에 도달하지 못하게 할 것이다. 따라서 RIC 신호 a가 1회 이상 발생되고 있는 동안 피드백 루프 회로를 작동시킬 필요가 있다. 이 문제점에 대한 한가지 해결 방안은 피드백 루프를 폐쇄하여 각 RIC 구간 동안에 슬라이싱 레벨을 조정하는 것이다. 이러한 방법은 제어 회로 설계를 간단히하며 노드(A)에서의 어떠한 누설 전류 영향도 슬라이싱 레벨을 반복하여 조정하는 것에 의해 보정될 수 있게 해준다. 누설 전류 영향이 현저하지 않으면, 슬라이싱 레벨 조정은 회로의 시상수를 초과하기에 충분한 미리 정해진 RIC 구간 동안 인에이블되고 나서 디스에이블될 수 있으며 어떠한 누설 전류의 영향도 슬라이싱 레벨을 주기적으로 재조절함으로써 극복될 수 있다.
비디오 신호(VIDEO)가 소망된 기준 신호 또는 RIC 신호를 갖는 보조 비디오 데이타를 포함한 것이 확실하다면, 슬라이싱 레벨은 상술된 바대로 조절될 수 있다. 그러나 보조 비디오 데이타의 존재가 확실하지 않다면, 피드백 가능 구간 동안에 RIC 신호가 존재한다는 것을 식별하기 위한 수단을 포함하는 것이 바람직하다. 피드백 루프가 인에이블되고 대칭 기준이 존재하지 않는 경우 부정확한 슬라이싱 레벨이 발생될 수도 있다.
RIC 신호의 존재를 식별하기 위해 제2도에 도시된 실시예에 카운터(220)가 구비되어 있다. 논리값 "0"의 상태인 신호(RICCNT)에 응답하여 인버터(242)의 출력에 걸리는 신호(RESET)가 논리값 "1"인 때, 카운터(220)는 클리어된다. 신호(RICCNT, RICWND)가 논리간 "1" 인 경우, 카운트 동작는 인에이블로 된다. 왜냐하면, 논리값 "1"인 신호(RICCNT)는 신호(RESET)를 디스에이블로 하고(논리값 "0"으로 된다), 그래서 논리값 "1"인 신호(RICWND)는 신호(DSOUT)의 펄스를 인에이블로, AND 게이트(570)를 통해 카운터(220)를 클록 제어하기 때문이다. 또한 신호(RICCNT, RICWND)는 NAND 게이트(241)에서 논리 연산되어 피드백 루프의 인에이블링을 제어하기 위한 신호(RICGATE)를 발생한다.
카운터(220)는 인에이블된 경우 신호(DSOUT)상에 발생하는 펄스를 카운트한다. 상술된 피드백 간격이 10 μS 인 경우에, 이 피드백 구간 동안 RIC 신호의 5 사이클이 발생되야만 한다. 따라서 RIC 신호의 5개의 피크에 대응하는 5개의 펄스가 신호(DSOUT)상에서 발생되야만 한다. RIC 신호가 기대된 바대로 나타나는 경우 카운팅 구간 종료후에 카운트 값(CNTVAL)은 5가 되어야만 한다. 카운트 값(CNTAVL)은 마이크로 프로세서(200)에 의해 평가된다. 카운트 값(CNTAVL)이 기대된 바와 달리 5가 아닌 경우, 마이크로 프로세서(200)는 제어 신호(제2도에 도시되지 않음)를 발생하며, 보조 비디오 데이타가 기대된 바대로 나타나지 않았다는 것을 비디오 신호 처리 시스템에 알린다. 상기 시스템은, 예를 들어 보조 비디오 데이타 처리를 중단하거나 또는 보조 비디오 데이타를 포함하고 있는 다른 비디오 소스(예를 들어, 다른 프로그램이나 채널)가 선택될 때 까지 신호 처리를 지연시키거나, 하나의 지연 후에 현재 신호에 대한 테스트를 반복함으로써 응답한다.
신호(RICCNT, RICWND 및 RICGATE)를 포함한 상기 제어 장치는 피드백 루프가 인에이블될 동안 카운터(220)의 카운팅을 방지한다. 피드백 루프가 인에이블될 때에 신호(DSOUT)상에 발생되는 상술된 발진에 의해 카운트 값(CNTVAL)을 RIC 신호의 존재를 부정확하게 나타낼 수도 있다. 특히, RIC 파형의 피크 수 보다는 발진 파형의 피크 수를 카운트할 수도 있다.
부정확한 카운트를 방지하기 위해, 피드백 루프를 인에이블 시키는 것과 카운터를 인에이블 시키는 것은 부정확한 카운트를 방지하기 위해 다음과 같이 동기 된다. 신호(RICWND)는 피드백(또는 카운팅) 구간의 지속을 규정하며, 신호(RICCNT)는 피드백 또는 카운팅 증 어느것이 발생될 것인가를 나타낸다. 신호(RICWND)가 논리값 "1"이고 신호(RICCNT)가 논리값 "0"(RESET 신호는 논리값 "1")인 경우, 피드백 루프는 인에이블(RICGATE 신호는 논리값 "0")되고 카운터는 디스에이블 된다. 신호(RICWND)가 논리값 "1"이고 신호(RICCNT)가 논리값 "1"인 경우 카운터는 인에이블되고 피드백 루프는 디스에이블 된다. 이 시스템에 대한 가능한 일련의 동작은 슬라이싱 레벨의 초기화, 슬라이싱 레벨을 적합시키기 위한(초기에 RIC 신호가 존재한 경우) 피드백 루프의 활성화(카운터는 디스에이블됨), 하나의 윈도우 구간 동안 카운터를 인에이블링(피드백 루프는 디스에이블링) 및 RIC 신호의 존재 여부를 결정하기 위한 카운트 값의 평가를 포함한다.
제4도는 신호(RICWND, RICCNT)의 동작에 대한 일례이며, 신호(DSOUT)에 대한 2개의 별도 파형이 도시되어 있다. 상위 신호(DSOUT) 파형은 신호(RICCNT)가 논리값 "0"인 경우를 나타내며 이 경우에 신호(RICWND)가 논리값 "1"인 구간 동안 슬라이싱 레벨을 조정하기 위해 피드백 루프는 인에이블 된다. 피드백 루프가 인에이블된 경우 신호(DSOUT)상에 발진이 나타나 상위 신호(DSOUT) 파형에 도시된 바와 같이 신호(DSOUT)가 규정되지 않을 수도 있다. 그 결과 신호(DSOUT)는 신호(RICWND)가 논리값 "1"인 구간 동안 RIC 신호에 응답하여 펄스를 발생한다. 그러므로 신호(RICCNT)가 논리값 "1"인 경우 신호(RICWND) 상의 펄스에 의해 이루어진 간격 동안에 신호(DSOUT) 상의 펄스에 대한 정확한 카운팅이 가능하다.
제4도의 하위 신호(DSOUT) 파형이 신호(RICCNT)가 라인 21 구간 동안 고정 레벨이라는 것을 나타내는 경우에도, 다른 방법(제4도에 도시되지 않음)으로 카운팅이 인에이블될 때의 신호(RICCNT)상에 논리값 "1"로 펄스를 발생시킬 수 있다. 예를 들어, 신호(RICCNT) 상의 펄스가 시간 조정되어 RICCNT 펄스의 주기 동안 신호(RICWND)상의 펄스가 발생된 경우에 카운터와 피드백 루프에 대한 요구된 동기화가 제공된다.
본 발명은 클로즈드 캡션 데이타에 관하여 설명되었지만 예를 들어, 텔리텍스트와 같은 다른 형태의 보조 비디오 데이타에도 적용 가능하다. 다른 형태의 데이타 경우에 상기 시스템은 약간의 수정을 필요로 할지도 모른다. 예를 들어, 텔리텍스트 기준은 텔리텍스트 데이타가 예컨대 17∼20 라인 정도의 다수 비디오 라인상에 나타나는 것을 허용한다. 그러므로 텔리텍스트 시스템의 경우 제2도에 도시된 신호(LINE)는 상술된 라인 카운터 이외의 수단에 의해 발생 되어야할 것이다.
상술된 시스템의 동작은 다른 방식으로 변형되어 대체 보조 데이타 포맷을 수용한다. 일례로써, 기준 신호(상술된 실시예에서는 RIC 신호)의 포맷이 변화되는 경우 개시된 하드 웨어(또는 마이크로 프로세서의 소프트 웨어)는 각종 데이타 포맷과 정확하게 동작하기 위해 쉽게 변화될 수 있다. 이러한 유형의 변형에는 상술된 예의 RIC 신호와는 다른 특성(예를 들어 진폭, 파형, 주파수)을 갖는 기준 신호에 대한 상기 시스템의 적합화가 포함될 것이다. 특히 피드백 구간의 지속은 다른 주파수의 RIC 신호에 대한 정수 사이클 간격에 포함되도록 용이하게 변화될 수 있다. 또한 피드백 구간은 상술된 5 사이클과는 다른 정수 사이클 간격에 포함될 수 있다.
본 발명에 대한 다른 변형 실시예는 당업자에게 명백해질 것이다. 제2도에서 별도의 하드웨어 블록으로 도시된 예를 들어 카운터(220)와 같은 소자의 기능은 마이크로 프로세서(200)에 의해 수행되는 동작에 통합될 수 있다.
이러한 변형 실시예 및 다른 변형 실시예는 다음 청구 범위에 의해 규정된 바와 같은 본 발명의 기술적 사상에 포함될 것이다.

Claims (9)

  1. 비디오 신호를 수신하도록 결합된 입력이 있으며, 상기 비디오 신호에 응답하여 이진 출력 신호를 생성하고, 임계 레벨을 설정하는 증복기와; 상기 증폭기에 의한 임계 레벨을 나타내는 DC 신호 성분을 제1 구간 동안 상기 증폭기의 입력에 설정하는 수단과; 상기 비디오 신호의 주기적인 기준 신호 성분을 포함하는 제2 구간 동안 생성된 상기 이진 출력 신호에 따라 상기 증폭기의 입력에서 상기 DC 신호 성분을 제어하는 수단을 포함하고, 상기 이진 출력 신호는 상기 증폭기에 의한 임계 레벨을 초과하는 상기 비디오 신호값에 따른 제1 값과 상기 임계 레벨 이하의 상기 비디오 신호값에 따른 제2 값을 갖는 것을 특징으로 하는 데이터 슬라이서.
  2. 제 1항에 있어서, 상기 제1 구간 동안 설정된 상기 DC 신호 성분은 상기 증폭기에 의한 미리 정해진 임계 레벨 값을 나타내는 것을 특징으로 하는 데이터 슬라이서.
  3. 제2항에 있어서, 상기 DC 신호 성분을 제어하는 수단은 상기 증폭기에 의한 임계 레벨과 상기 증폭기의 입력의 DC 신호 성분 사이의 차이 크기를 감소시키는 것을 특징으로 하는 데이터 슬라이서.
  4. 제3항에 있어서, 상기 DC 신호 성분을 제어하는 수단은 상기 제2 구간 동안 상기 증폭기의 입력에 상기 증폭기의 출력을 연결하는 피드백 경로를 포함하는 것을 특징으로 하는 데이터 슬라이서.
  5. 비디오 신호를 처리하는 시스템에 있어서, 비디오 신호를 수신하도록 결합된 입력이 있으며, 상기 비디오 신호에 응답하여 이진 출력 신호를 생성하고, 임계 레벨을 설정하는 증폭기와; 제1 구간 동안 상기 비디오 신호가 이 비디오 신호의 기준 신호 성분의 주기적인 진폭 변동의 제1 부분을 갖는지의 여부를 결정하는 제어 수단과; 상기 증폭기의 입력에서 DC 신호 성분을 변경하기 위해 상기 주기적인 진폭 변동의 제2 부분을 갖는 제2 구간 동안 상기 증폭기의 입력에 상기 증폭기의 출력을 연결하고, 상기 증폭기의 입력에서 상기 DC 신호 성분이 변경되는 것을 실질적으로 방지하기 위해 상기 제1 구간 동안 상기 입력으로부터 상기 출력 신호를 분리하는 피드백 수단을 포함하며, 상기 이진 출력 신호는 상기 증폭기에 의한 임계 레벨을 초과하는 상기 비디오 신호값에 따른 제1 값과 상기 임계 레벨 이하의 상기 비디오 신호값에 따른 제2 값을 갖는 것을 특징으로 하는 비디오 신호 처리 시스템.
  6. 제5항에 있어서, 상기 제2 구간 동안 상기 피드백 수단은 상기 증폭기의 임계 레벨과 상기 증폭기의 입력의 DC 신호 성분 사이의 차이의 크기를 감소시키는 것을 특징으로 하는 비디오 신호 처리 시스템.
  7. 제6항에 있어서, 상기 제어 수단은 상기 제1 구간 동안 카운트하고 상기 제2 구간 동안 카운트하도록 인가된 카운터를 포함하고, 상기 카운터는 상기 제1 구간 동안 상기 기준 신호 성분의 주기적인 진폭 변동을 카운트하고; 상기 카운트를 계산하는 수단을 포함하는 것을 특징으로 하는 비디오 신호 처리 시스템.
  8. 제7항에 있어서, 상기 제1 구간에 앞선 초기화 구간 동안 상기 증폭기의 상기 입력에 초기 DC 레벨을 설정하는 수단을 포함하는 것을 특징으로 하는 비디오 신호 처리 시스템.
  9. 제8항에 있어서, 상기 초기화 DC 레벨은 상기 증폭기에 의한 미리 정해진 임계 레벨 값을 나타내는 것을 특징으로 하는 비디오 신호 처리 시스템.
KR1019940703147A 1992-03-11 1993-01-14 보조 비디오 데이타 슬라이서 KR100290203B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US85048192A 1992-03-11 1992-03-11
US850481 1992-03-11
US850,481 1992-03-11
PCT/US1993/000118 WO1993018613A1 (en) 1992-03-11 1993-01-14 Auxiliary video data slicer

Publications (2)

Publication Number Publication Date
KR950700666A KR950700666A (ko) 1995-01-16
KR100290203B1 true KR100290203B1 (ko) 2001-05-15

Family

ID=25308241

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940703147A KR100290203B1 (ko) 1992-03-11 1993-01-14 보조 비디오 데이타 슬라이서

Country Status (10)

Country Link
US (1) US5517249A (ko)
EP (1) EP0630545B1 (ko)
JP (1) JP3399945B2 (ko)
KR (1) KR100290203B1 (ko)
CN (1) CN1050256C (ko)
CA (1) CA2131711C (ko)
DE (1) DE69324573T2 (ko)
MY (1) MY110278A (ko)
SG (1) SG83630A1 (ko)
WO (1) WO1993018613A1 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5657088A (en) * 1995-12-22 1997-08-12 Cirrus Logic, Inc. System and method for extracting caption teletext information from a video signal
US5812217A (en) * 1996-06-26 1998-09-22 Intel Corporation Automatically adjusting anti-ghosting filter coefficients when the coefficients exceed particular values
US6377308B1 (en) * 1996-06-26 2002-04-23 Intel Corporation Method and apparatus for line-specific decoding of VBI scan lines
US5953065A (en) * 1996-06-26 1999-09-14 Intel Corporation Method and apparatus for common vertical blanking interval scan line decoding
US5838382A (en) * 1996-06-26 1998-11-17 Intel Corporation Method and apparatus for optimizing starting point for run-in clock recovery
US5926491A (en) * 1996-06-26 1999-07-20 Intel Corporation Noise tolerant run-in clock recovery method and apparatus
US5812207A (en) * 1996-12-20 1998-09-22 Intel Corporation Method and apparatus for supporting variable oversampling ratios when decoding vertical blanking interval data
US6239843B1 (en) 1997-05-05 2001-05-29 Wavo Corporation Method and system for decoding data in a signal
KR100217182B1 (ko) * 1997-05-12 1999-09-01 윤종용 데이타 슬라이스 회로
US6789124B1 (en) * 1999-07-22 2004-09-07 General Instrument Corporation Multi-standard enhanced inband data receiver
US6229466B1 (en) 1999-08-23 2001-05-08 Level One Communications, Inc. Digital calibration method and apparatus for multi-bit delta-sigma D/A converter
US6317068B1 (en) 1999-08-23 2001-11-13 Level One Communications, Inc. Method and apparatus for matching common mode output voltage at a switched-capacitor to continuous-time interface
US6472918B1 (en) 1999-08-23 2002-10-29 Level One Communications, Inc. Self-referencing slicer method and apparatus for high-accuracy clock duty cycle generation
US6529563B1 (en) 1999-08-23 2003-03-04 Level One Communications, Inc. Method and apparatus for providing a self-sustaining precision voltage and current feedback biasing loop
JP3895115B2 (ja) * 2001-02-01 2007-03-22 ソニー株式会社 データ伝送方法、データ送信装置、およびデータ受信装置
JP3788253B2 (ja) * 2001-03-12 2006-06-21 ソニー株式会社 データスライス回路
JP4091360B2 (ja) * 2002-07-02 2008-05-28 松下電器産業株式会社 データスライス装置、及びデータスライス方法
JP2004088623A (ja) * 2002-08-28 2004-03-18 Renesas Technology Corp 文字放送データ抜き取り装置
JP4297763B2 (ja) * 2003-09-29 2009-07-15 三洋電機株式会社 データスライサ回路、集積回路およびデータ検出方法
JP2008508770A (ja) 2004-07-29 2008-03-21 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 適合可能なスライスレベルを使用したテレビジョン信号からのデータ抽出
KR100640630B1 (ko) * 2005-01-17 2006-10-31 삼성전자주식회사 수직 귀선 기간에 실린 데이터를 추출하기 위한 디지털영상 신호 처리 장치 및 방법
US7940921B2 (en) * 2005-06-23 2011-05-10 Agere Systems Inc. Continuous power transfer scheme for two-wire serial link
US7773733B2 (en) * 2005-06-23 2010-08-10 Agere Systems Inc. Single-transformer digital isolation barrier
US8885814B2 (en) * 2006-07-25 2014-11-11 Broadcom Europe Limited Feedback impedance control for driving a signal
US8111739B1 (en) 2007-02-02 2012-02-07 Marvell International Ltd. Detector for low frequency offset distortion
US8537883B1 (en) 2007-02-02 2013-09-17 Marvell International Ltd. Detector for low frequency offset distortion
US8218685B2 (en) * 2009-03-30 2012-07-10 Applied Micro Circuits Corporation Data slicer threshold adjustment for disparity controlled signals
CN102710917A (zh) * 2011-03-28 2012-10-03 联咏科技股份有限公司 限幅电平计算装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2006570A (en) * 1977-10-19 1979-05-02 Matsushita Electric Ind Co Ltd Multiplexed information signal receiving system
EP0305772A2 (de) * 1987-09-02 1989-03-08 ANT Nachrichtentechnik GmbH Verfahren zum Wiedergewinnen von Binärinformationen aus einem störbehafteten Basisbandsignal sowie Anordnung

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1523307A (en) * 1975-12-09 1978-08-31 Aston Electronic Dev Data slicing apparatus and method
NL7902093A (nl) * 1979-03-16 1980-09-18 Koninkl Philips Electronics Nv Zelfinstellend filter met een vertragingsschakeling.
US4263555A (en) * 1979-06-15 1981-04-21 Rca Corporation Signal detection system
FR2462073A1 (fr) * 1979-07-17 1981-02-06 Thomson Csf Procede et dispositif pour l'extraction de donnees numeriques en presence de bruit et de distorsions
NZ194405A (en) * 1979-08-02 1982-05-25 Dut Pty Ltd Producing liquid hydrocarbon streams by hydrogenation of fossil-based feedstock
US4380027A (en) * 1980-12-08 1983-04-12 William Leventer Data encoding for television
JPS598485A (ja) * 1982-07-05 1984-01-17 Matsushita Electric Ind Co Ltd 文字多重放送受信機
JPS59103482A (ja) * 1982-12-06 1984-06-14 Toshiba Corp 自動スライス回路
JPS6093891A (ja) * 1983-10-27 1985-05-25 Mitsubishi Electric Corp テレビジヨン文字多重デ−タ・スライス回路
EP0144457B1 (de) * 1983-12-07 1987-11-11 Deutsche ITT Industries GmbH Daten-Slicer-Schaltung zur Abtrennung und Wiedergewinnung von digitalen Teletextsignalen
US4620227A (en) * 1984-01-30 1986-10-28 Cybernetic Data Products Data decoder
FR2565448B1 (fr) * 1984-06-04 1986-10-10 France Etat Procede et dispositif d'extraction de synchronisation pour systeme de diffusion a multiplexage temporel de signaux numeriques et analogiques
US4622586A (en) * 1985-04-04 1986-11-11 Rca Corporation Digital slicer having a pulse-width locked loop
US4723165A (en) * 1986-11-26 1988-02-02 Zenith Electronics Corporation AC coupled sync separator system with filter DC feedback
FR2608873B1 (fr) * 1986-12-23 1989-03-24 Radiotechnique Compelec Dispositif de reception de donnees numeriques comportant un circuit de reconnaissance de debut de paquet
DE3780637D1 (de) * 1987-09-08 1992-08-27 Itt Ind Gmbh Deutsche Digitale daten-slicer-schaltung fuer teletextsignale.
FI81397C (fi) * 1988-07-12 1990-10-10 Ahlstroem Oy Foerfarande och anordning foer avlaegsnande av laett material ur en fibersuspension.
US4937842A (en) * 1989-02-23 1990-06-26 Motorola Inc. Self adjusting data detector
FR2651632B1 (fr) * 1989-09-06 1994-06-03 Tonna Electronique Procede et dispositif d'alignement de signaux video et de detection de presence de donnees numeriques recurrentes dans un signal video.
FR2652697A1 (fr) * 1989-10-03 1991-04-05 Sgs Thomson Microelectronics Extracteur de donnees numeriques dans un signal video.
US5301023A (en) * 1991-10-18 1994-04-05 Zenith Electronics Corp. Data slicing system
US5223930A (en) * 1991-10-18 1993-06-29 Zenith Electronics Corporation Data recovery system using dot clock counting
US5249050A (en) * 1991-10-18 1993-09-28 Zenith Electronics Corporation Closed captioned data line detection system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2006570A (en) * 1977-10-19 1979-05-02 Matsushita Electric Ind Co Ltd Multiplexed information signal receiving system
EP0305772A2 (de) * 1987-09-02 1989-03-08 ANT Nachrichtentechnik GmbH Verfahren zum Wiedergewinnen von Binärinformationen aus einem störbehafteten Basisbandsignal sowie Anordnung

Also Published As

Publication number Publication date
SG83630A1 (en) 2001-10-16
JPH07504548A (ja) 1995-05-18
WO1993018613A1 (en) 1993-09-16
DE69324573D1 (de) 1999-05-27
US5517249A (en) 1996-05-14
KR950700666A (ko) 1995-01-16
CA2131711C (en) 2002-10-15
CN1050256C (zh) 2000-03-08
JP3399945B2 (ja) 2003-04-28
CA2131711A1 (en) 1993-09-16
CN1079857A (zh) 1993-12-22
EP0630545A1 (en) 1994-12-28
EP0630545B1 (en) 1999-04-21
MY110278A (en) 1998-03-31
DE69324573T2 (de) 1999-08-26

Similar Documents

Publication Publication Date Title
KR100290203B1 (ko) 보조 비디오 데이타 슬라이서
KR100307979B1 (ko) 보조비디오데이타슬라이서
JP3289106B2 (ja) 補助ビデオ・データ・デコーダ装置
KR100454476B1 (ko) 텔레비전수신기의보조데이터디코더의대기동작을제공하는시스템
US5223930A (en) Data recovery system using dot clock counting
US4353091A (en) Circuit for detecting faults in horizontal sync pulse signals
JPH05219409A (ja) クランプ回路
JPH11509706A (ja) ディジタルテレビジョンの同期化
US5301023A (en) Data slicing system
US5249050A (en) Closed captioned data line detection system
US6285403B1 (en) Data slice circuit for slicing data carried on a video signal and a method thereof
US6912009B2 (en) Data slice circuit separating data added to a signal superposed on a video signal based on slice level
US5489946A (en) High speed sync separation system and method
KR100341997B1 (ko) 보조비디오정보디코더의데이타슬라이서용바이어스제어장치
EP0756799B1 (en) Device for deriving a clock signal from a synchronizing signal and a video recorder provided with the device
EP0782329A2 (en) Horizontal synchronizing signal-generating circuit and method therefor
KR960007644B1 (ko) 영상표시장치의 라인동기회로
US7834933B2 (en) Vertical sync signal generator
US5977802A (en) Circuit for processing vertical synchronization signals including a polarity detection circuit
KR0165763B1 (ko) 자막위치 정보 검출장치
KR910001652B1 (ko) 텔레비젼 동기신호 검출방식
JPH07336555A (ja) 同期信号判別装置
JPH0556303A (ja) 同期回路
JPH06225241A (ja) ワイドアスペクトサイズ画像自動判別装置
GB2225198A (en) Digital signal processors

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090225

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee