JPH05219409A - クランプ回路 - Google Patents

クランプ回路

Info

Publication number
JPH05219409A
JPH05219409A JP4195625A JP19562592A JPH05219409A JP H05219409 A JPH05219409 A JP H05219409A JP 4195625 A JP4195625 A JP 4195625A JP 19562592 A JP19562592 A JP 19562592A JP H05219409 A JPH05219409 A JP H05219409A
Authority
JP
Japan
Prior art keywords
signal
pulse
circuit
video signal
sync
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4195625A
Other languages
English (en)
Other versions
JP2814039B2 (ja
Inventor
Yonejiro Hiramatsu
米治郎 平松
Osamu Sakatsuji
修 阪辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP4195625A priority Critical patent/JP2814039B2/ja
Priority to KR1019920016554A priority patent/KR960002699B1/ko
Priority to US07/944,095 priority patent/US5280356A/en
Priority to EP92308306A priority patent/EP0532354B1/en
Priority to DE69226585T priority patent/DE69226585T2/de
Priority to ES92308306T priority patent/ES2119799T3/es
Publication of JPH05219409A publication Critical patent/JPH05219409A/ja
Application granted granted Critical
Publication of JP2814039B2 publication Critical patent/JP2814039B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/08—Separation of synchronising signals from picture signals
    • H04N5/10—Separation of line synchronising signal from frame synchronising signal or vice versa
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
    • H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)
  • Synchronizing For Television (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

(57)【要約】 【目的】 ＶＴＲなどの再生映像信号に対して、ノイズ
などの影響を受けにくくし、映像信号のクランプ動作を
より正確に行なう。 【構成】 クランプ回路は、コンパレータ９、パルス信
号発生回路１０、積分回路１２および減算器１７を含
む。コンパレータ９は、複合映像信号としきい電位とを
比較し複合同期信号を検出する。パルス信号発生回路１
０は、検出された複合同期信号と基準時間期間ｔとのい
ずれが大きいかを示すパルス信号Ｓ１，Ｓ２を発生す
る。積分回路１２は、パルス信号Ｓ１，Ｓ２に応答して
複合映像信号中の水平同期信号のパルス幅が基準時間期
間ｔになるようにしきい電位を補正する。減算器１７
は、複合映像信号からしきい電位を減算して複合映像信
号の直流レベルをある一定電位に固定する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、同期信号を含む映像信
号の直流レベルをある一定の電位クランプする回路の改
良に関する。
【０００２】
【従来の技術】図１８は、従来のテレビジョン受像機の
一例を示す概略ブロック図である。図１９は複合映像信
号の波形図である。
【０００３】図１８に示すテレジビョン受像機は、表示
の簡単化のために、アンテナ、高周波回路等について
は、記載していない。図１８を参照して、テレビジョン
受像機は、複合映像信号を入力する入力端子１、フィー
ドバック型のクランプ回路１００、映像増幅回路１０
１、映像出力回路１０２、ＣＲＴ１０３、色信号回路１
０４、同期偏向回路１０５、およびクランプパルス発生
回路１０６を備える。入力端子１に入力された複合映像
信号は、その直流レベルがクランプ回路１００により一
定レベルにクランプされた後、映像増幅回路１０１に与
えられる。映像増幅回路１０１は色副搬送波および同期
信号を分離した後、色信号の増幅を行なう。色信号回路
１０４は、色副搬送波から色差信号を作る。映像出力回
路１０２は、輝度信号に色差信号を加えてＣＲＴ１０３
のＲＧＢの３つの電極に与えるための信号を作る。同期
偏向回路１０５は同期信号を分離し、垂直・水平発振の
同期をとり画像を組み立てるための信号を発生する。ク
ランプパルス発生回路１０６は、同期偏向回路１０５に
より振幅分離された同期信号に応答して、複合映像信号
中のある直流レベル期間中にクランプパルスを発生す
る。このクランプパルスは一般に図１９に示す複合映像
信号中のバックポーチに挿入される。
【０００４】図２０はこのようなクランプ回路の一例を
示すブロック図である。図２０に示すクランプ回路は、
複合映像信号が入力される入力端子１と、複合映像信号
の直流レベルを一定電位にクランプするためのレベルシ
フト回路２と、レベルシフト回路２によりクランプされ
た複合映像信号が出力される出力端子３と、クランプパ
ルスが入力されるクランプパルス入力端子５と、一定の
直流電圧を発生する定電圧源６と、クランプパルスに応
答してレベルシフト回路２の出力と定電圧源６の電位と
を比較する比較器４と、比較器４により充放電制御され
るキャパシタ７とを備える。
【０００５】動作において、複合映像信号は入力端子１
を通してレベルシフト回路２に与えられる。レベルシフ
ト回路２は、複合映像信号にある電位を加え、複合映像
信号のレベルをシフトする。このレベルシフトされた複
合映像信号は、出力端子３から出力される。複合映像信
号に加えられる電位は、変動する複合映像信号の直流レ
ベルを一定にするためのものである。前記加えられる電
位を発生する方法は、次のとおりである。すなわち、比
較器４は、クランプパルス入力端子５からのクランプパ
ルスに応答して、レベルシフト回路２からの複合映像信
号のレベルと比較器４に接続された定電圧源６の電位と
を比較し、複合映像信号中の直流レベルと定電圧源６の
電位との差に対応した誤差電流を発生する。ここでクラ
ンプパルスの入力される期間は、複合映像信号直流レベ
ルの期間であり、一般にバックポーチの期間である。前
記発生された誤差電流は、レベルシフト回路２に出力さ
れる。この誤差電流によりレベルシフト回路２と接地端
子との間に接続されたキャパシタ７が充放電され、次の
クランプパルスが入力されるまでキャパシタ７の両端の
電圧が保持される。このようにして得られるキャパシタ
７の両端の電圧によりレベルシフト回路２のレベルシフ
ト量が制御される。これらの動作により複合映像信号中
のある直流レベルが定電圧源６の電位と等しくなるよう
に補正される。
【０００６】ところで、ごく最近においては、高品位テ
レビ（ＨＤＴＶ：Ｈｉｇｈ Ｄｅｆｉｎｉｓｈｏｎ ｔ
ｅｌｅｖｉｓｉｏｎ ｓｙｓｔｅｍ）が市場に提供され
ている。
【０００７】図２１は、ＨＤＴＶ映像信号のような３値
同期信号を含む映像信号の波形図である。図２１におい
て、実線は送信側での原波形であり、破線はたとえばＶ
ＴＲ再生等の受信端（図２１の入力端子１に対応する）
における波形であり、伝送路による伝送ロスのため、波
形が少しなまっている。
【０００８】
【発明が解決しようとする課題】以上のような回路にお
いては、クランプ回路とは別にクランプパルス形成回路
が必要となり、回路規模が大きくなる。そして、ＶＴＲ
等により再生される複合映像信号においては、隣接トラ
ックからのクロストーク、漏洩したＦＭキャリアおよび
その他のノイズがビデオ信号に重畳して出力されてく
る。また、テレビ放送受信などの弱電界時には、Ｓ／Ｎ
劣化も起こってくる。
【０００９】このような入力される複合映像信号中のあ
る直流レベル部分に、たとえば、ノイズなどがある場合
には、レベル比較が正確に行なわれず、結果として正確
なクランプ動作が行なえない。また、同期信号の後のカ
ラーバースト信号をローパスフィルタにより除去して、
その部分にクランプパルスの位置を設定する方法もある
が、この方法ではカラーバーストを完全に除去しきれ
ず、レベル比較は正確に行なえないという問題が残る。
【００１０】このような問題は、ＨＤＴＶ用映像信号に
対しても同様に発生する。また、特にＨＤＴＶ映像信号
の場合には、映像信号中の直流レベルの期間は非常に短
く、このレベル検出の精度は十分に得られない。また、
３値同期信号部分を積分回路により積分して平均化した
後、その部分にクランプパルスの位置を設定するような
方法も考えれるが、この方法では、３値同期信号波形を
完全に除去しきれず、そのレベル比較は正確に行なわれ
ないという問題が残る。その他の方法として映像信号中
の負のピーク値（負極性の同期パルスのボトムレベル）
によるクランプの方法も知られているが、伝送路の条件
により振幅特性の劣化やノイズによる影響などから正確
なクランプ動作が得られないという問題がある。
【００１１】この発明の１つの目的は、複合映像信号中
の直流レベルをある一定電位にクランプするクランプ回
路において、複合映像信号中のある直流レベル部分に、
ノイズがあっても正確なクランプ動作を行なうことを可
能にすることである。
【００１２】この発明のもう１つの目的は、複合映像信
号の直流レベルをある一定電位にクランプするクランプ
回路において、３値同期信号を含む映像信号であっても
正確なクランプ動作を可能にすることである。
【００１３】
【課題を解決するための手段】この発明に係るクランプ
回路は、複合映像信号中の直流レベルをある一定電位に
クランプするクランプ回路であって、同期信号検出手
段、パルス信号発生手段、しきい電位発生手段、および
レベル固定手段を含む。
【００１４】同期信号検出手段は、少なくとも２つの入
力ノードと１つの出力ノードを有し、一方の入力ノード
に与えられる複合映像信号と他方の入力ノードのしきい
電位とを比較して複合映像信号に含まれる同期信号を検
出する。
【００１５】パルス信号発生手段は、一定の基準時間期
間が設定され、同期信号検出手段により検出された同期
信号のパルス幅が基準時間期間よりも大きいことを示す
第１のパルス信号および同期信号のパルス幅が基準時間
期間よりも小さいことを示す第２のパルス信号を発生す
る。
【００１６】しきい電位発生手段は、パルス信号発生手
段により発生された第１および第２のパルス信号に応答
してしきい電位を発生し、発生したしきい電位を同期信
号検出手段の他方の入力ノードに帰還させる。
【００１７】レベル固定手段は、複合映像信号およびし
きい電位を受け、複合映像信号の直流レベルをある一定
電位に固定する。
【００１８】もう１つの発明に係るクランプ回路は、正
極性の同期信号および負極性の同期信号からなる３値同
期信号を含む複合映像信号の直流レベルをある一定電位
にクランプするクランプ回路であって、第１の同期検出
手段、負極側パルス信号発生手段、第１のしきい電位発
生手段、第２の同期信号検出手段、正極側パルス信号発
生手段、第２のしきい電位発生手段、およびレベル固定
手段を含む。
【００１９】第１の同期信号検出手段は、少なくとも２
つの入力ノードと１つの出力ノードを有し、一方の入力
ノードに与えられる複合映像信号と他方の入力ノードの
しきい電位とを比較し、映像信号に含まれる負極性の同
期信号を検出する。
【００２０】負極側パルス信号発生手段は、一定の基準
時間期間が設定され、第１の同期信号検出手段により検
出された負極性同期信号のパルス幅が基準時間期間より
も大きいことを示す第１のパルス信号および負極性同期
信号のパルス幅が前記基準時間期間よりも小さいことを
示す第２のパルス信号を発生する。
【００２１】第１のしきい電位発生手段は、前記負極側
パルス信号発生手段により発生された第１および第２の
パルス信号に応答して第１のしきい電位を発生し、発生
した第１のしきい電位を第１の同期信号検出手段の他方
の入力ノードに帰還させる。
【００２２】第２の同期信号検出手段は、少なくとも２
つの入力ノードと１つの出力ノードを有し、一方の入力
ノードに与えられる複合映像信号と他方の入力ノードの
しきい電位とを比較し、複合映像信号に含まれる正極性
の同期信号を検出する。
【００２３】正極側パルス信号発生手段は、一定の基準
時間期間が設定され、第２の同期信号検出手段により検
出された正極性の同期信号のパルス幅が基準時間期間よ
りも大きいことを示す第１のパルス信号および正極性の
同期信号のパルス幅が前記基準時間期間よりも小さいこ
とを示す第２のパルス信号を発生する。
【００２４】第２のしきい電位発生手段は、前記正極側
パルス信号発生手段により発生された第１および第２の
パルス信号に応答して第２のしきい電位を発生し、発生
した第２のしきい電位を前記第２の同期信号検出手段の
他方の入力ノードに帰還させる。
【００２５】レベル固定手段は、複合映像信号および第
１および第２のしきい電位を受け、３値同期信号を含む
複合映像信号の直流レベルある一定の電位に固定する。
【００２６】
【作用】この発明に係るクランプ回路では、映像信号中
から検出した同期信号のパルス幅が基準時間期間よりも
大きい場合には、そのことを示す第１のパルス信号が発
生される。逆に同期信号のパルス幅が基準時間期間より
も小さい場合には、そのことを示す第２のパルス信号が
発生される。しきい電位発生手段は、この発生された第
１および第２のパルス信号に応答してしきい電位を発生
する。発生したしきい電位は同期信号検出手段の他方の
入力ノードに帰還される。同期信号発生手段は、帰還さ
れたしきい電位と入力される複合映像信号のレベルとを
比較して同期信号を検出する。このようにして同期信号
が検出されるので、同期信号のパルス幅は、前記基準時
間期間となるように補正される。また、しきい電位は、
レベル固定手段にも与えられ、レベル固定手段は、しき
い電位により複合映像信号の直流レベルを一定の電位に
固定することができる。
【００２７】もう１つの発明に係るクランプ回路では、
負極性同期信号に対応して、第１の同期信号検出手段、
負極側パルス信号発生手段および第１しきい電位発生手
段が設けられ、かつ正極性の同期信号に対応して第２の
同期信号検出手段、正極側パルス信号発生手段および、
第２のしきい電位発生手段が設けられる。第１の同期信
号検出手段，負極側パルス信号発生手段および第１のし
きい電位発生手段により、負極性の同期パルス信号のパ
ルス幅が基準時間期間となるように補正される。また、
第２の同期信号検出手段、正極側パルス信号発生手段お
よび第２のしきい電位発生手段により、正極性の同期信
号が基準時間期間となるように補正される。このように
して負極性の同期信号と正極性の同期パルス信号とを一
定のパルス幅にするように補正し、この補正に用いられ
る第１および第２のしきい電位をレベル固定手段に与え
ることにより、３値同期信号を含む映像信号の直流レベ
ルを一定にすることができる。
【００２８】
【実施例】図１は、この発明の一実施例を示すブロック
図である。図１を参照して、このクランプ回路は、複合
映像信号が入力される入力端子８と、複合同期信号を検
出するコンパレータ９と、複合同期信号中の水平同期信
号のパルス幅と予め定められる基準時間期間ｔとの差に
対応するパルス信号Ｓ１，Ｓ２を発生するパルス信号発
生回路１０と、スイッチング回路１１１および１１２
と、スイッチング回路１１１および１１２の出力を積分
する積分回路１２と、積分回路１２の出力とコンパレー
タ９の負の入力端子との間に接続されるスイッチング回
路１３ａと、複合同期信号の異常を検出する異常検出回
路１４と、複合映像信号の負のピーク値（ボトムレベ
ル）を検出する負のピーク検出回路１５と、負のピーク
検出回路１５の出力とある正の一定電位Ｖｐとを加算す
る加算器１６と、加算器１６の出力とコンパレータ９の
負の入力端との間に接続されるスイッチング回路１３ｂ
と、減算器１７と、減算器１７の出力に接続され出力端
子１８とを含む。
【００２９】コンパレータ９は、正の入力端子、負の入
力端子および出力端子を有する。正の入力端子は入力端
子８に接続され、負の入力端子はスイッチング回路１３
ａおよび１３ｂの出力に接続され、出力端子はパルス信
号発生回路１０および異常検出回路１４に接続される。
【００３０】パルス信号発生回路１０は、基準時間期間
ｔが設定され、コンパレータ９からの複合同期信号中の
水平同期信号のパルス幅が基準時間期間ｔよりも小さい
場合には、パルス幅の差に対応したパルス信号Ｓ１を出
力し、複合同期信号中の水平同期信号のパルス幅が基準
時間期間ｔよりも大きい場合には、パルス幅の差に対応
したパルス信号Ｓ２を出力する。
【００３１】スイッチング回路１１１は、その一端が正
の定電位＋Ｖｓと積分回路１２の入力との間に接続さ
れ、パルス信号Ｓ１に応答してオン／オフする。
【００３２】スイッチング回路１１２は、その一端がス
イッチング回路１１１とともに積分回路１２の入力に接
続され、その他端が負の定電位−Ｖｓに接続される。ス
イッチング回路１１２は、パルス信号Ｓ２に応答してオ
ン／オフする。
【００３３】積分回路１２は、スイッチング回路１１１
および１１２の出力を積分してしきい電位を発生する。
【００３４】スイッチング回路１３ａは、積分回路１２
の出力とコンパレータ９の負の入力端子との間に接続さ
れ、異常検出回路１４の出力に応答してオン／オフす
る。
【００３５】減算回路１７は、２つの入力ノードと１つ
の出力ノードを有し、一方の入力ノードは積分回路１２
により発生されるしきい電位を受けるように接続され、
他方の入力ノードは入力端子８に接続され、その出力ノ
ードは出力端子１８に接続される。
【００３６】次に、図１に示すクランプ回路の動作を説
明する。まず、入力端子８に同期信号を含んだ映像信号
（複合映像信号）が入力される。この信号は直流分を持
たない信号であるため、その直流レベルは平均映像レベ
ルによって変動する。コンパレータ９は正の入力端子か
ら複合映像信号を入力し負の入力端子にしきい電位を入
力することによって複合同期信号部分のみをコンパレー
トし、２値の複合同期信号をパルス信号発生回路１０に
出力する。パルス信号発生回路１０は、基準時間期間に
対して、コンパレートされた２値の複合同期信号の水平
同期信号のパルス幅が大きいか小さいかを判定し、同期
信号のパルス幅が基準時間期間よりも小さい場合には、
スイッチング回路１１１に負のパルス信号Ｓ１を与え
る。逆に同期信号のパルス幅が基準時間期間よりも大き
い場合には、スイッチング回路１１２に負のパルス信号
をＳ２を与える。スイッチング回路１１１および１１２
は、それぞれパルス信号Ｓ１が負のときにオンし、正の
定電位＋Ｖｓまたは負の定電位−Ｖｓを出力する。それ
により、積分回路１２の充放電が行なわれる。そして積
分回路１２の積分動作によってしきい電位が得られ、こ
の得られたしきい電位はコンパレータ９および減算器１
７に与えられる。減算器１７には、複合映像信号が入力
されており、しきい電位により複合映像信号をクランプ
することかできる。
【００３７】スイッチング回路１３ａ，１３ｂ、異常検
出回路１４、負のピーク検出回路１５、加算器１６は、
複合同期信号が異常の場合に動作する回路であるので、
これらについては後述する。
【００３８】図２は図１に示したパルス信号発生回路１
０の詳細を示すブロック図である。図２を参照して、パ
ルス信号発生回路１０はコンパレータ９（図１）の出力
に接続される複合同期信号入力端子１９と、遅延回路２
０、２３および２６と、インバータ２１、２４および２
７と、Ｄフリップフロップ２２および２５と、垂直帰線
消去期間検出回路２８と、３入力ＡＮＤゲート２９１
と、２入力ＡＮＤゲート２９２と、ＮＡＮＤゲート３０
１および３０２とを含む。
【００３９】遅延回路２０は、複合同期信号入力端子１
９に接続され、複合同期信号を時間ｔ１遅延する。
【００４０】遅延回路２３は、遅延回路２０により遅延
された複合同期信号をさらに微小時間ｔ２遅延する。
【００４１】遅延回路２６は、Ｄフリップフロップ２５
の反転出力／Ｑを微小時間ｔ３遅延する。
【００４２】ここで、基準場合幅ｔと遅延時間ｔ１およ
びｔ２との関係は、ｔ＝ｔ１＋ｔ２である。また、微小
遅延時間ｔ２は、複合同期信号中の水平同期信号のパル
ス幅が基準時間期間よりも小さい場合には、パルス信号
Ｓ２の最大パルス幅に設定される。微小遅延時間ｔ３
は、複合同期信号のパルス幅が基準時間期間よりも大き
い場合におけるパルス信号Ｓ１の最大パルス幅に設定さ
れる。
【００４３】インバータ２１は遅延回路２０の出力を反
転させる。Ｄフリップフロップ２２は、そのクロック端
子ＣＬＫがインバータ２１の出力に接続され、そのクリ
ア端子Ｃが遅延回路２６の出力に接続され、その出力端
子Ｑが３入力ＡＮＤゲート２９１の入力端子に接続さ
れ、そのデータ入力端子Ｄおよびプリセット端子Ｐは、
それぞれ電源端子Ｖｃｃに接続される。
【００４４】インバータ２４は、遅延回路２３の出力を
反転させる。Ｄフリップフロップ２５は、そのクロック
端子ＣＬＫがインバータ２４の出力に接続され、そのク
リア端子Ｃが遅延回路２６の出力に接続される。また、
このＤフリップフロップ２５は、その反転出力端子／Ｑ
が遅延回路２６の入力および３入力ＡＮＤゲート２９１
の入力端子に接続され、かつその出力端子ＱがＡＮＤゲ
ート２９２の入力端子に接続され、そのデータ入力端子
Ｄおよびプリセット端子Ｐは、それぞれ電源電圧Ｖｃｃ
に接続される。
【００４５】垂直帰線消去期間検出回路２８は、その入
力が複合同期信号を受けるように接続され、その出力が
ＮＡＮＤゲート３０１および３０２の入力端子に接続さ
れる。
【００４６】３入力ＡＮＤゲート２９１は、第１ないし
第３の入力端子を有し、第１の入力端子は入力端子１９
に接続され、第２の入力端子はＤフリップフロップ２２
の出力Ｑを受けるように接続され、第３の入力端子はＤ
フリップフロップ２５の反転出力／Ｑを受けるように接
続される。ＡＮＤゲート２９１の出力はＮＡＮＤゲート
３０１の一方の入力端子に接続される。
【００４７】ＡＮＤゲート２９２は、その一方の入力端
子がＤフリップフロップ２５の出力Ｑを受けるように接
続され、その他方の入力端子はインバータ２７を介して
入力端子１９に接続され、その出力端子はＮＡＮＤゲー
ト３０２の一方の入力端子に接続される。
【００４８】ＮＡＮＤゲート３０１は、その出力端子が
スイッチング回路１１１（図１）に接続され、ＮＡＮＤ
ゲート３０２は、その出力端子スイッチング回路１１２
（図１）に接続される。
【００４９】次に図２に示したパルス信号発生回路１０
の動作を説明する。まず、入力端子１９にコンパレータ
９により２値化された複合同期信号が入力される。複合
同期信号は遅延回路２０により時間ｔ１遅延された後、
遅延回路２３に与えられるとともに、インバータ２１を
通してＤフリップフロップ２２のクロック端子ＣＬＫに
与えられる。遅延回路２３は、遅延回路２０により時間
ｔ１遅延された複合同期信号をさらに微小時間ｔ２遅延
し、インバータ２４を通してＤフリップフロップ２５の
クロック端子ＣＬＫに与える。Ｄフリップフロップ２５
はインバータ２４の出力に応答してパルスを発生する。
Ｄフリップフロップ２５の反転出力／Ｑは遅延回路２６
に与えられ、遅延回路２６は、入力されたパルスを時間
ｔ３遅延してＤフリップフロップ２２および２５のクリ
ア端子Ｃに与える。Ｄフリップフロップ２２および２５
は、クリア端子Ｃに入力される信号に応答して出力パル
スのレベルをリセットし、ＡＮＤゲート２９１および２
９２の入力端子に与える。
【００５０】ＡＮＤゲート２９１は、その３つの入力端
子に複合同期信号、Ｄフリップフロップ２２の出力Ｑお
よびＤフリップフロップ２５の反転出力／Ｑがそれぞれ
入力される。したがって、ＡＮＤゲート２９１は水平同
期信号のパルス幅が基準時間期間より小さいときに、正
のパルスをＮＡＮＤゲート３０１に与える。
【００５１】一方、ＡＮＤゲート２９２には、インバー
タ２７を介して反転した入力複合同期信号とＤフリップ
フロップ２５の出力Ｑが入力される。したがって、ＡＮ
Ｄゲート２９２は水平同期信号のパルス幅が基準時間期
間より大きいときに、正のパルスをＮＡＮＤゲート３０
２に与える。
【００５２】ＮＡＮＤゲート３０１および３０２の一方
の入力端子には、垂直帰線消去期間検出回路２８からの
信号（垂直帰線消去期間のみ低レベルとなる信号）が与
えられており、ＮＡＮＤゲート３０１は、ＡＮＤゲート
２９１からの正のパルスと垂直帰線消去期間検出回路２
８からの信号との論理積をとる。したがって、ＡＮＤゲ
ート２９１および２９２から出力される正のパルスは、
垂直帰線消去期間を除いて、負のパルス信号となる。こ
のようにしたのは、垂直帰線消去期間での複合同期信号
は、等価パルスや切り込みパルスといった通常の水平同
期パルス信号とはパルス幅や周期が違うパルスとなって
おり、この期間の動作を停止させるためである。
【００５３】図３ないし図６は、図２に示したパルス信
号発生回路１０の各回路のタイミングを示す図である。
これらの図の中のａ〜ｍは、図２に示したａ〜ｍで示さ
れる各回路の信号波形を示している。
【００５４】図３は入力複合同期信号中の水平同期信号
のパルス幅がｔ＋ｔ３より大きいときのタイミング図で
あり、図４は入力複合同期信号の水平同期信号のパルス
幅がｔ−ｔ２より小さいときのタイミング図である。水
平同期信号のパルス幅がｔ＋ｔ３より大きいときには、
図２に示すパルス信号発生回路１０の各回路の波形は図
３のａ〜ｍに示すようになり、ＡＮＤゲート２９２は、
図３に示す波形ｍのパルス信号（パルス幅ｔ３）を出力
する。
【００５５】一方、水平同期信号のパルス幅がｔ−ｔ２
より小さい時には、図２の各回路の波形は、図４のａ〜
ｍに示すようになり、ＡＮＤゲート２９１は、図４に示
す波形ｋのパルス信号（パルス幅ｔ２）を出力する。
【００５６】図５は入力複合同期信号中の水平同期信号
のパルス幅が基準時間期間より大きくかつｔ＋ｔ３より
小さいときのタイミング図である。図５に示すように波
形ｍの正のパルス幅は、遅延時間ｔ３より狭くなってお
り、基準時間期間と水平同期信号のパルス幅との差にな
っている。
【００５７】図６は水平同期信号のパルス幅が基準時間
期間より小さく、かつｔ−ｔ２より大きいときのタイミ
ング図である。この場合には、図６に示す波形ｋのパル
ス幅は遅延時間ｔ２よりも狭くなっており基準時間期間
と水平同期信号のパルス幅との差になっている。
【００５８】図２に示すようなパルス信号発生回路を構
成することにより、基準時間期間と水平同期信号のパル
ス幅との差が小さいときにも、後段の積分回路の充放電
動作を細かく制御することができ、結果として精度のよ
いクランプ動作を行なわせることができる。
【００５９】図７は、コンパレータ９を含むしきい電位
の補正ループの原理を説明する波形図である。ＶＴＲな
どの再生映像信号においては、周波数特性の劣化などか
ら同期信号のエッジ部分がなだらかである。したがっ
て、図７の上部に示されるような入力複合映像信号の波
形の場合、コンパレータ９の負の入力端子に入力される
しきい電位が（Ａ）のときには、コンパレータ９の出力
は（Ｃ）となる。このしきい電位を（Ｂ）のように高く
すると、コンパレータ９の出力は（Ｄ）のようになり、
パルス幅が広がる。このように、コンパレータ９からの
複合同期信号中の水平同期信号のパルス幅を一定値ｔに
なるようにしきい電位を補正することにより、複合映像
信号の直流レベルに対し一定のレベルでコンパレートし
て、同期信号部分のみを取出すことができる。
【００６０】次に、図１に示した異常検出回路１４、ス
イッチング回路１３ｂ、負のピーク検出回路１５および
加算器１６の動作について説明する。異常検出回路１４
は、コンパレータ９からの複合同期信号のパルスの内容
により異常を検出した場合には、積分回路１２とコンパ
レータ９との間に設けたスイッチング回路１３ａをオフ
し、加算器１６とコンパレータ９の負の入力端子の間に
設けるスイッチング回路１３ｂをオンする。ここで複合
同期信号のパルス内容の異常とは、たとえばパルスの数
が複合映像信号の同期パルス信号の数より多い場合や同
期パルス信号を検知できない場合などである。
【００６１】スイッチング回路１３ａをオフした後、負
のピーク検出回路１５からの負のピーク電位とある一定
の正電位Ｖｐ（複合映像信号の同期信号パルス振幅以
下）とを加算器１６により加算し、この加算した電位を
しきい電位としてスイッチング回路１３ｂを通してコン
パレータ９に入力する。この方法により瞬時に異常状態
を抜け出し、その後異常が解消したら再びスイッチング
回路１３ｂをオフし、スイッチング回路１３ａをオン
し、通常の補正ループに戻す。
【００６２】このように、図１に示すクランプ回路は、
異常状態から瞬時に抜け出すことができるので、精度の
よいクランプ動作を行なうことができる。また、電源投
入時などの初期状態においても瞬時に初期状態を抜け出
し、補正ループに引き込むことができる。
【００６３】次に減算器１７は、複合映像信号から上述
のしきい電位を減算する。これにより複合映像信号の直
流レベルがある一定電位に固定（クランプ）された複合
映像信号が得られる。そして、このクランプされた複合
映像信号は、出力端子１８により出力される。
【００６４】図８はこの発明のもう１つの実施例を示す
ブロック図である。図８に示すクランプ回路は３値同期
信号を含む映像信号をクランプする。３値同期信号は、
図２１に示したように負極性同期パルス信号と正極性同
期パルス信号を含んでいる。図８に示すクランプ回路と
図１に示すクランプ回路とが異なるところは、負極性同
期パルス信号のパルス幅を一定にするための回路と正極
性同期パルス信号のパルス幅を一定にするための回路と
が設けられていることである。また、図８に示すクラン
プ回路には、Ｈマド発生回路３３および平均値算出回路
４１が設けられている。負極性同期パルス信号を一定に
するための回路は、図１に示したクランプ回路と同様な
構成である。正極性の同期パルス信号を一定にするため
の回路は、コンパレータ３２、インバータ３４、パルス
信号発生回路３５、スイッチング回路３６１および３６
２、積分回路３７、異常検出回路３９、加算器４０およ
びスイッチング回路３８ａおよび３８ｂである。正極性
同期パルス信号のパルス幅を一定にするための各回路
は、取り扱う信号が正極性の同期パルス信号であること
を除いて負極性同期パルス信号を一定にするための各回
路と同様な構成でありかつ同様の動作を行なう。
【００６５】次に図８に示したクランプ回路の動作を説
明する。入力端子８には、３値同期信号を含む映像信号
が入力される。この信号は直流分をもたない信号である
ため、その直流レベルは平均映像レベルによって変動す
る。この映像信号の負極性同期パルス信号部分のみを取
出すためのコンパレータ９は、正の入力端子から映像信
号を入力し、負の入力端子に後述の負極側しきい電位を
入力することによって負極性同期パルス信号部分のみを
コンパレートし、２値の負極性同期パルス信号を出力す
る。この負極側しきい電位の発生方法は、次のとおりで
ある。すなわち、コンパレータ９に接続されるパルス信
号発生回路１０は、予め定めておいた基準時間期間に対
してコンパレートされた２値の負極性同期パルス信号の
パルス幅が大きいか小さいかを判定し負極性同期パルス
信号のパルス幅が基準時間期間よりも小さい場合には、
スイッチング回路１１１に負のパルス信号Ｓ１を与え
る。逆に同期パルス信号のパルス幅が基準時間期間より
も大きい場合には、スイッチング回路１１２のパルス信
号Ｓ２を与える。負のパルス信号Ｓ１，Ｓ２に応答し
て、スイッチング回路１１１および１１２は、オンし、
正の定電位＋Ｖｓまたは負の定電位−Ｖｓの積分回路１
２に与える。積分回路１２は、正の定電位＋Ｖｓおよび
負の定電位−Ｖｓを積分して、負極側しきい電位を発生
する。この負極側しきい電位はコンパレータ９および平
均値算出回路４１に与えられる。
【００６６】同様に入力端子８から入力された３値同期
信号を含む映像信号は、正極性同期パルス信号部分のみ
を取出すためのコンパレータ３２の正の入力端子に入力
され、正極側しきい電位は負の入力端子に入力される。
こうすることによってコンパレータ３２は正極性同期パ
ルス信号部分のみをコンパレートし２値の正極性同期パ
ルス信号を出力する。
【００６７】この正極側しきい電位の発生方法は、次の
とおりである。すなわち、コンパレータ３２に接続され
るインバータ３４により正極性同期パルス信号は極性反
転されパルス信号発生回路３５に与えられる。パルス信
号発生回路３５は、予め定めておいた基準時間期間に対
してコンパレートされた２値の正極性同期パルス信号の
パルス幅が大きいか小さいかを判定し、正極性同期パル
ス信号のパルス幅が基準時間期間よりも大きい場合には
スイッチング回路３６１に負のパルス信号Ｓ３を与え
る。逆に正極性同期パルス信号のパルス幅が基準時間期
間よりも小さい場合にはスイッチング回路３６２の負の
パルス信号Ｓ４を与える。スイッチング回路３６１およ
び３６２は、スイッチング回路１１１および１１２と同
様に正の定電位＋Ｖｓおよび負の定電位−Ｖｓを出力す
る。積分回路３７は、正の定電位＋Ｖｓおよび負の定電
位−Ｖｓを積分することにより、正極側しきい電位を発
生し、発生したしきい電位をコンパレータ３２の負の入
力端子および平均値算出回路４１に与える。
【００６８】平均値算出回路４１により負極側しきい電
位と正極側しきい電位の平均値が算出され、算出された
平均値は次段に接続された減算器１７に与えられる。減
算器１７には、入力映像信号が与えられており、２つの
しきい電位の平均値を入力映像信号から減算することに
より、映像信号をクランプすることができる。
【００６９】ここで伝送路を通った受信端やＶＴＲなど
の負極性同期パルス信号および正極性同期パルス信号の
立上がりおよび立下がりのエッジにおける歪みは、同等
であると考えられる。したがって、負極側しきい電位と
正極側しきい電位の平均値は、コンパレータ９から出力
される負極性同期パルス信号とコンパレータ３２から出
力される正極性同期パルス信号とのパルス幅が同じ値ｔ
に制御されている場合には、入力映像信号のペデスタル
レベルに相当する（図２１参照）。
【００７０】図９は、図８に示したＨマド発生回路３３
の一例を示す回路図である。図９を参照して、Ｈマド発
生回路３３は、１ショットマルチバイブレータ３３ａお
よび３３ｂを含む。１ショットマルチバイブレータ３３
ａは、その入力端子Ｂがコンパレータ３２の出力を受け
るように接続され、その反転入力端子／Ａが接地端子に
接続され、その出力端子Ｑが１ショットマルチバイブレ
ータ３３ｂの反転入力端子／Ａに接続される。この１シ
ョットマルチバイブレータ３３ａは、電源端子Ｖｃｃに
接続される抵抗およびキャパシタにより出力パルス幅が
設定される。
【００７１】１ショットマルチバイブレータ３３ｂは、
その入力端子Ｂが電源電位Ｖｃｃに接続され、その反転
出力端子／Ｑはパルス信号発生回路に接続される。
【００７２】図１０は図９に示したＨマド発生回路の各
回路の信号波形図である。図１０のＣｏはコンパレータ
３２は出力波形であり、Ｆ１は１ショットマルチバイブ
レータ３３ａの出力端子Ｑの出力波形であり、Ｆ２は、
１ショットマルチバイブレータ３３ｂの反転出力端子／
Ｑの出力波形図である。
【００７３】次に、図９に示したＨマド発生回路の動作
を説明する。まず、コンパレータ３２の出力Ｃｏが１シ
ョットマルチバイブレータ３３ａの入力端子Ｂに与えら
れ、１ショットマルチバイブレータ３３ａは、コンパレ
ータ３２の出力Ｃｏの立上りに応答してパルス幅Ｔ１の
正のパルス信号Ｆ１を出力する。１ショットマルチバイ
ブレータ３３ｂは、信号Ｆ１の立下がりに応答してパル
ス幅Ｔ２の負のパルス信号、信号Ｆ２を出力する。この
ようにして、Ｈマド発生回路３３は、水平同期信号期間
のみ低レベルとなる信号Ｆ２を発生する。この信号Ｆ２
はパルス信号発生回路１０および３５に与えられる。
【００７４】図１１は、図９に示したパルス信号発生回
路１０および３５のブロック図である。図１１に示すパ
ルス信号発生回路と図２に示すパルス信号発生回路とが
異なるところは、（１）垂直帰線消去期間検出回路２８
が除かれ、（２）同期パルス信号入力端子１９と遅延回
路２０との間にＯＲゲート４３が設けられ、（３）３入
力ＡＮＤゲート２９１およびＮＡＮＤゲート３０１に代
えてＮＡＮＤゲート４４が設けられ、（４）ＡＮＤゲー
ト２９２およびＮＡＮＤゲート３０２に代えてＮＡＮＤ
ゲート４５が設けられていることである。
【００７５】その他の回路については、図２に示した回
路と同様な構成であり、同一符号を付す。
【００７６】次に図１１に示したパルス信号発生回路の
動作を説明する。まず、入力端子１９にコンパレータ９
および３２により２値化された同期パルス信号が入力さ
れる。また、入力端子４２には、Ｈマド発生回路３３か
ら水平同期信号期間のみ低レベルとなる信号Ｆ２が入力
される。ＯＲゲート４３は、同期パルス信号と信号Ｆ１
との論理和をとる。それにより、３値同期信号を含む複
合映像信号から映像信号部および垂直同期信号部などが
除かれ、水平同期信号部のみが取出される。取出された
水平同期信号は、遅延回路２０により時間ｔ１遅延され
た後、２方向に分岐される。分岐された一方の信号はイ
ンバータ２１を通してＤフリップフロップ２２のクロッ
ク端子ＣＬＫに入力され、他方は遅延回路２３に与えら
れる。遅延回路２３は、遅延回路２０からの信号を微小
時間ｔ２遅延させ、インバータ２４を通してＤフリップ
フロップ２５のクロック端子ＣＬＫに入力する。
【００７７】ここで、基準時間期間と遅延時間ｔ１およ
びｔ２との関係は、ｔ＝ｔ１＋ｔ２で表わされる。この
関係は、図２に示したパルス信号発生回路と同様であ
る。ただし、それぞれの時間は同期パルス信号のパルス
幅によって異なる。
【００７８】Ｄフリップフロップ２５の反転出力端子／
Ｑから出力される信号は、遅延回路２６により微小時間
ｔ３遅延される。遅延された信号は、Ｄフリップフロッ
プ２２および２５のクリア端子Ｃに入力される。Ｄフリ
ップフロップ２２および２５のデータ入力端子Ｄおよび
プリセット端子Ｐは、電源電圧Ｖｃｃに接続されてい
る。
【００７９】ＮＡＮＤゲート４４には、ＯＲゲート４３
からの同期パルス信号とＤフリップフロップ２２の出力
端子ＱおよびＤフリップフロップ２５の反転出力端子／
Ｑが接続されており、同期パルス信号のパルス幅が基準
時間期間より小さい場合には、出力端子４６から負のパ
ルス信号Ｓ１（およびＳ３）が出力される。
【００８０】一方、ＮＡＮＤゲート４５の入力端子には
インバータ２７を通してＯＲゲート４３からの同期パル
ス信号とＤフリップフロップ２５の出力信号が入力さ
れ、同期パルス信号のパルス幅が基準時間期間より大き
い場合には、出力端子４７から負のパルス信号Ｓ２（お
よびＳ４）が出力される。
【００８１】図１２〜図１５は図１１に示したパルス信
号発生回路の各部のタイミング図である。これらの図中
のａ〜ｍ′は、図１１中のａ〜ｍ′で示される部分の信
号波形を示している。図１２は、同期パルス信号のパル
ス幅がｔ＋ｔ３より大きい場合のタイミング図であり、
図１３は同期パルス信号のパルス幅がｔ−ｔ２より小さ
い場合のタイミング図である。図１２の場合、図１１の
各部の波形は、図１２のａ〜ｍ′に示すようになり、出
力端子４７から図１２の波形ｍ′に示すようなパルス幅
ｔ３の負のパルス信号Ｓ２（およびＳ４）を出力する。
図１３の場合には、図１１の各部の波形は、図１３のａ
〜ｍ′に示すようになり、出力端子４８からは図１３の
波形ｋ′に示すようなパルス幅ｔ２の負のパルス信号Ｓ
１（およびＳ３）を出力する。
【００８２】一方、図１４は、同期パルス信号のパルス
幅が基準時間期間より大きくかつｔ＋ｔ３より小さいと
きのタイミング図である。図１４に示すように、波形
ｍ′の負のパルス信号Ｓ２（およびＳ４）の幅は、ｔ３
より狭くなっており、基準時間期間と同期パルス信号の
パルス幅との時間差がその出力パルス信号Ｓ２（および
Ｓ４）のパルス幅となる。
【００８３】同様に、図１５は、同期パルス信号のパル
ス幅が基準時間期間より小さくかつｔ−ｔ２より大きい
ときのタイミング図である。この場合においても、波形
ｋ′で示される負のパルス信号Ｓ１（およびＳ３）のパ
ルス幅は、ｔ２より狭くなっており基準時間期間と同期
パルス信号のパルス幅との時間差となる。
【００８４】パルス信号発生回路１０および３５は、こ
のような回路構成をしているので、基準時間期間と同期
パルス信号のパルス幅との時間差が小さいときには、後
段の積分回路１２および３７への充放電動作を細かく制
御することができ、結果として精度よくクランプ動作を
行なうことができる。
【００８５】上述のようにして発生されたパルス信号Ｓ
１〜Ｓ４は、スイッチング回路１１１、１１２および３
６１、３６２に与えられる。スイッチング回路１１１お
よび１１２は、それぞれパルス信号Ｓ１およびＳ２が負
のときに閉じられ、積分回路１２の充放電が行なわれ
る。そして、積分回路１２によって得られた平均化され
た電位は、コンパレータ９の負極側しきい電位とされ
る。
【００８６】同様に、スイッチング回路３６１および３
６２は、それぞれパルス信号Ｓ３およびＳ４が負のとき
にオンする。それにより、積分回路３７への充放電が行
なわれる。そして、積分回路３７によって得られた平均
化された電位は、コンパレータ３２の正極側しきい電位
とされる。
【００８７】図１６は、コンパレータ９を含む負極側し
きい電位の補正ループの原理を説明する波形図である。
伝送路を通った受信端での受信波形およびＶＴＲなどに
より再生された映像信号においては、周波数特性や振幅
特性の劣化などから原波形に比べて歪んでおり、同期信
号のエッジ部分はなだらかとなる。したがって、図１６
の上部に示されるような入力映像信号の波形の場合、コ
ンパレータ９の負の入力端子に入力される負極側しきい
電位が（Ａ）の場合には、コンパレータ９の出力は
（Ｃ）となる。この負極側しきい電位を（Ｂ）のように
高くすると、コンパレータ９の出力は（Ｄ）のようにな
り、パルス幅が広がる。
【００８８】図１７は、コンパレータ３２を含む正極側
しきい電位の補正ループの原理を説明する波形図であ
る。図１７の上部に示されるような入力映像信号の波形
の場合、コンパレータ３２の負の入力端子に入力される
正極側しきい電位が（Ｅ）の場合には、コンパレータ３
２の出力は（Ｇ）となる。この正極側しきい電位を
（Ｆ）のように低くするとコンパレータ３２の出力は
（Ｈ）のようになり、パルス幅が広がる。
【００８９】このように、コンパレータ９および３２か
らの同期パルス信号の幅を一定値ｔになるようにしきい
電位を補正することにより、映像信号の直流レベルに対
して一定のレベルでコンパレートすることができ同期信
号部分のみを取出すことができる。
【００９０】次に、図８の異常検出回路１４および３
９、負のピーク検出回路１５などの動作について説明す
る。異常検出回路１４は、コンパレータ９からの負極性
同期パルス信号の内容により異常を認めた場合には、図
１の実施例で説明した場合と同様な動作を行なって、異
常状態を抜け出す。なお、この場合におけるしきい電位
は、負のピーク電位にある一定の電位＋Ｖｐ１（映像信
号の負極性同期パルス信号のパルス振幅以下）を加算器
１６により加算しその電位をスイッチング回路１３ｂを
通してコンパレータ９の負の入力端子に入力する。
【００９１】同様に、異常検出回路３９は、コンパレー
タ３２からの正極性同期パルス信号の内容により異常を
認めた場合には、積分回路３７とコンパレータ３２との
間に設けたスイッチング回路３８ａをオフし、映像信号
の負のピーク検出回路１５からの負のピーク電位にある
一定の正電位＋Ｖｐ２（映像信号の負極性同期パルス信
号のパルス振幅以上、負極性同期パルス信号のパルス振
幅と正極性同期パルス信号のパルス振幅の和以上）を加
算器４０により加算しその電位をスイッチング回路３８
ｂを通してコンパレータ３２の負の入力端子に入力す
る。
【００９２】このような方法により、図８に示すクラン
プ回路が、瞬時に異常状態を抜け出し、その後異常が解
消したら再びスイッチング回路１３および３８を切換
え、通常の補正ループに戻す。また、電源投入時などの
初期状態においても、瞬時に初期状態を抜け出し補正ル
ープに引き込むことができる。
【００９３】次に、上述の正極側および負極側の２つの
しきい電位は、平均値算出回路４１により平均値を求め
られ、次段の減算器１７により入力映像信号から減算さ
れる。それにより映像信号の直流レベル（ペデスタルレ
ベル）がある一定電位にクランプされた映像信号を得る
ことができる。そして、このクランプされた映像信号は
出力端子１８から出力される。
【００９４】
【発明の効果】この発明に係るクランプ回路であれば、
ＶＴＲなどの再生複合映像信号に対してその直流レベル
をある一定電位にクランプする場合において、ノイズな
どの影響を受けにくくし、従来のクランプ回路に比べて
クランプ動作の精度を高めることができる。
【００９５】また、もう１つの発明であれば、３値同期
信号を含む映像信号に対しても、ノイズなどの影響を受
けにくくし、従来のクランプ回路に比べてクランプ動作
の精度を高めることができる。
【図面の簡単な説明】
【図１】この発明に係るクランプ回路の一実施例を示す
ブロック図である。
【図２】図１に示すパルス信号発生回路のブロック図で
ある。
【図３】図２に示すパルス信号発生回路の各部の出力波
形図であり、同期信号のパルス幅がｔ＋ｔ３より大きい
場合を示す。
【図４】図２に示すパルス信号発生回路の各部の出力波
形図であり、同期信号のパルス幅がｔ−ｔ２より小さい
場合を示す。
【図５】図２に示すパルス信号発生回路の各部の出力波
形図であり、同期信号の幅がｔより大きくかつｔ＋ｔ３
より小さい場合を示す。
【図６】図２に示すパルス信号発生回路の各部の出力波
形図であり、同期信号のパルス幅がｔより小さくかつｔ
−ｔ２より大きい場合を示す。
【図７】複合映像信号としきい電位との関係を示す波形
図である。
【図８】この発明のもう１つの実施例を示すブロック図
である。
【図９】図８に示したＨマド発生回路の一例を示す回路
図である。
【図１０】図９に示したＨマド発生回路の各部の波形と
３値同期信号を含む映像信号の関係を示す波形図であ
る。
【図１１】図８に示したパルス信号発生回路のブロック
図である。
【図１２】図１１に示すパルス信号発生回路の各部の出
力波形図であり、同期信号のパルス幅がｔ＋ｔ３より大
きい場合を示す。
【図１３】図１１に示すパルス信号発生回路の各部の出
力波形図であり、同期信号のパルス幅がｔ−ｔ２より小
さい場合を示す。
【図１４】図１１に示すパルス信号発生回路の各部の出
力波形図であり、同期信号のパルス幅がｔより大きくか
つｔ＋ｔ３より小さい場合を示す。
【図１５】図１１に示すパルス信号発生回路の各部の出
力波形図であり、同期信号のパルス幅がｔより小さくか
つｔ−ｔ２より大きい場合を示す。
【図１６】負極性同期パルス信号としきい電位との関係
を示す波形図である。
【図１７】正極性同期パルス信号としきい電位との関係
を示す信号波形図である。
【図１８】従来のテレビジョン受像機の一例を示す概略
ブロック図である。
【図１９】ＶＴＲなどから入力される複合映像信号の波
形図である。
【図２０】従来のフィードバック型クランプ回路のブロ
ック図である。
【図２１】３値同期信号を含む映像信号の波形図であ
る。
【符号の説明】
９，３２ コンパレータ １０，３５ パルス信号発生回路 １１１，１１２，３６１，３６２，１３ａ，１３ｂ，３
８ａ，３８ｂ スイッチング回路 １２，３７ 積分回路 １４，３９ 異常検出回路 １５ 負のピーク検出回路 １６，４０ 加算器 ３３ Ｈマド発生回路 ３４ インバータ ４１ 平均値算出回路 １７ 減算器 ２０，２３，２６ 遅延回路 ２２，２５ Ｄフリップフロップ ２９１，２９２ ＡＮＤゲート ３０１，３０２，４４，４５ ＮＡＮＤゲート
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年１０月１５日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 クランプ回路
【特許請求の範囲】
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、同期信号を含む映像信
号の直流レベルをある一定の電位にクランプする回路の
改良に関する。
【０００２】
【従来の技術】図１８は、従来のテレビジョン受像機の
一例を示す概略ブロック図である。図１９は複合映像信
号の波形図である。
【０００３】図１８に示すテレジビョン受像機は、表示
の簡単化のために、アンテナ、高周波回路等については
記載していない。図１８を参照して、テレビジョン受像
機は、複合映像信号を入力する入力端子１、フィードバ
ック型のクランプ回路１００、映像増幅回路１０１、映
像出力回路１０２、ＣＲＴ１０３、色信号回路１０４、
同期偏向回路１０５、およびクランプパルス発生回路１
０６を備える。入力端子１に入力された複合映像信号
は、その直流レベルがクランプ回路１００により一定レ
ベルにクランプされた後、映像増幅回路１０１に与えら
れる。映像増幅回路１０１は色副搬送波および同期信号
を分離した後、色信号の増幅を行なう。色信号回路１０
４は、色副搬送波から色差信号を作る。映像出力回路１
０２は、輝度信号に色差信号を加えてＣＲＴ１０３のＲ
ＧＢの３つの電極に与えるための信号を作る。同期偏向
回路１０５は同期信号を分離し、垂直・水平発振の同期
をとり画像を組み立てるための信号を発生する。クラン
プパルス発生回路１０６は、同期偏向回路１０５により
振幅分離された同期信号に応答して、複合映像信号中の
ある直流レベル期間中にクランプパルスを発生する。こ
のクランプパルスは一般に図１９に示す複合映像信号中
のバックポーチに挿入される。
【０００４】図２０はこのようなクランプ回路の一例を
示すブロック図である。図２０に示すクランプ回路は、
複合映像信号を入力する入力端子１と、複合映像信号の
直流レベルを一定電位にクランプするためのレベルシフ
ト回路２と、レベルシフト回路２によりクランプされた
複合映像信号を出力する出力端子３と、クランプパルス
が入力されるクランプパルス入力端子５と、一定の直流
電圧を発生する定電圧源６と、クランプパルスに応答し
てレベルシフト回路２の出力と定電圧源６の電位とを比
較する比較器４と、比較器４により充放電制御されるキ
ャパシタ７とを備える。
【０００５】動作において、複合映像信号は入力端子１
を通してレベルシフト回路２に与えられる。レベルシフ
ト回路２は、複合映像信号にある電位を加え、複合映像
信号のレベルをシフトする。このレベルシフトされた複
合映像信号は、出力端子３から出力される。複合映像信
号に加えられる電位は、変動する複合映像信号の直流レ
ベルを一定にするためのものである。前記加えられる電
位を発生する方法は、次のとおりである。すなわち、比
較器４は、クランプパルス入力端子５からのクランプパ
ルスに応答して、レベルシフト回路２からの複合映像信
号のレベルと比較器４に接続された定電圧源６の電位と
を比較し、複合映像信号中の直流レベルと定電圧源６の
電位との差に対応した誤差電流を発生する。ここでクラ
ンプパルスの入力される期間は、複合映像信号中の直流
レベルの期間であり、一般にバックポーチの期間であ
る。前記発生された誤差電流は、レベルシフト回路２に
出力される。この誤差電流によりレベルシフト回路２と
接地端子との間に接続されたキャパシタ７が充放電さ
れ、次のクランプパルスが入力されるまでキャパシタ７
の両端の電圧が保持される。このようにして得られるキ
ャパシタ７の両端の電圧によりレベルシフト回路２のレ
ベルシフト量が制御される。これらの動作により複合映
像信号中のある直流レベルが定電圧源６の電位と等しく
なるように補正される。
【０００６】ところで、ごく最近においては、高品位テ
レビ（ＨＤＴＶ：Ｈｉｇｈ Ｄｅｆｉｎｉｓｈｏｎ ｔ
ｅｌｅｖｉｓｉｏｎ ｓｙｓｔｅｍ）が市場に提供され
ている。
【０００７】図２１は、ＨＤＴＶ映像信号のような３値
同期信号を含む映像信号の波形図である。図２１におい
て、実線は送信側での原波形であり、破線はたとえばＶ
ＴＲ再生等の受信端（図２０の入力端子１に対応する）
における波形であり、伝送路による伝送ロスのため、波
形が少しなまっている。
【０００８】
【発明が解決しようとする課題】以上のような回路にお
いては、クランプ回路とは別にクランプパルス形成回路
が必要となり、回路規模が大きくなる。そして、ＶＴＲ
等により再生される複合映像信号においては、隣接トラ
ックからのクロストーク、漏洩したＦＭキャリアおよび
その他のノイズがビデオ信号に重畳して出力されてく
る。また、テレビ放送受信などの弱電界時には、Ｓ／Ｎ
劣化も起こってくる。
【０００９】このような入力される複合映像信号中のあ
る直流レベル部分に、たとえば、ノイズなどがある場合
には、レベル比較が正確に行なわれず、結果として正確
なクランプ動作が行なえない。また、同期信号の後のカ
ラーバースト信号をローパスフィルタにより除去して、
その部分にクランプパルスの位置を設定する方法もある
が、この方法ではカラーバーストを完全に除去しきれ
ず、レベル比較は正確に行なえないという問題が残る。
【００１０】このような問題は、ＨＤＴＶ映像信号に対
しても同様に発生する。また、特にＨＤＴＶ映像信号の
場合には、映像信号中の直流レベルの期間は非常に短
く、このレベル検出の精度は十分に得られない。また、
３値同期信号部分を積分回路により積分して平均化した
後、その部分にクランプパルスの位置を設定するような
方法も考えれるが、この方法では、３値同期信号波形を
完全に除去しきれず、そのレベル比較は正確に行なわれ
ないという問題が残る。その他の方法として映像信号中
の負のピーク値（負極性の同期パルスのボトムレベル）
によるクランプの方法も知られているが、伝送路の条件
により振幅特性の劣化やノイズによる影響などから正確
なクランプ動作が得られないという問題がある。
【００１１】この発明の１つの目的は、映像信号中の直
流レベルをある一定電位にクランプするクランプ回路に
おいて、複合映像信号中のある直流レベル部分に、ノイ
ズがあっても正確なクランプ動作を行なうことを可能に
することである。
【００１２】この発明のもう１つの目的は、映像信号の
直流レベルをある一定電位にクランプするクランプ回路
において、３値同期信号を含む映像信号であっても正確
なクランプ動作を可能にすることである。
【００１３】
【課題を解決するための手段】この発明に係るクランプ
回路は、複合映像信号中の直流レベルをある一定電位に
クランプするクランプ回路であって、同期信号検出手
段、パルス信号発生手段、しきい電位発生手段、および
レベル固定手段を含む。
【００１４】同期信号検出手段は、少なくとも２つの入
力ノードと１つの出力ノードを有し、一方の入力ノード
に与えられる複合映像信号と他方の入力ノードのしきい
電位とを比較して複合映像信号に含まれる同期信号を検
出する。
【００１５】パルス信号発生手段は、一定の基準時間期
間が設定され、同期信号検出手段により検出された同期
信号のパルス幅が基準時間期間よりも大きいことを示す
第１のパルス信号および同期信号のパルス幅が基準時間
期間よりも小さいことを示す第２のパルス信号を発生す
る。
【００１６】しきい電位発生手段は、発生された第１お
よび第２のパルス信号に応答してしきい電位を発生し、
発生したしきい電位を同期信号検出手段の他方の入力ノ
ードに帰還させる。
【００１７】レベル固定手段は、複合映像信号およびし
きい電位を受け、複合映像信号の直流レベルをある一定
の電位に固定する。
【００１８】もう１つの発明に係るクランプ回路は、正
極性の同期パルス信号および負極性の同期パルス信号か
らなる３値同期信号を含む映像信号の直流レベルをある
一定電位にクランプするクランプ回路であって、第１の
同期信号検出手段、負極側パルス信号発生手段、第１の
しきい電位発生手段、第２の同期信号検出手段、正極側
パルス信号発生手段、第２のしきい電位発生手段、およ
びレベル固定手段を含む。
【００１９】第１の同期信号検出手段は、少なくとも２
つの入力ノードと１つの出力ノードを有し、一方の入力
ノードに与えられる映像信号と他方の入力ノードのしき
い電位とを比較し、映像信号に含まれる負極性の同期パ
ルス信号を検出する。
【００２０】負極側パルス信号発生手段は、一定の基準
時間期間が設定され、第１の同期信号検出手段により検
出された負極性の同期パルス信号のパルス幅が基準時間
期間よりも大きいことを示す第１のパルス信号および負
極性の同期パルス信号のパルス幅が基準時間期間よりも
小さいことを示す第２のパルス信号を発生する。
【００２１】第１のしきい電位発生手段は、負極側パル
ス信号発生手段により発生された第１および第２のパル
ス信号に応答して第１のしきい電位を発生し、発生した
第１のしきい電位を第１の同期信号検出手段の他方の入
力ノードに帰還させる。
【００２２】第２の同期信号検出手段は、少なくとも２
つの入力ノードと１つの出力ノードを有し、一方の入力
ノードに与えられる複合映像信号と他方の入力ノードの
しきい電位とを比較し、映像信号に含まれる正極性の同
期信号を検出する。
【００２３】正極側パルス信号発生手段は、一定の基準
時間期間が設定され、第２の同期信号検出手段により検
出された正極性の同期パルス信号のパルス幅が基準時間
期間よりも大きいことを示す第１のパルス信号および正
極性の同期パルス信号のパルス幅が基準時間期間よりも
小さいことを示す第２のパルス信号を発生する。
【００２４】第２のしきい電位発生手段は、正極側パル
ス信号発生手段により発生された第１および第２のパル
ス信号に応答して第２のしきい電位を発生し、発生した
第２のしきい電位を前記第２の同期信号検出手段の他方
の入力ノードに帰還させる。
【００２５】レベル固定手段は、映像信号および第１お
よび第２のしきい電位を受け、３値同期信号を含む映像
信号の直流レベルをある一定の電位に固定する。
【００２６】
【作用】この発明に係るクランプ回路では、映像信号中
から検出した同期信号のパルス幅が基準時間期間よりも
大きい場合には、そのことを示す第１のパルス信号が発
生される。逆に同期信号のパルス幅が基準時間期間より
も小さい場合には、そのことを示す第２のパルス信号が
発生される。しきい電位発生手段は、この発生された第
１および第２のパルス信号に応答してしきい電位を発生
する。発生したしきい電位は同期信号検出手段の他方の
入力ノードに帰還される。同期信号発生手段は、帰還さ
れたしきい電位と入力される複合映像信号中のある直流
レベルとを比較して同期信号を検出する。このようにし
て同期信号が検出されるので、同期信号のパルス幅は、
前記基準時間期間となるように補正される。また、しき
い電位は、レベル固定手段にも与えられ、レベル固定手
段は、しきい電位により複合映像信号の直流レベルを一
定の電位に固定することができる。
【００２７】もう１つの発明に係るクランプ回路では、
負極性の同期パルス信号に対応して、第１の同期信号検
出手段、負極側パルス信号発生手段および第１のしきい
電位発生手段が設けられ、かつ正極性の同期パルス信号
に対応して第２の同期信号検出手段、正極側パルス信号
発生手段および、第２のしきい電位発生手段が設けられ
る。第１の同期信号検出手段，負極側パルス信号発生手
段および第１のしきい電位発生手段により、負極性の同
期パルス信号のパルス幅が基準時間期間となるように補
正される。また、第２の同期信号検出手段、正極側パル
ス信号発生手段および第２のしきい電位発生手段によ
り、正極性の同期パルス信号のパルス幅が基準時間期間
となるように補正される。このようにして負極性の同期
パルス信号のパルス幅と正極性の同期パルス信号のパル
ス幅を一定にするように補正し、この補正に用いられる
第１および第２のしきい電位をレベル固定手段に与える
ことにより、３値同期信号を含む映像信号の直流レベル
を一定にすることができる。
【００２８】
【実施例】図１は、この発明の一実施例を示すブロック
図である。図１を参照して、このクランプ回路は、複合
映像信号が入力される入力端子８と、複合同期信号を検
出するコンパレータ９と、複合同期信号中の水平同期信
号のパルス幅と予め定める基準時間期間ｔとの差に対応
するパルス信号Ｓ１，Ｓ２を発生するパルス信号発生回
路１０と、スイッチング回路１１１および１１２と、ス
イッチング回路１１１および１１２の出力を積分する積
分回路１２と、積分回路１２の出力とコンパレータ９の
負の入力端子との間に接続されるスイッチング回路１３
ａと、複合同期信号の異常を検出する異常検出回路１４
と、複合映像信号の負のピーク値（ボトムレベル）を検
出する負のピーク検出回路１５と、負のピーク検出回路
１５の出力とある正の定電位Ｖｐとを加算する加算器１
６と、加算器１６の出力とコンパレータ９の負の入力端
子との間に接続されるスイッチング回路１３ｂと、減算
器１７と、減算器１７の出力に接続される出力端子１８
とを含む。
【００２９】コンパレータ９は、正の入力端子、負の入
力端子および出力端子を有する。正の入力端子は入力端
子８に接続され、負の入力端子はスイッチング回路１３
ａおよび１３ｂの出力に接続され、出力端子はパルス信
号発生回路１０および異常検出回路１４に接続される。
【００３０】パルス信号発生回路１０では、基準時間期
間ｔが設定され、コンパレータ９からの複合同期信号中
の水平同期信号のパルス幅が基準時間期間ｔよりも小さ
い場合には、パルス幅の差に対応したパルス信号Ｓ１を
出力し、複合同期信号中の水平同期信号のパルス幅が基
準時間期間ｔよりも大きい場合には、パルス幅の差に対
応したパルス信号Ｓ２を出力する。
【００３１】スイッチング回路１１１は、その一端が正
の定電位＋Ｖｓと積分回路１２の入力との間に接続さ
れ、パルス信号Ｓ１に応答してオン／オフする。
【００３２】スイッチング回路１１２は、その一端がス
イッチング回路１１１とともに積分回路１２の入力に接
続され、その他端が負の定電位−Ｖｓに接続される。ス
イッチング回路１１２は、パルス信号Ｓ２に応答してオ
ン／オフする。
【００３３】積分回路１２は、スイッチング回路１１１
および１１２の出力を積分してしきい電位を発生する。
【００３４】スイッチング回路１３ａは、積分回路１２
の出力とコンパレータ９の負の入力端子との間に接続さ
れ、異常検出回路１４の出力に応答してオン／オフす
る。
【００３５】減算回路１７は、２つの入力ノードと１つ
の出力ノードを有し、一方の入力ノードは積分回路１２
により発生されるしきい電位を受けるように接続され、
他方の入力ノードは入力端子８に接続され、その出力ノ
ードは出力端子１８に接続される。
【００３６】次に、図１に示すクランプ回路の動作を説
明する。まず、入力端子８に同期信号を含んだ映像信号
（複合映像信号）が入力される。この信号は直流分を持
たない信号であるため、その直流レベルは平均映像レベ
ルによって変動する。コンパレータ９は正の入力端子か
ら複合映像信号を入力し負の入力端子にしきい電位を入
力することによって複合同期信号部分のみをコンパレー
トし、２値の複合同期信号をパルス信号発生回路１０に
出力する。パルス信号発生回路１０は、基準時間期間ｔ
に対して、コンパレートされた複合同期信号中の水平同
期信号中のパルス幅が大きいか小さいかを判定し、水平
同期信号のパルス幅が基準時間期間ｔよりも小さい場合
には、スイッチング回路１１１に負のパルス信号Ｓ１を
与える。逆に水平同期信号のパルス幅が基準時間期間ｔ
よりも大きい場合には、スイッチング回路１１２に負の
パルス信号Ｓ２を与える。スイッチング回路１１１およ
び１１２は、それぞれパルス信号Ｓ１，Ｓ２が負のとき
にオンし、正の定電位＋Ｖｓまたは負の定電位−Ｖｓを
出力する。それにより、積分回路１２の充放電が行なわ
れる。そして積分回路１２の積分動作によってしきい電
位が得られ、この得られたしきい電位はコンパレータ９
および減算器１７に与えられる。減算器１７には、複合
映像信号が入力されており、しきい電位により複合映像
信号をクランプすることができる。
【００３７】スイッチング回路１３ａ，１３ｂ、異常検
出回路１４、負のピーク検出回路１５、加算器１６は、
複合同期信号が異常の場合に動作する回路であるので、
これらについては後述する。
【００３８】図２は図１に示したパルス信号発生回路１
０の詳細を示すブロック図である。図２を参照して、パ
ルス信号発生回路１０はコンパレータ９（図１）の出力
に接続される複合同期信号入力端子１９と、遅延回路２
０、２３および２６と、インバータ２１、２４および２
７と、Ｄフリップフロップ２２および２５と、垂直帰線
消去期間検出回路２８と、３入力ＡＮＤゲート２９１
と、２入力ＡＮＤゲート２９２と、ＮＡＮＤゲート３０
１および３０２とを含む。
【００３９】遅延回路２０は、複合同期信号入力端子１
９に接続され、複合同期信号を時間ｔ１遅延する。
【００４０】遅延回路２３は、遅延回路２０により遅延
された複合同期信号をさらに微小時間ｔ２遅延する。
【００４１】遅延回路２６は、Ｄフリップフロップ２５
の反転出力／Ｑを微小時間ｔ３遅延する。
【００４２】ここで、基準時間期間ｔと遅延時間ｔ１お
よびｔ２との関係は、ｔ＝ｔ１＋ｔ２である。また、微
小遅延時間ｔ２は、複合同期信号中の水平同期信号のパ
ルス幅が基準時間期間ｔよりも小さい場合には、パルス
信号Ｓ２の最大パルス幅に設定される。微小遅延時間ｔ
３は、複合同期信号中の水平同期信号のパルス幅が基準
時間期間ｔよりも大きい場合におけるパルス信号Ｓ２の
最大パルス幅に設定される。
【００４３】インバータ２１は遅延回路２０の出力を反
転させる。Ｄフリップフロップ２２は、そのクロック端
子ＣＬＫがインバータ２１の出力に接続され、そのクリ
ア端子Ｃが遅延回路２６の出力に接続され、その出力端
子Ｑが３入力ＡＮＤゲート２９１の入力端子に接続さ
れ、そのデータ入力端子Ｄおよびプリセット端子Ｐは、
それぞれ電源電圧Ｖｃｃに接続される。
【００４４】インバータ２４は、遅延回路２３の出力を
反転させる。Ｄフリップフロップ２５は、そのクロック
端子ＣＬＫがインバータ２４の出力に接続され、そのク
リア端子Ｃが遅延回路２６の出力に接続される。また、
このＤフリップフロップ２５は、その反転出力端子／Ｑ
が遅延回路２６の入力および３入力ＡＮＤゲート２９１
の入力端子に接続され、かつその出力端子ＱがＡＮＤゲ
ート２９２の入力端子に接続され、そのデータ入力端子
Ｄおよびプリセット端子Ｐは、それぞれ電源電圧Ｖｃｃ
に接続される。
【００４５】垂直帰線消去期間検出回路２８は、その入
力が複合同期信号を受けるように接続され、その出力が
ＮＡＮＤゲート３０１および３０２の入力端子に接続さ
れる。
【００４６】３入力ＡＮＤゲート２９１は、第１ないし
第３の入力端子を有し、第１の入力端子は入力端子１９
に接続され、第２の入力端子はＤフリップフロップ２２
の出力Ｑを受けるように接続され、第３の入力端子はＤ
フリップフロップ２５の反転出力／Ｑを受けるように接
続される。ＡＮＤゲート２９１の出力はＮＡＮＤゲート
３０１の一方の入力端子に接続される。
【００４７】ＡＮＤゲート２９２は、その一方の入力端
子がＤフリップフロップ２５の出力Ｑを受けるように接
続され、その他方の入力端子はインバータ２７を介して
入力端子１９に接続され、その出力端子はＮＡＮＤゲー
ト３０２の一方の入力端子に接続される。
【００４８】ＮＡＮＤゲート３０１は、その出力端子が
スイッチング回路１１１（図１）に接続され、ＮＡＮＤ
ゲート３０２は、その出力端子がスイッチング回路１１
２（図１）に接続される。
【００４９】次に図２に示したパルス信号発生回路１０
の動作を説明する。まず、入力端子１９にコンパレータ
９により２値化された複合同期信号が入力される。複合
同期信号は遅延回路２０により時間ｔ１遅延された後、
遅延回路２３に与えられるとともに、インバータ２１を
通してＤフリップフロップ２２のクロック端子ＣＬＫに
与えられる。遅延回路２３は、遅延回路２０により時間
ｔ１遅延された複合同期信号をさらに微小時間ｔ２遅延
し、インバータ２４を通してＤフリップフロップ２５の
クロック端子ＣＬＫに与える。Ｄフリップフロップ２５
はインバータ２４の出力に応答してパルスを発生する。
Ｄフリップフロップ２５の反転出力／Ｑは遅延回路２６
に与えられ、遅延回路２６は、入力されたパルスを時間
ｔ３遅延してＤフリップフロップ２２および２５のクリ
ア端子Ｃに与える。Ｄフリップフロップ２２および２５
は、クリア端子Ｃに入力される信号に応答して出力パル
スをリセットし、ＡＮＤゲート２９１および２９２の入
力端子に与える。
【００５０】ＡＮＤゲート２９１は、その３つの入力端
子に複合同期信号、Ｄフリップフロップ２２の出力Ｑお
よびＤフリップフロップ２５の反転出力／Ｑがそれぞれ
入力される。したがって、ＡＮＤゲート２９１は水平同
期信号のパルス幅が基準時間期間ｔより小さいときに、
正のパルスをＮＡＮＤゲート３０１に与える。
【００５１】一方、ＡＮＤゲート２９２には、インバー
タ２７を介して反転した入力複合同期信号とＤフリップ
フロップ２５の出力Ｑが入力される。したがって、ＡＮ
Ｄゲート２９２は水平同期信号のパルス幅が基準時間期
間ｔより大きいときに、正のパルスをＮＡＮＤゲート３
０２に与える。
【００５２】ＮＡＮＤゲート３０１および３０２の一方
の入力端子には、垂直帰線消去期間検出回路２８からの
信号（垂直帰線消去期間のみ低レベルとなる信号）が与
えられており、ＮＡＮＤゲート３０１は、ＡＮＤゲート
２９１からの正のパルスと垂直帰線消去期間検出回路２
８からの信号との論理積をとる。したがって、ＡＮＤゲ
ート２９１および２９２から出力される正のパルスは、
垂直帰線消去期間を除いて、負のパルス信号となる。こ
のようにしたのは、垂直帰線消去期間での複合同期信号
が、等価パルスや切り込みパルスといった通常の水平同
期パルス信号とはパルス幅や周期が違うパルスとなって
おり、この期間の動作を停止させるためである。
【００５３】図３ないし図６は、図２に示したパルス信
号発生回路１０の各回路のタイミングを示す図である。
これらの図の中のａ〜ｍは、図２に示したａ〜ｍで示さ
れる各回路の信号波形を示している。
【００５４】図３は入力複合同期信号中の水平同期信号
のパルス幅がｔ＋ｔ３より大きいときのタイミング図で
あり、図４は入力複合同期信号の水平同期信号のパルス
幅がｔ−ｔ２より小さいときのタイミング図である。水
平同期信号のパルス幅がｔ＋ｔ３より大きいときには、
図２に示すパルス信号発生回路１０の各回路の波形は図
３のａ〜ｍに示すようになり、ＡＮＤゲート２９２は、
図３に示す波形ｍのパルス信号（パルス幅ｔ３）を出力
する。
【００５５】一方、水平同期信号のパルス幅がｔ−ｔ２
より小さい時には、図２の各回路の波形は、図４のａ〜
ｍに示すようになり、ＡＮＤゲート２９１は、図４に示
す波形ｋのパルス信号（パルス幅ｔ２）を出力する。
【００５６】図５は入力複合同期信号中の水平同期信号
のパルス幅が基準時間期間ｔより大きくかつｔ＋ｔ３よ
り小さいときのタイミング図である。図５に示すように
波形ｍの正のパルス幅は、遅延時間ｔ３より狭くなって
おり、基準時間期間ｔと水平同期信号のパルス幅との差
になっている。
【００５７】図６は水平同期信号のパルス幅が基準時間
期間ｔより小さくかつｔ−ｔ２より大きいときのタイミ
ング図である。この場合には、図６に示す波形ｋの正の
パルス幅は遅延時間ｔ２よりも狭くなっており、基準時
間期間ｔと水平同期信号のパルス幅との差になってい
る。
【００５８】図２に示すようなパルス信号発生回路を構
成することにより、基準時間期間ｔと水平同期信号のパ
ルス幅との差が小さいときにも、後段の積分回路の充放
電動作を細かく制御することができ、結果として精度の
よいクランプ動作を行なわせることができる。
【００５９】図７は、コンパレータ９を含むしきい電位
の補正ループの原理を説明する波形図である。ＶＴＲな
どの再生映像信号においては、周波数特性の劣化などか
ら同期信号のエッジ部分がなだらかである。したがっ
て、図７の上部に示されるような入力複合映像信号の波
形の場合、コンパレータ９の負の入力端子に入力される
しきい電位が（Ａ）のときには、コンパレータ９の出力
は（Ｃ）となる。このしきい電位を（Ｂ）のように高く
すると、コンパレータ９の出力は（Ｄ）のようになり、
パルス幅が広がる。このように、コンパレータ９からの
複合同期信号中の水平同期信号のパルス幅を一定値ｔに
なるようにしきい電位を補正することにより、複合映像
信号の直流レベルに対し一定のレベルでコンパレートし
て、同期信号部分のみを取出すことができる。
【００６０】次に、図１に示した異常検出回路１４、ス
イッチング回路１３ａ，１３ｂ、負のピーク検出回路１
５および加算器１６の動作について説明する。異常検出
回路１４は、コンパレータ９からの複合同期信号のパル
スの内容により異常を検出した場合には、積分回路１２
とコンパレータ９との間に設けたスイッチング回路１３
ａをオフし、加算器１６とコンパレータ９の負の入力端
子の間に設けるスイッチング回路１３ｂをオンする。こ
こで複合同期信号のパルス内容の異常とは、たとえばパ
ルスの数が複合映像信号の同期パルス信号の数より多い
場合や同期パルス信号を検知できない場合などである。
【００６１】スイッチング回路１３ａをオフした後、負
のピーク検出回路１５からの負のピーク電位とある一定
の正電位Ｖｐ（複合映像信号の同期信号パルス振幅以
下）とを加算器１６により加算し、この加算した電位を
しきい電位としてスイッチング回路１３ｂを通してコン
パレータ９に入力する。この方法により瞬時に異常状態
を抜け出し、その後異常が解消したら再びスイッチング
回路１３ｂをオフし、スイッチング回路１３ａをオン
し、通常の補正ループに戻す。
【００６２】このように、図１に示すクランプ回路は、
異常状態から瞬時に抜け出すことができるので、精度の
よいクランプ動作を行なうことができる。また、電源投
入時などの初期状態においても瞬時に初期状態を抜け出
し、補正ループに引き込むことができる。
【００６３】次に減算器１７は、複合映像信号から上述
のしきい電位を減算する。これにより複合映像信号の直
流レベルがある一定電位に固定（クランプ）された複合
映像信号が得られる。そして、このクランプされた複合
映像信号は、出力端子１８により出力される。
【００６４】図８はこの発明のもう１つの実施例を示す
ブロック図である。図８に示すクランプ回路は３値同期
信号を含む映像信号をクランプする。３値同期信号は、
図２１に示したように負極性同期パルス信号と正極性同
期パルス信号を含んでいる。図８に示すクランプ回路と
図１に示すクランプ回路とが異なるところは、負極性同
期パルス信号のパルス幅を一定にするための回路と正極
性同期パルス信号のパルス幅を一定にするための回路と
が設けられていることである。また、図８に示すクラン
プ回路には、Ｈマド発生回路３３および平均値算出回路
４１が設けられている。負極性同期パルス信号を一定に
するための回路は、図１に示したクランプ回路と同様な
構成である。正極性の同期パルス信号を一定にするため
の回路は、コンパレータ３２、インバータ３４、パルス
信号発生回路３５、スイッチング回路３６１および３６
２、積分回路３７、異常検出回路３９、加算器４０およ
びスイッチング回路３８ａおよび３８ｂである。正極性
同期パルス信号のパルス幅を一定にするための各回路
は、取り扱う信号が正極性の同期パルス信号であること
を除いて負極性同期パルス信号を一定にするための各回
路と同様な構成でありかつ同様の動作を行なう。
【００６５】次に図８に示したクランプ回路の動作を説
明する。入力端子８には、３値同期信号を含む映像信号
が入力される。この信号は直流分をもたない信号である
ため、その直流レベルは平均映像レベルによって変動す
る。この映像信号の負極性同期パルス信号部分のみを取
出すためのコンパレータ９は、正の入力端子から映像信
号を入力し、負の入力端子に後述の負極側しきい電位を
入力することによって負極性同期パルス信号部分のみを
コンパレートし、２値の負極性同期パルス信号を出力す
る。この負極側しきい電位の発生方法は、次のとおりで
ある。すなわち、コンパレータ９に接続されるパルス信
号発生回路１０は、予め定めておいた基準時間期間ｔに
対してコンパレートされた２値の負極性同期パルス信号
のパルス幅が大きいか小さいかを判定し、負極性同期パ
ルス信号のパルス幅が基準時間期間ｔよりも小さい場合
には、スイッチング回路１１１に負のパルス信号Ｓ１を
与える。逆に同期パルス信号のパルス幅が基準時間期間
ｔよりも大きい場合には、スイッチング回路１１２のパ
ルス信号Ｓ２を与える。負のパルス信号Ｓ１，Ｓ２に応
答して、スイッチング回路１１１および１１２は、オン
し、正の定電位＋Ｖｓまたは負の定電位−Ｖｓを積分回
路１２に与える。積分回路１２は、正の定電位＋Ｖｓお
よび負の定電位−Ｖｓを積分して、負極側しきい電位を
発生する。この負極側しきい電位はコンパレータ９の負
の入力端子および平均値算出回路４１に与えられる。
【００６６】同様に入力端子８から入力された３値同期
信号を含む映像信号は、正極性同期パルス信号部分のみ
を取出すためのコンパレータ３２の正の入力端子に入力
され、正極側しきい電位は負の入力端子に入力される。
こうすることによってコンパレータ３２は正極性同期パ
ルス信号部分のみをコンパレートし２値の正極性同期パ
ルス信号を出力する。
【００６７】この正極側しきい電位の発生方法は、次の
とおりである。すなわち、コンパレータ３２に接続され
るインバータ３４により正極性同期パルス信号は極性反
転されパルス信号発生回路３５に与えられる。パルス信
号発生回路３５は、予め定めておいた基準時間期間ｔに
対してコンパレートされた２値の正極性同期パルス信号
のパルス幅が大きいか小さいかを判定し、正極性同期パ
ルス信号のパルス幅が基準時間期間ｔよりも大きい場合
にはスイッチング回路３６１に負のパルス信号Ｓ３を与
える。逆に正極性同期パルス信号のパルス幅が基準時間
期間ｔよりも小さい場合にはスイッチング回路３６２に
負のパルス信号Ｓ４を与える。スイッチング回路３６１
および３６２は、スイッチング回路１１１および１１２
と同様に正の定電位＋Ｖｓおよび負の定電位−Ｖｓを出
力する。積分回路３７は、正の定電位＋Ｖｓおよび負の
定電位−Ｖｓを積分することにより、正極側しきい電位
を発生し、発生したしきい電位をコンパレータ３２の負
の入力端子および平均値算出回路４１に与える。
【００６８】平均値算出回路４１により負極側しきい電
位と正極側しきい電位の平均値が算出され、算出された
平均値は次段に接続された減算器１７に与えられる。減
算器１７には、入力映像信号が与えられており、２つの
しきい電位の平均値を入力映像信号から減算することに
より、映像信号をクランプすることができる。
【００６９】ここで伝送路を通った受信端やＶＴＲなど
の再生映像信号の負極性同期パルス信号および正極性同
期パルス信号の立上がりおよび立下がりのエッジにおけ
る歪みは、同等であると考えられる。したがって、負極
側しきい電位と正極側しきい電位の平均値は、コンパレ
ータ９から出力される負極性同期パルス信号とコンパレ
ータ３２から出力される正極性同期パルス信号とのパル
ス幅が同じ値ｔに制御されている場合には、入力映像信
号のペデスタルレベルに相当する（図２１参照）。
【００７０】図９は、図８に示したＨマド発生回路３３
の一例を示す回路図である。図９を参照して、Ｈマド発
生回路３３は、１ショットマルチバイブレータ３３ａお
よび３３ｂを含む。１ショットマルチバイブレータ３３
ａは、その入力端子Ｂがコンパレータ３２の出力を受け
るように接続され、その反転入力端子／Ａが接地端子に
接続され、その出力端子Ｑが１ショットマルチバイブレ
ータ３３ｂの反転入力端子／Ａに接続される。この１シ
ョットマルチバイブレータ３３ａは、電源電圧Ｖｃｃに
接続される抵抗およびキャパシタにより出力パルスの幅
が設定される。
【００７１】１ショットマルチバイブレータ３３ｂは、
その入力端子Ｂが電源電圧Ｖｃｃに接続され、その反転
出力端子／Ｑはパルス信号発生回路に接続される。
【００７２】図１０は図９に示したＨマド発生回路の各
回路の信号波形図である。図１０のＣｏはコンパレータ
３２の出力波形であり、Ｆ１は１ショットマルチバイブ
レータ３３ａの出力端子Ｑの出力波形であり、Ｆ２は、
１ショットマルチバイブレータ３３ｂの反転出力端子／
Ｑの出力波形図である。
【００７３】次に、図９に示したＨマド発生回路の動作
を説明する。まず、コンパレータ３２の出力Ｃｏが１シ
ョットマルチバイブレータ３３ａの入力端子Ｂに与えら
れ、１ショットマルチバイブレータ３３ａは、コンパレ
ータ３２の出力Ｃｏの立上りに応答してパルス幅Ｔ１の
正のパルス信号Ｆ１を出力する。１ショットマルチバイ
ブレータ３３ｂは、信号Ｆ１の立下がりに応答してパル
ス幅Ｔ２の負のパルス信号Ｆ２を出力する。このように
して、Ｈマド発生回路３３は、水平同期信号期間のみ低
レベルとなる信号Ｆ２を発生する。この信号Ｆ２はパル
ス信号発生回路１０および３５に与えられる。
【００７４】図１１は、図９に示したパルス信号発生回
路１０および３５のブロック図である。図１１に示すパ
ルス信号発生回路と図２に示すパルス信号発生回路とが
異なるところは、（１）垂直帰線消去期間検出回路２８
が除かれ、（２）同期パルス信号入力端子１９と遅延回
路２０との間にＯＲゲート４３が設けられ、（３）３入
力ＡＮＤゲート２９１およびＮＡＮＤゲート３０１に代
えてＮＡＮＤゲート４４が設けられ、（４）ＡＮＤゲー
ト２９２およびＮＡＮＤゲート３０２に代えてＮＡＮＤ
ゲート４５が設けられていることである。
【００７５】その他の回路については、図２に示した回
路と同様な構成であり、同一符号を付す。
【００７６】次に図１１に示したパルス信号発生回路の
動作を説明する。まず、入力端子１９にコンパレータ９
および３２により２値化された同期パルス信号が入力さ
れる。また、入力端子４２には、Ｈマド発生回路３３か
ら水平同期信号期間のみ低レベルとなる信号Ｆ２が入力
される。ＯＲゲート４３は、同期パルス信号と信号Ｆ１
との論理和をとる。それにより、３値同期信号を含む映
像信号から映像信号部および垂直同期信号部などが除か
れ、水平同期信号部のみが取出される。取出された水平
同期信号は、遅延回路２０により時間ｔ１遅延された
後、２方向に分岐される。分岐された一方の信号はイン
バータ２１を通してＤフリップフロップ２２のクロック
端子ＣＬＫに入力され、他方は遅延回路２３に与えられ
る。遅延回路２３は、遅延回路２０からの信号を微小時
間ｔ２遅延させ、インバータ２４を通してＤフリップフ
ロップ２５のクロック端子ＣＬＫに入力する。
【００７７】ここで、基準時間期間ｔと遅延時間ｔ１お
よびｔ２との関係は、ｔ＝ｔ１＋ｔ２で表わされる。こ
の関係は、図２に示したパルス信号発生回路と同様であ
る。ただし、それぞれの時間は同期パルス信号のパルス
幅によって異なる。
【００７８】Ｄフリップフロップ２５の反転出力端子／
Ｑから出力される信号は、遅延回路２６により微小時間
ｔ３遅延される。遅延された信号は、Ｄフリップフロッ
プ２２および２５のクリア端子Ｃに入力される。Ｄフリ
ップフロップ２２および２５のデータ入力端子Ｄおよび
プリセット端子Ｐは、電源電圧Ｖｃｃに接続されてい
る。
【００７９】ＮＡＮＤゲート４４には、ＯＲゲート４３
からの同期パルス信号とＤフリップフロップ２２の出力
端子ＱおよびＤフリップフロップ２５の反転出力端子／
Ｑが接続されており、同期パルス信号のパルス幅が基準
時間期間ｔより小さい場合には、出力端子４６から負の
パルス信号Ｓ１（およびＳ３）が出力される。
【００８０】一方、ＮＡＮＤゲート４５の入力端子には
インバータ２７を通してＯＲゲート４３からの同期パル
ス信号とＤフリップフロップ２５の出力端子Ｑが入力さ
れ、同期パルス信号のパルス幅が基準時間期間ｔより大
きい場合には、出力端子４７から負のパルス信号Ｓ２
（およびＳ４）が出力される。
【００８１】図１２〜図１５は図１１に示したパルス信
号発生回路の各部のタイミング図である。これらの図中
のａ〜ｍ′は、図１１中のａ〜ｍ′で示される部分の信
号波形を示している。図１２は、同期パルス信号のパル
ス幅がｔ＋ｔ３より大きい場合のタイミング図であり、
図１３は同期パルス信号のパルス幅がｔ−ｔ２より小さ
い場合のタイミング図である。図１２の場合、図１１の
各部の波形は、図１２のａ〜ｍ′に示すようになり、出
力端子４７から図１２の波形ｍ′に示すようなパルス幅
ｔ３の負のパルス信号Ｓ２（およびＳ４）を出力する。
図１３の場合には、図１１の各部の波形は、図１３のａ
〜ｍ′に示すようになり、出力端子４８からは図１３の
波形ｋ′に示すようなパルス幅ｔ２の負のパルス信号Ｓ
１（およびＳ３）を出力する。
【００８２】一方、図１４は、同期パルス信号のパルス
幅が基準時間期間ｔより大きくかつｔ＋ｔ３より小さい
ときのタイミング図である。図１４に示すように、波形
ｍ′の負のパルス信号Ｓ２（およびＳ４）の幅は、ｔ３
より狭くなっており、基準時間期間ｔと同期パルス信号
のパルス幅との時間差がその出力パルス信号Ｓ２（およ
びＳ４）のパルス幅となる。
【００８３】同様に、図１５は、同期パルス信号のパル
ス幅が基準時間期間ｔより小さくかつｔ−ｔ２より大き
いときのタイミング図である。この場合においても、波
形ｋ′で示される負のパルス信号Ｓ１（およびＳ３）の
パルス幅は、ｔ２より狭くなっており、基準時間期間ｔ
と同期パルス信号のパルス幅との時間差となる。
【００８４】パルス信号発生回路１０および３５は、こ
のような回路構成をしているので、基準時間期間ｔと同
期パルス信号のパルス幅との時間差が小さいときには、
後段の積分回路１２および３７への充放電動作を細かく
制御することができ、結果として精度よくクランプ動作
を行なうことができる。
【００８５】上述のようにして発生されたパルス信号Ｓ
１〜Ｓ４は、スイッチング回路１１１、１１２および３
６１、３６２に与えられる。スイッチング回路１１１お
よび１１２は、それぞれパルス信号Ｓ１およびＳ２が負
のときに閉じられ、積分回路１２の充放電が行なわれ
る。そして、積分回路１２によって得られた平均化され
た電位は、コンパレータ９の負極側しきい電位とされ
る。
【００８６】同様に、スイッチング回路３６１および３
６２は、それぞれパルス信号Ｓ３およびＳ４が負のとき
にオンする。それにより、積分回路３７への充放電が行
なわれる。そして、積分回路３７によって得られた平均
化された電位は、コンパレータ３２の正極側しきい電位
とされる。
【００８７】図１６は、コンパレータ９を含む負極側し
きい電位の補正ループの原理を説明する波形図である。
伝送路を通った受信端での受信波形およびＶＴＲなどに
より再生された映像信号においては、周波数特性や振幅
特性の劣化などから原波形に比べて歪んでおり、同期信
号のエッジ部分はなだらかとなる。したがって、図１６
の上部に示されるような入力映像信号の波形の場合、コ
ンパレータ９の負の入力端子に入力される負極側しきい
電位が（Ａ）の場合には、コンパレータ９の出力は
（Ｃ）となる。この負極側しきい電位を（Ｂ）のように
高くすると、コンパレータ９の出力は（Ｄ）のようにな
り、パルス幅が広がる。
【００８８】図１７は、コンパレータ３２を含む正極側
しきい電位の補正ループの原理を説明する波形図であ
る。図１７の上部に示されるような入力映像信号の波形
の場合、コンパレータ３２の負の入力端子に入力される
正極側しきい電位が（Ｅ）の場合には、コンパレータ３
２の出力は（Ｇ）となる。この正極側しきい電位を
（Ｆ）のように低くするとコンパレータ３２の出力は
（Ｈ）のようになり、パルス幅が広がる。
【００８９】このように、コンパレータ９および３２か
らの同期パルス信号の幅を一定値ｔになるようにしきい
電位を補正することにより、映像信号の直流レベルに対
して一定のレベルでコンパレートすることができ、同期
信号部分のみを取出すことができる。
【００９０】次に、図８の異常検出回路１４および３
９、負のピーク検出回路１５などの動作について説明す
る。異常検出回路１４は、コンパレータ９からの負極性
同期パルス信号の内容により異常を認めた場合には、図
１の実施例で説明した場合と同様な動作を行なって、異
常状態を抜け出す。なお、この場合におけるしきい電位
は、負のピーク電位に正の定電位＋Ｖｐ１（映像信号の
負極性同期パルス信号のパルス振幅以下）を加算器１６
により加算しその電位をスイッチング回路１３ｂを通し
てコンパレータ９の負の入力端子に入力する。
【００９１】同様に、異常検出回路３９は、コンパレー
タ３２からの正極性同期パルス信号の内容により異常を
認めた場合には、積分回路３７とコンパレータ３２との
間に設けたスイッチング回路３８ａをオフし、映像信号
の負のピーク検出回路１５からの負のピーク電位にある
正の定電位＋Ｖｐ２（映像信号の負極性同期パルス信号
のパルス振幅以上、負極性同期パルス信号のパルス振幅
と正極性同期パルス信号のパルス振幅の和以下）を加算
器４０により加算しその電位をスイッチング回路３８ｂ
を通してコンパレータ３２の負の入力端子に入力する。
【００９２】このような方法により、図８に示すクラン
プ回路が、瞬時に異常状態を抜け出し、その後異常が解
消したら再びスイッチング回路１３および３８を切換
え、通常の補正ループに戻す。また、電源投入時などの
初期状態においても、瞬時に初期状態を抜け出し補正ル
ープに引き込むことができる。
【００９３】次に、上述の正極側および負極側の２つの
しきい電位は、平均値算出回路４１により平均値を求め
られ、次段の減算器１７により入力映像信号から減算さ
れる。それにより映像信号の直流レベル（ペデスタルレ
ベル）がある一定電位にクランプされた映像信号を得る
ことができる。そして、このクランプされた映像信号は
出力端子１８から出力される。
【００９４】
【発明の効果】この発明に係るクランプ回路であれば、
ＶＴＲなどの再生複合映像信号に対してその直流レベル
をある一定電位にクランプする場合において、ノイズな
どの影響を受けにくくし、従来のクランプ回路に比べて
クランプ動作の精度を高めることができる。
【００９５】また、もう１つの発明であれば、３値同期
信号を含む映像信号に対しても、ノイズなどの影響を受
けにくくし、従来のクランプ回路に比べてクランプ動作
の精度を高めることができる。
【図面の簡単な説明】
【図１】この発明に係るクランプ回路の一実施例を示す
ブロック図である。
【図２】図１に示すパルス信号発生回路のブロック図で
ある。
【図３】図２に示すパルス信号発生回路の各部の出力波
形図であり、同期信号のパルス幅がｔ＋ｔ３より大きい
場合を示す。
【図４】図２に示すパルス信号発生回路の各部の出力波
形図であり、同期信号のパルス幅がｔ−ｔ２より小さい
場合を示す。
【図５】図２に示すパルス信号発生回路の各部の出力波
形図であり、同期信号のパルス幅がｔより大きくかつｔ
＋ｔ３より小さい場合を示す。
【図６】図２に示すパルス信号発生回路の各部の出力波
形図であり、同期信号のパルス幅がｔより小さくかつｔ
−ｔ２より大きい場合を示す。
【図７】複合映像信号としきい電位との関係を示す波形
図である。
【図８】この発明のもう１つの実施例を示すブロック図
である。
【図９】図８に示したＨマド発生回路の一例を示す回路
図である。
【図１０】図９に示したＨマド発生回路の各部の波形と
３値同期信号を含む映像信号の関係を示す波形図であ
る。
【図１１】図８に示したパルス信号発生回路のブロック
図である。
【図１２】図１１に示すパルス信号発生回路の各部の出
力波形図であり、同期信号のパルス幅がｔ＋ｔ３より大
きい場合を示す。
【図１３】図１１に示すパルス信号発生回路の各部の出
力波形図であり、同期信号のパルス幅がｔ−ｔ２より小
さい場合を示す。
【図１４】図１１に示すパルス信号発生回路の各部の出
力波形図であり、同期信号のパルス幅がｔより大きくか
つｔ＋ｔ３より小さい場合を示す。
【図１５】図１１に示すパルス信号発生回路の各部の出
力波形図であり、同期信号のパルス幅がｔより小さくか
つｔ−ｔ２より大きい場合を示す。
【図１６】負極性同期パルス信号としきい電位との関係
を示す波形図である。
【図１７】正極性同期パルス信号としきい電位との関係
を示す信号波形図である。
【図１８】従来のテレビジョン受像機の一例を示す概略
ブロック図である。
【図１９】ＶＴＲなどから出力される複合映像信号の波
形図である。
【図２０】従来のフィードバック型クランプ回路のブロ
ック図である。
【図２１】３値同期信号を含む映像信号の波形図であ
る。
【符号の説明】 ９，３２ コンパレータ １０，３５ パルス信号発生回路 １１１，１１２，３６１，３６２，１３ａ，１３ｂ，３
８ａ，３８ｂ スイッチング回路 １２，３７ 積分回路 １４，３９ 異常検出回路 １５ 負のピーク検出回路 １６，４０ 加算器 ３３ Ｈマド発生回路 ３４ インバータ ４１ 平均値算出回路 １７ 減算器 ２０，２３，２６ 遅延回路 ２２，２５ Ｄフリップフロップ ２９１，２９２ ＡＮＤゲート ３０１，３０２，４４，４５ ＮＡＮＤゲート
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図１０
【補正方法】変更
【補正内容】
【図１０】

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 複合映像信号の直流レベルをある一定電
    位にクランプするクランプ回路であって、 少なくとも２つの入力ノードと１つの出力ノードを有
    し、一方の入力ノードに与えられる前記複合映像信号と
    他方の入力ノードのしきい電位とを比較して複合映像信
    号に含まれる同期信号を検出する同期信号検出手段と、 一定の基準時間期間が設定され、前記同期信号検出手段
    により検出された同期信号のパルス幅が前記基準時間期
    間よりも大きいことを示す第１のパルス信号、および前
    記同期信号のパルス幅が前記基準時間期間よりも小さい
    ことを示す第２のパルス信号を発生するパルス信号発生
    手段、 前記発生された第１または第２のパルス信号に応答して
    しきい電位を発生し、発生したしきい電位を前記同期信
    号検出手段の他方の入力ノードに帰還させるしきい電位
    発生手段、および前記複合映像信号および前記しきい電
    位を受け、複合映像信号の直流レベルをある一定の電位
    に固定するレベル固定手段を含むことを特徴とするクラ
    ンプ回路。
  2. 【請求項２】 正極性の同期信号および負極性の同期信
    号からなる３値同期信号を含む複合映像信号の直流レベ
    ルをある一定電位にクランプするクランプ回路であっ
    て、 少なくとも２つの入力ノードと１つの出入力ノードを有
    し、一方の入力ノードに与えられる前記複合映像信号と
    他方の入力ノードのしきい電位とを比較して複合映像信
    号に含まれる負極性の同期信号を検出する第１の同期信
    号検出手段、 一定の基準時間期間が設定され、前記第１の同期信号検
    出手段により検出された負極性の同期信号のパルス幅が
    前記基準時間期間よりも大きいことを示す第１のパルス
    信号および前記負極性の同期信号のパルス幅が前記基準
    時間期間よりも小さいことを示す第２のパルス信号を発
    生する負極側パルス信号発生手段、 前記負極側パルス信号発生手段により発生された第１お
    よび第２のパルス信号に応答して第１のしきい電位を発
    生し、発生した第１のしきい電位を前記第１の同期信号
    検出手段の他方の入力ノードに帰還させる第１のしきい
    電位発生手段、 少なくとも２つの入力ノードと１つの出力ノードを有
    し、一方の入力ノードに与えられる前記映像信号と他方
    の入力ノードのしきい電位とを比較して映像信号に含ま
    れる正極性の同期信号を検出する第２の同期信号検出手
    段、 一定の基準時間期間が設定され、前記第２の同期信号検
    出手段により検出された正極性の同期信号のパルス幅が
    前記基準時間期間よりも大きいことを示す第１のパルス
    信号および、前記正極性の同期信号のパルス幅が前記基
    準時間期間よりも小さいことを示す第２のパルス信号を
    発生する正極側パルス信号発生手段、 前記正極側パルス信号発生手段により発生された第１お
    よび第２のパルス信号に応答して第１のしきい電位を発
    生し発生した第２のしきい電位を前記第２の同期信号検
    出手段の他方の入力ノードに帰還させる第２のしきい電
    位発生手段、および前記映像信号および前記第１および
    第２しきい電位を受けて３値同期信号を含む映像信号の
    直流レベルをある一定の電位に固定するレベル固定手段
    を含むことを特徴とするクランプ回路。
JP4195625A 1991-09-12 1992-07-22 クランプ回路 Expired - Lifetime JP2814039B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP4195625A JP2814039B2 (ja) 1991-09-12 1992-07-22 クランプ回路
KR1019920016554A KR960002699B1 (ko) 1991-09-12 1992-09-09 동기 신호를 포함하는 영상 신호를 클램프하는 클램프 회로
US07/944,095 US5280356A (en) 1991-09-12 1992-09-11 Clamp circuit for clamping video signal including synchronizing signal at a prescribed potential
EP92308306A EP0532354B1 (en) 1991-09-12 1992-09-11 Clamp circuit for clamping video signal including synchronizing signal
DE69226585T DE69226585T2 (de) 1991-09-12 1992-09-11 Klemmschaltung zur Klemmung eines ein Synchronisierungssignal enthaltenden Videosignals
ES92308306T ES2119799T3 (es) 1991-09-12 1992-09-11 Circuito de sujecion para fijar una señal de video que incluye señal de sincronizacion.

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP23310191 1991-09-12
JP3-233101 1991-09-12
JP4195625A JP2814039B2 (ja) 1991-09-12 1992-07-22 クランプ回路

Publications (2)

Publication Number Publication Date
JPH05219409A true JPH05219409A (ja) 1993-08-27
JP2814039B2 JP2814039B2 (ja) 1998-10-22

Family

ID=26509255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4195625A Expired - Lifetime JP2814039B2 (ja) 1991-09-12 1992-07-22 クランプ回路

Country Status (6)

Country Link
US (1) US5280356A (ja)
EP (1) EP0532354B1 (ja)
JP (1) JP2814039B2 (ja)
KR (1) KR960002699B1 (ja)
DE (1) DE69226585T2 (ja)
ES (1) ES2119799T3 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8009235B2 (en) 2006-12-08 2011-08-30 Wistron Corporation Auto-detection circuit and control method for video signals

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960028179A (ko) * 1994-12-06 1996-07-22 조셉 제이 락스 적응 동기 신호 분리기
JP3326661B2 (ja) * 1995-01-12 2002-09-24 ソニー株式会社 クランプパルス発生回路
US6008864A (en) * 1995-06-21 1999-12-28 Sony Corporation Composite video signal backporch soft-clamp system using servo loop
JPH10191101A (ja) * 1996-12-25 1998-07-21 Mitsubishi Electric Corp 映像信号用クランプ回路および複合映像信号合成回路
KR100278855B1 (ko) * 1997-12-15 2001-01-15 윤종용 고품위 텔레비젼 시스템의 필드 동기신호 검출회로
KR100278356B1 (ko) * 1998-04-11 2001-02-01 윤종용 평판 디스플레이 장치의 비디오 신호 개시점 검출 회로
US6130719A (en) * 1998-09-04 2000-10-10 Telecruz Technology, Inc. Method and apparatus for accurately recovering the synchronization signals contained in composite video signals
US6573943B1 (en) * 1999-09-17 2003-06-03 Elantec Semiconductor, Inc. Alternative video sync detector
KR100369293B1 (ko) * 1999-11-23 2003-01-24 주식회사 만도 자동차의 매뉴얼 스티어링장치
JP4155812B2 (ja) * 2002-12-17 2008-09-24 三洋電機株式会社 キードクランプ回路
US7652723B1 (en) 2004-04-19 2010-01-26 Video Accessory Corporation Composite video signal correction unit for video imaging and video recording systems
JP4500590B2 (ja) * 2004-06-10 2010-07-14 キヤノン株式会社 信号処理装置
US20060050456A1 (en) * 2004-09-07 2006-03-09 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit and video signal amplification method
US7468760B2 (en) * 2005-03-31 2008-12-23 Mstar Semiconductor, Inc. Apparatus and related method for level clamping control
JP4814547B2 (ja) * 2005-05-19 2011-11-16 パナソニック株式会社 異常検出装置および映像システム
US7423694B2 (en) * 2005-06-15 2008-09-09 Intersil Americas Inc. Self-calibrating timing circuits for use in a sync separator
US8462269B2 (en) * 2007-11-16 2013-06-11 Mediatek Inc. Devices and methods for extracting a synchronization signal from a video signal
TWI462574B (zh) * 2011-01-25 2014-11-21 Sunplus Technology Co Ltd 垂直同步信號分離裝置及其方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4064541A (en) * 1976-03-19 1977-12-20 Rca Corporation Constant pulse width sync regenerator
JPS5675780A (en) * 1979-11-26 1981-06-23 Sony Corp Video signal processing circuit
US4403251A (en) * 1980-06-26 1983-09-06 Domarenok Nikolai I Thermovision pyrometer for remote measurement of temperature of an object
DE3309809A1 (de) * 1983-03-18 1984-09-20 Siemens AG, 1000 Berlin und 8000 München Verfahren zum abtrennen des synchronimpulsgemisches vom fbas-signal und schaltungsanordnung fuer ein digitales amplitudensieb zur durchfuehrung des verfahrens
US4583121A (en) * 1983-12-14 1986-04-15 Rca Corporation Backporch gating pulse generator subject to disabling during vertical sync interval
US4707741A (en) * 1986-04-11 1987-11-17 Harris Corporation Video signal clamping with clamp pulse width variation with noise
US5140421A (en) * 1986-09-11 1992-08-18 Kabushiki Kaisha Toshiba Video signal processing pulse producing circuit
KR920001012B1 (ko) * 1987-07-07 1992-02-01 니뽄 덴끼 가부시끼가이샤 비데오신호 처리회로
JPH0222966A (ja) * 1988-07-12 1990-01-25 Sony Corp クランプ回路
JP2805762B2 (ja) * 1988-08-31 1998-09-30 松下電器産業株式会社 同期信号分離装置
GB2228643B (en) * 1989-02-28 1993-05-19 Sony Corp Video signal clamping
JPH0771290B2 (ja) * 1989-12-27 1995-07-31 富士写真光機株式会社 信号処理回路
US5105276A (en) * 1990-11-15 1992-04-14 Eastman Kodak Company DC restoration of sampled imagery signals

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8009235B2 (en) 2006-12-08 2011-08-30 Wistron Corporation Auto-detection circuit and control method for video signals

Also Published As

Publication number Publication date
KR960002699B1 (ko) 1996-02-24
KR930007217A (ko) 1993-04-22
US5280356A (en) 1994-01-18
DE69226585T2 (de) 1999-03-11
EP0532354B1 (en) 1998-08-12
DE69226585D1 (de) 1998-09-17
EP0532354A1 (en) 1993-03-17
JP2814039B2 (ja) 1998-10-22
ES2119799T3 (es) 1998-10-16

Similar Documents

Publication Publication Date Title
JP2814039B2 (ja) クランプ回路
KR100307979B1 (ko) 보조비디오데이타슬라이서
US5517249A (en) Auxiliary video data slicer with adaptive slicing level capability
EP0461897B1 (en) A horizontal synchronizing signal separation circuit for a display apparatus
JP3877180B2 (ja) 適応型同期信号分離器
US5432559A (en) Self-adjusting window circuit with timing control
JP3092938B2 (ja) 画像表示装置用ディジタル同期回路
GB2056823A (en) Line scan circuit for crt display
JP2854173B2 (ja) 同期信号分離形成装置
KR920003713B1 (ko) 영상표시장치
US5977802A (en) Circuit for processing vertical synchronization signals including a polarity detection circuit
JP2597650B2 (ja) クランプ回路
JPS5819077A (ja) テレビジヨン受像機用集積回路
JP3618487B2 (ja) ブランキング信号発生制御回路
JPS58191576A (ja) ゴ−スト妨害軽減用基準信号発生回路
CA2065069C (en) Image signal outline enhancing device
KR100218271B1 (ko) 수직 동기 분리 회로와 수직 귀선 소거 기간 및 필드 검출 회로
KR890007495Y1 (ko) 등화펄스 검출회로
JPH05110893A (ja) 同期信号分離形成装置
JP3024726B2 (ja) ハーフキラー回路
JP2793726B2 (ja) 水平同期信号検出装置
KR890002677B1 (ko) 원색 동기 발생회로
KR970001901Y1 (ko) 휘도신호와 색신호의 딜레이타임 자동 조절회로
KR940000159Y1 (ko) 고화질용 키드 펄스 발생기
JP2595755B2 (ja) バーストゲートパルス切換装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980707