JPH0222966A - クランプ回路 - Google Patents

クランプ回路

Info

Publication number
JPH0222966A
JPH0222966A JP63172890A JP17289088A JPH0222966A JP H0222966 A JPH0222966 A JP H0222966A JP 63172890 A JP63172890 A JP 63172890A JP 17289088 A JP17289088 A JP 17289088A JP H0222966 A JPH0222966 A JP H0222966A
Authority
JP
Japan
Prior art keywords
signal
voltage
video signal
clamp
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63172890A
Other languages
English (en)
Inventor
Kosuke Yoshimi
浩資 妙見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP63172890A priority Critical patent/JPH0222966A/ja
Publication of JPH0222966A publication Critical patent/JPH0222966A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 A 産業上の利用分野 本発明は、ビデオ信号に対してクランプ動作を行うクラ
ンプ回路に関し、特に、クランプ処理済のビデオ信号か
ら分離した同期信号に基づいて形成されるプランブパル
スによりクランプ動作を行う所謂フィードバッククラン
プ回路の改良に関する。
B 発明の概要 本発明は、ビデオ信号の信号電圧と基準電圧とを比較す
る比較部と、クランプ処理済のビデオ信号から分離した
同期信号に応じたサンプル・ホールド動作を行うサンプ
ル・ホールド処理部を備え、上記比較部にて得られる誤
差信号の信号電圧を上記サンプル・ホールド部にてサン
プル・ホールドするようにしたクランプ回路において、
上記サンプル・ホールド部のホールドコンデンサに上記
比較部にて得られる誤差信号を定常的に供給する側路を
設けることによって、安定したフィードバッククランプ
動作を行うことができるようにしたものである。
C従来の技術 一般に、ビデオテープレコーダ(V T R)等の映像
機器では、ビデオ信号に直流レベル、が一定の状態で各
種信号処理を施すようにするために、取り扱うビデオ信
号の同期信号に基づいて形成される例えばl水平同期期
間(l H)毎のクランプパルスにより、ビデオ信号の
シンクチップ部分やペデスタル部分等を所定の基準電位
にクランプするようにしている。
例えば、VTRでは、変速再生を行う場合に、復調ビデ
オ信号の振幅と直流レベルが再生速度に応じて変化する
ので、クランプ処理済のビデオ信号から分離した同期信
号に基づいて形成されるプランプパルスによりクランプ
動作を行う所謂フィードバッククランプ回路を用いて、
復調ビデオ信号のペデスタル電位が一定になるように帰
還をかけて復調感度を制御することにより、上記振幅と
直流レヘルを一定にしている。
従来、上記復調ビデオ信号のシンクチップ部分やペデス
タル部分等をクランプパルスにより所定の基準電位にク
ランプするクランプ回路としては、例えば、第4図に示
すように、復調ビデオ信号の信号電圧(Vi+G)を基
準電圧(Vmtr)とを比較する比較部(110)と、
この比較部(110)の出力をサンプル・ホールドする
サンプル・ホールド部(120)とから成るものが一般
に用いられている。
上記比較部(110)は、復調ビデオ信号の信号電圧(
Vs+c)と基準電圧(Vmtr)との比較動作を行う
差動増幅器(111)にて構成され、上記信号電圧(V
31G)の基1!電圧(VIEF)に対する誤差信号を
形成する。
また、上記サンプル・ホールド部(120)は、上記比
較部(110)にて得られる誤差信号がスイッチ(12
1)を介して入力される演算増幅器(122)を備え、
上記演算増幅器(122)の帰還ループにホールドコン
デンサ(123)を配設した構成となっており、上記ス
イッチ(121)がクランプパルス(PCLP)に応じ
たスイッチング動作を行い、上記スイッチ(121)の
閉成により上記誤差信号の信号電圧をサンプリングして
上記コンデンサ(123)を充電し、上記コンデンサ(
123)の充電電圧を上記スイッチ(121)の開成期
間中にホールドしておくサンプル・ホールド動作を行う
D 発明が解決しようとする課題 ところで、上述ようにビデオ信号の信号電圧(V8,6
)を基準電圧(V+ty)とを比較する比較部(110
)と、この比較部(110)の出力をサンプル・ホール
ドするサンプル・ホールド部(120)とから成るクラ
ンプ回路では、クランプ処理済のビデオ信号から分離し
た同期信号に基づいて形成されるプランプパルス(PC
LP)を用いるフィードバッククランプ動作を行うよう
にすると、電源の投入直後やビデオ信号が一時的に途切
れた後などに同期信号に基づいてプランプパルスを形成
することができなくなり、クランプパルスによる正常な
りランプ動作状態に復帰できない異常状態に陥る虞れが
ある。
特に、ダイナミックレンジが狭い場合には、信号波形が
歪んでしまうことにより、同期信号を取り出すことがで
きず、正常なりランプ動作状態に永久に復帰できない虞
れが大きい。
例えば、ビデオ信号の信号処理系を集積回路化して単一
電源で低電圧駆動する場合には、広いダイナミックレン
ジを確保することができないので、上述の異常状態に陥
る虞れが大きい。この場合、ビデオ信号の振幅を小さく
すれば、上記異常状態に陥る虞れを回避することができ
るのであるが、取り扱うビデオ信号のS/N比を確保す
るのが困難になってしまう、また、クランプ処理済のビ
デオ信号に代えて未処理のビデオ信号から同期信号を分
離してクランプパルスを形成すれば、上記異常状態に陥
る虞れを回避することができるのであるが、クランプ処
理の施されていないビデオ信号から同期信号を分離する
には、ダイナミックレンジの極めて広い同期分離回路が
必要になっていまう。
そこで、本発明は、と述の如き従来の実情に鑑み、ビデ
オ信号の信号処理系を集積回路化して単一電源で低電圧
駆動して信頼性の高い信号処理を行い得るようにするこ
とを目的とし、上述の如き異常状態に陥ることなく安定
にフィードバッククランプ動作を行うようにした新規な
構成のクランプ回路を提供するものである。
E 課題を解決するための手段 本発明は、上述の目的を達成するために、ビデオ信号の
信号電圧と基準電圧とを比較する比較部と、クランプ処
理済のビデオ信号から分離した同期信号に応じたサンプ
ル・ホールド動作を行うサンプル・ホールド処理部を備
え、上記比較部にて得られる誤差信号の信号電圧を上記
サンプル・ホールド部にてサンプル・ホールドするよう
にしたクランプ回路において、上記サンプル・ホールド
部のホールドコンデンサに上記比較部にて得られる誤差
信号を定常的に供給する側路を設けたことを特徴とする
F 作用 本発明に係るクランプ回路では、比較部にて得られる誤
差信号が側路を介してサンプル・ホールド部のホールド
コンデンサに定常的に供給されることにより、クランプ
パルスが無くなると、入力ビデオ信号の平均値に対して
クランプがかかり、クランプパルスがあるときには当該
クランプパルスにて所定部分にクランプがかかる。
G 実施例 以下、本発明の一実施例について、図面に従い詳細に説
明する。
第2図のブロック図は、本発明を適用したVTRの再生
処理系の構成を示している。
この再生処理系は、図示しない再生ヘッドにて得られた
RFビデオ信号(S□)が信号入力端子(1)からリミ
ッタ回路(2)を介して供給される復調回路(3)を備
え、上記復調回路(3)による復調出力をデ・エンファ
シス回路(4)からローパスフィルタ(5)を介して復
調ビデオ信号(SPI)として信号出力端子(6)から
出力するようになっている。
上記復調回路(3)は、上記RFビデオ信号(SIIF
)をキャリヤ周波数を2逓倍し、一定のパルス幅の復調
出力を形成する。そして、上記ローパスフィルタ(5)
は、上記デ・エンファシス回路(4)によるデ・エンフ
ァシス処理済の上記復調回路(3)の復調出力からキャ
リア成分を除去することにより復調ビデオ信号(S□)
を形成する。
なお、上記復調回路(3)は、その復調出力のパルス幅
を変えることにより、利得(感度)11整を行うことが
できる構成のものが用いられている。
また、この再生処理系は、上記ローパスフィルタ(5)
を介して出力される復調ビデオ信号(S□)が供給され
る同期分離回路(7)およびペデスタルクランプ回路(
8)と、上記ペデスタルクランプ回路(8)によるクラ
ンプ出力が供給される利得制御回路(9)を備え、上記
利得制御回路(9)にて上記復調回路(3)の利得を制
御するようになっている。
上記同期分離回路(7)は、復調ビデオ信号(SPI)
から同期信号を分離して、この同期信号に基づいて上記
復調ビデオ信号(SPI)のペデスタル部分に対応する
タイミングのクランプパルス(Pct−)を形成し、こ
のクランプパルス(pet、)を上記ペデスタルクラン
プ回路(8)に供給する。
上記ペデスタルクランプ回路(8)は、本発明に係るク
ランプ回路であって、例えば第1図に示すように構成さ
れている。
本発明に係るクランプ回路の一実施例を示す第1図の回
路図において、(11)は復調ビデオ信号(S2.)が
供給される信号入力端子であり、この信号入力端子(1
1)は、比較部(10)を構成する演算増幅器(12)
の反転入力端に抵抗(13)を介して接続されている。
上記演算増幅器(12)は、その出力端が抵抗(14)
を介して上記反転入力端に接続されているとともに、そ
の非反転入力端が抵抗(15)を介して基準電圧源(1
6)に接続されており、上記信号入力端子(11)に供
給される復調ビデオ信号(SPI)の信号電圧(Vs+
c)を上記基準電圧源(16)にて与えられる基準電圧
(V++tF)と比較し、その誤差電圧(Δ)を逆掻性
で上記出力端から出力する反転増幅型の電圧比較回路を
構成している。
また、この第1図の回路図において、(21)はクラン
プパルス(PcL、)の供給される入力端子であり、こ
の入力端子(21)は、サンプル・ホールド部(20)
を構成するスイッチ(22)の制御入力端に接続されて
いる。
上記スイッチ(22)は、その一端が上記比較部(lO
)の出力端すなわち上記演算増幅器(12)の出力端に
接続され、また、他端が抵抗(23)を介して演算増幅
器(24)の反転入力端に接続されている。上記演算増
幅器(24)は、その出力端がホールドコンデンサ(2
5)を介して上記反転入力端に接続されているともに、
その非反転入力端が接地されている。
そして、上記スイッチ(22)は、上記入力端子(21
)から制御入力端に供給されるクランプパルス(Pc3
.)に応じたスイッチング動作を行い、上記クランプパ
ルス(P、L$)により復調ビデオ信号(SPI)のペ
デスタル部分に対応するタイミングで閉成することによ
り、上記比較部(10)にて得られる誤差電圧(Δ)を
サンプリングして上記ホールドコンデンサ(25)に充
電する。上記ホールドコンデンサ(25)に充電された
上記ペデスタル部分の誤差電圧(Δ■)は、上記スイッ
チ(22)の開成期間中ホールドされ、上記演算増幅器
(24)の出力端に設けた出力端子(26)から出力さ
れる。
そして、この実施例のペデスタルクランプ回路(8)で
は、上記サンプル・ホールド部(30)を構成している
上記スイッチ(22)と抵抗(23)との直列回路に対
して抵抗(30)を並列接続し、上記比較部(lO)に
て得られる誤差電圧(Δ)に応じた微少電流を上記サン
プル・ホールド部(20)のホールドコンデンサ(25
)に定常的に供給するように、上記抵抗(30)にて側
路を形成しである。
上記利得制御回路(9)は、上述の如き構成のペデスタ
ルクランプ回路(8)から供給される誤差電圧(Δ7.
)を上記復調回路(3)の利得(感度)制御電流に変換
して上記復調回路(3)に供給することにより、上記誤
差電圧(Δ■)に応じて上記復調回路(3)の利得を自
動的に制御する。
このような構成の再生処理系では、上記ペデスタルクラ
ンプ回路(8)にて得られる誤差電圧(ΔFD)に応じ
て上記復調回路(3)の利得を自動制御することによっ
て、ペデスタルレベルが一定で且つ振幅も一定な復調ビ
デオ信号(S□)が上記ローパスフィルタ(5)を介し
て上記信号出力端子(6)に得られる。上記ペデスタル
クランプ回路、(8)にクランプパルス(PCLD)を
与える上記同期分離回路(7)は、上記信号出力端子(
6)に得られるペデスタルクランプ処理済の復調ビデオ
信号(SPI)から同期信号を分離して上記クランプパ
ルス(Peep)を形成するので、ダイナミックレンジ
の狭いものであっても同期信号分離動作を確実に行うこ
とができる。
また、電源の投入時や上記信号入力端子(1)に供給さ
れるRFビデオ信号(SIIF)が−時的に中断された
場合に、上記同期分離回路(7)にてクランプパルス(
Pc1.)を形成することができず、上記ペデスタルク
ランプ回路(8)では、ペデスタルクランプ動作を行え
なくなってしまうが、上記サンプル・ホールド部(30
)を構成している上記スイッチ(22)と抵抗(23)
との直列回路に並列接続した上記抵抗(30)による側
路によって、上記比較部(10)にて得られる誤差電圧
(Δ)に応じた微少電流を上記サンプル・ホールド部(
20)のホールドコンデンサ(25)に定常的に供給し
ているので、上記誤差電圧(Δ)の平均電圧が上記ホー
ルドコンデンサ(25)に充電され、所謂平均値クラン
プの動作を行い、上記誤差電圧(Δ)の平均電圧に応じ
た上記復調回路(3)の利得制御動作を上記利得制御回
路(9)に行わせ続ける。従って、上記ペデスタルクラ
ンプ回路(8)は、上記RFビデオ信号(SIF)の中
断により上記復調回路(3)の利得(感度)が最大ある
いは最小になってしまったとしても、再びRFビデオ信
号(SIF)が供給されるようになれば、上記誤差電圧
(Δ)の平均電圧に応じた上記復調回路(3)の利得制
御動作によって、上記同期分離回路(7)にてクランプ
パルス(P□ll)を形成することのできる状態に上記
復調回路(3)の利得を制御して、正常なペデスタルク
ランプ動作動作に自動復帰することができる。
ここで、上記第1図に示した実施例は、本発明に係るク
ランプ回路をディスククリート構成としたちものである
が、本発明に係るクランプ回路を集積回路化する場合に
は、例えば、第体図に示すような構成とすれば良い。
第2図の回路図に示す実施例は、差動増幅器を構成する
2個のNPN )ランジスタ(41) 、 (42)を
備え、その一方のNPN )ランジスタ(4工)のベー
スに信号入力端子(40)から復調ビデオ信号(SPY
)が供給され、他方のNPN )ランジスタ(42)の
ベースに基準電圧源(43)による基準電圧(VREF
)が与えられるようになっている。上記2個のNPN 
トランジスタ(41)、(42)は、各コレクタが2個
のPNPNトランジスタ4) 、 (45)による能動
負荷を介して正の電源入力端子(46)に接続され、ま
た、各エミッタがスイッチ(47)を介して第1のバイ
アス用定電流源(48)に共通接続されるとともに第2
のバイアス用定電流源(49)に直接共通接続されてお
り、上記基準電圧(VREF)に対する上記復調ビデオ
信号(S□)の信号電圧(Vs+c)の誤差電圧(Δ)
を出力する差動増幅器を構成している。
上記差動増幅器を構成している他方のNPN トランジ
スタ(42)は、そのコレクタが出力バッファ用のNP
N トランジスタ(51)のベースに接続されるととも
にホールドコンデンサ(52)を介して接地されている
。上記出力バッファ用のNPNトランジスタ(51)は
、そのコレクタが上記電源入力端子(46)に接続され
、また、エミッタが定電流m<53.)と出力端子(5
4)に接続され、エミッタホロワ回路を構成している。
この実施例のクランプ回路において、上記スイッチ(4
7)は、入力端子(50)に供給されるクランプパルス
(PCLP)に応じたスイッチング動作を行い、上記ク
ランプパルス(PCLP)にて示されるペデスタル部分
のタイミングで上記第1のバイアス用定電流a(48)
ニヨルハイアス電’lli (+ + ) ニテ上記N
 P Nトランジスタ(41) 、 (42)による差
動増幅器を動作させて、上記基準電圧(ν□F)に対す
る上記復調ビデオ信号(S□)の信号電圧(Vs+c)
の誤差電圧(Δ)をサンプリングして上記ホールドコン
デンサ(52)に充電することにより、上記復調ビデオ
信号(SPI)のペデスタル部分の誤差電圧(ΔPD)
のサンプル・ホールドを行う、上記スイッチ(47)と
上記第1のバイアス用定電流[(48)との直列接続回
路に並列接続された上記第2のバイアス用定電流源(4
9)は、上記NPN l−ランジスタ(41) 、 (
42)による差動増幅器を微弱なバイアス電fi(If
)で定常的に動作させて、上記誤差電圧(Δ)に対応す
る微少電流を上記ホールドコンデンサ(52)に定常的
に供給する。
なお、この実施例のクランプ回路は、駆動電源として+
5■を上記電源入力端子(46)に与えて実験したとこ
ろ、上記第1のバイアス用定電流源(48)によるバイ
アス電流(1,)と上記第2のバイアス用定電流源(4
9)によるN、流(I2)との比をI+ : Iz=+
000:1に設定したときに、最も安定したクランプ動
作を行うことができた。
H発明の効果 本発明に係るクランプ回路では、比較部にて得られる誤
差信号が側路を介してサンプル・ホールド部のホールド
コンデンサに定常的に供給されることにより、クランプ
パルスが無くなると、入力ビデオ信号の平均値に対して
クランプがかかり、クランプパルスがあるときには当J
亥クランプパルスにて所定部分にクランプがかかるので
、電源の投入直後やビデオ信号が一時的に途切れた後な
どにクランプパルスによる正常なりランプ動作状態に復
帰できない異常状態に陥る虞れがなく、安定にフィード
バッククランプ動作を行うことができる。従って、ビデ
オ信号の信号処理系を集積回路化して単一電源で低電圧
駆動する場合にも、本発明に係るクランプ回路を採用す
ることによって、取り扱うビデオ信号の直流レヘルを所
定電位に確実にクランプして偉績性の高い信号処理を行
うことができるようになる。
【図面の簡単な説明】
第1図は本発明に係るクランプ回路の一実施例の要部構
成を示す回路図、第2図は本発明を適用したVTRの再
生処理系の構成を示すブロック図、第3図は本発明に係
るクランプ回路の他の実施例の要部構成を示す回路図で
ある。 第4図はクランプ回路の従来例の要部構成を示す回路図
である。 (8)  ・ ・ ・ (10)  ・ ・ ・ (12)  ・ ・ ・ (16)  ・ ・ ・ (20)  ・ ・ ・ (24)  ・ ・ ・ (22)  (47)・ (25) 、 (52)・ (41) 、 (42)・ (48) 、 (49)・ ペデスタルクランプ回路 比較部 差動増幅器 基4!電圧源 サンプル・ホールド部 演算増幅器 ・・スイッチ ・・ホールドコンデンサ ・・トランジスタ ・・バイアス用定電流源

Claims (1)

  1. 【特許請求の範囲】 ビデオ信号の信号電圧と基準電圧とを比較する比較部と
    、クランプ処理済のビデオ信号から分離した同期信号に
    応じたサンプル・ホールド動作を行うサンプル・ホール
    ド処理部を備え、上記比較部にて得られる誤差信号の信
    号電圧を上記サンプル・ホールド部にてサンプル・ホー
    ルドするようにしたクランプ回路において、 上記サンプル・ホールド部のホールドコンデンサに上記
    比較部にて得られる誤差信号を定常的に供給する側路を
    設けたことを特徴とするクランプ回路。
JP63172890A 1988-07-12 1988-07-12 クランプ回路 Pending JPH0222966A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63172890A JPH0222966A (ja) 1988-07-12 1988-07-12 クランプ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63172890A JPH0222966A (ja) 1988-07-12 1988-07-12 クランプ回路

Publications (1)

Publication Number Publication Date
JPH0222966A true JPH0222966A (ja) 1990-01-25

Family

ID=15950225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63172890A Pending JPH0222966A (ja) 1988-07-12 1988-07-12 クランプ回路

Country Status (1)

Country Link
JP (1) JPH0222966A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5280356A (en) * 1991-09-12 1994-01-18 Sharp Kabushiki Kaisha Clamp circuit for clamping video signal including synchronizing signal at a prescribed potential
US6077635A (en) * 1997-06-18 2000-06-20 Canon Kabushiki Kaisha Toner, two-component developer and image forming method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5280356A (en) * 1991-09-12 1994-01-18 Sharp Kabushiki Kaisha Clamp circuit for clamping video signal including synchronizing signal at a prescribed potential
US6077635A (en) * 1997-06-18 2000-06-20 Canon Kabushiki Kaisha Toner, two-component developer and image forming method

Similar Documents

Publication Publication Date Title
US5986719A (en) Video signal clamping method and apparatus with negative peak detection
JPH0547026B2 (ja)
JPH0222966A (ja) クランプ回路
JPH0498602A (ja) 再生装置
KR930001595Y1 (ko) 2개의 파이로트 신호를 이용한 자동 트래킹화인(atf)회로
JP2872882B2 (ja) ビデオテープレコーダのパワーオンリセット方法及び回路及びビデオテープレコーダ
US5633690A (en) Automatic gain control circuit of a video processing system and method therefor
GB2259825A (en) Circuit for compensating for the drop-out of a reproduced video signal
JPH0213514B2 (ja)
KR0133866Y1 (ko) 드롭 아웃 펄스를 이용한 테이프 재생 속도 검출 회로
JP2573644B2 (ja) 映像信号切換装置
KR930005149Y1 (ko) Vcr의 헤드트랙 자동 조절회로
JPH0548270Y2 (ja)
JPH0132447Y2 (ja)
JP2538316B2 (ja) ノイズ除去回路
JPH0543581Y2 (ja)
JPH01205687A (ja) ミューティング回路
JPS61120585A (ja) 同期信号分離・クランプ装置
JPS63234781A (ja) 信号クランプ回路
JPH01278116A (ja) クランプ回路
JPS60134565A (ja) クランプ回路
JPS6359279A (ja) 自動利得制御用検波回路
JPH01152883A (ja) ドロップアウト補償回路
JPS6087574A (ja) クランプ回路
JPS63257385A (ja) クランプ回路