JP3877180B2 - 適応型同期信号分離器 - Google Patents
適応型同期信号分離器 Download PDFInfo
- Publication number
- JP3877180B2 JP3877180B2 JP34703095A JP34703095A JP3877180B2 JP 3877180 B2 JP3877180 B2 JP 3877180B2 JP 34703095 A JP34703095 A JP 34703095A JP 34703095 A JP34703095 A JP 34703095A JP 3877180 B2 JP3877180 B2 JP 3877180B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- level
- back porch
- value
- slice level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003044 adaptive effect Effects 0.000 title claims description 18
- 239000002131 composite material Substances 0.000 claims description 19
- 230000000295 complement effect Effects 0.000 description 6
- 238000013459 approach Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000005764 inhibitory process Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000012935 Averaging Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
Description
【発明の属する技術分野】
この発明は、同期信号分離器の分野に関し、特に、集積回路に組込むことができる適応型同期信号分離器の分野に関する。
【0002】
【従来の技術】
PIP表示器と一般にいわれるピクチャ・イン・ピクチャ(picture-in-picture)表示器において、挿入画面として現れる副(auxiliary)ビデオ信号用の集積回路プロセッサ内には、集積回路の同期信号分離器が用いられている。その集積回路は、DPIPICとして知られており、トムソン・コンシューマ・エレクトロニクス社製のテレビジョン受像機に使用されている。DPIPIC中の集積回路の同期信号分離器は、アナログ同期信号先端(tip)クランプ手段、アナログ−ディジタル変換器、ディジタル低域通過フィルタ、比較器、水平位相ロックループ(水平PLL)回路、非線形フィルタおよびディジタルバックポーチクランプ手段を含んでいる。PIP表示器における副画面用のビデオ信号は、その同期信号先端がクランプされ、ディジタル化され、低域通過濾波される。同期信号スライス用比較器は、副ビデオ信号の輝度(ルミナンス)成分を表すこの低域通過濾波された信号を、公称の同期信号先端のレベルの−40IREより約15IREだけ高い約−25IREの基準スライスレベルと比較する(但し、1IREユニット=1/140[V])。比較器からは、水平および垂直同期信号からなる複合同期信号が出力される。水平同期信号は水平PLL回路によって分離され、垂直同期信号は非線形フィルタによって分離される。分離された水平同期信号と輝度成分とがディジタルバックポーチクランプ手段に入力されるが、クランプ手段は同期信号分離におけるクランプ機能以外の機能は実行しない。ディジタルバックポーチクランプ手段からのクランプされた輝度信号は、集積回路中の別のビデオ処理に使用される。
【0003】
上述のアプローチ(解決法)は、一般的な信号条件下においては旨く働くが、同期信号が圧縮されていたり信号中にノイズがある場合には誤りを生じる傾向がある。同期信号が圧縮されている場合に、ビデオ信号のレベルがスライス閾値より下に低下すると、エラー(誤り)が生じる。このエラーを最小限に押さえるには、スライスレベルを、同期信号先端とバックポーチとの間の公称の中間レベルである−20IREレベルよりも同期信号先端レベルに近いレベルに設定すればよい。このようにすると、耐ノイズ性が悪くなるが、一般的にはこれが最も妥当な解決策と考えられる。このような固定された同期信号スライス閾値レベルを用いた場合の動作性能レベルは、主ビデオ画面用の同期信号処理回路と比較した場合、かろうじて許容できる程度のものと考えられる。その理由は、弱い信号中または圧縮された同期信号を持つ信号中においては同期信号の消失が生じ得るからであり、一方、その信号は同期信号の点を別にすると表示可能または観察可能な(watchable)信号だからである。換言すれば、その信号は、主画面の画像として観察可能であるが、副画面の画像としては観察可能ではない。
【0004】
固定された同期信号スライスレベルに代わるものがITTディジタルチップ装置に用いられている。ITTディジタルチップ装置における同期信号分離器は、2つの動作モードを持っている。同期信号スライスレベルは、同期信号を検出(捕捉)する間は、DPIPIC中における場合と同様に固定されている。同期の確立後は、同期信号スライスレベルは、バックポーチに相当する黒レベルと同期信号先端レベルとを平均して得られる同期信号先端振幅の半値(50%)に設定される。これにより、ビデオ信号のレベルによる誤ったトリガ発生の可能性を減少させることができる。その理由は、同期信号先端のレベルがバックポーチのレベルに近づくに従って、同期信号スライスレベルがバックポーチのレベルに向かって、少なくともバックポーチ側の所定レベルまで近づいて行くためである。同期信号先端レベルがバックポーチのレベルから大きく離れると、同期信号スライスレベルもバックポーチのレベルから少なくとも或るレベルまでは離れるので、耐ノイズ性が向上する。しかし、ITTディジタルチップ装置による改善では、主ビデオチャンネル処理における同期信号分離手段の動作性能レベルに実質的に匹敵する動作性能レベルは達成できない。
【0005】
【発明が解決しようとする課題】
これに対して、同期信号スライスレベルを、ITTチップ装置の二重モードシステムまたは50%のレベル制限とは関係なく、より広い範囲の同期信号先端レベル変動に対応してより広い範囲にわたって調整できれば、より良好な動作特性を実現することができる。
【0006】
本発明の特徴に従えば、本発明のディジタルバックポーチクランプ手段はクランプ前のバックポーチレベルに対応するディジタル値を供給する。その数値は真の同期信号先端値であるかまたはそうではない同期信号先端基準数値と平均化処理される。その平均化処理によって得られた平均値は、制限処理されて、適応型同期信号スライス閾値レベルとして用いられる。本発明のアプローチとITTチップ装置のアプローチとの間には2つの基本的相違点がある。第1に、本発明では、同期信号先端スライスレベルが同期信号先端レベルとブランキング(黒)レベルとの間の中間レベルからオフセットされることである。これによって、実際の弱い同期信号先端レベルの対ノイズ特性を最適化し、アナログクランプ手段における漏洩およびノイズの非線形特性を補償することができる。弱い信号の閾値は中間レベルよりも、例えばさらに4IREだけ、低い値になる。第2に、本発明では、平均化処理器の後にリミタが設けられている。このリミタは、同期信号先端スライス閾値の範囲を、公称の(nominal)半値(50%)、例えば約−20IREとこの公称の半値を中心として±10IREの範囲に制限する。この範囲は、公称の同期信号先端値40IREの約25%〜約75%となる。これによって、同期信号の検出が容易になり、ラッチアップまたは発振を防止することができる。これによる動作特性の改善は顕著であり、垂直減数(カウントダウン)同期信号分離器の動作特性に近づくことができる。
【0007】
【課題を解決するための手段】
本発明の構成に従う適応型同期信号分離器は、バックポーチ部分の上にある同期成分を含むビデオ信号源と;このバックポーチ部分を所定のIREレベルにクランプするクランプ手段と;このクランプ手段の動作に先立って前記バックポーチ部分の連続的(順次連続して繰り返すの意味で使われている)IREレベルを示す値の出力基準信号を生成する手段と;前記基準信号値と固定値との数的関係を示すスライスレベル値を生成する手段と;前記ビデオ信号を前記スライスレベル値と比較して複合同期信号を生成する手段を具える。
【0008】
この同期信号分離器は、さらに、スライスレベル値をあるスライスレベルの範囲に制限する手段と、ビデオ信号を制限されたスライスレベル値と比較して複合同期信号を生成する手段を含んでいてもよい。
【0009】
ビデオ信号は、ディジタル・ビデオ信号であってもよい。この場合、クランプ手段、出力基準信号を生成する手段、スライスレベル値を発生する手段、複合同期信号を生成する手段、およびスライスレベル値を制限する手段は、ディジタル回路として具体化されるのが都合がよい。
【0010】
或る好ましい実施例においては、クランプ手段がビデオ信号と直流オフセット値とを組合せて、バックポーチ部分の所定のレベル、例えばIREレベル、例えば0(ゼロ)Vを設定する。その出力基準信号は、直流オフセット値を示す信号であり、例えば直流オフセットレベルの分数値(何分の1かの値、fraction)である。
【0011】
この発明は、種々のビデオ信号に適用可能であり、例えば、輝度信号、RGB信号、および同期成分を含んでいる他の任意の信号に適用できる。
特許請求の範囲に記載された事項と実施例との対応関係を、図面で使われている参照符号で示すと次の通りである。
(請求項1) バックポーチ部分の上にある同期成分を含むビデオ信号(LUMA)の信号源(12)と、
前記バックポーチ部分を所定のIREレベル(例えば0)にクランプし、クランプされた輝度信号(CLAMPED LUMA)を生成するクランプ手段(図2の18)と、
前記クランプ手段の動作が行われる前の前記バックポーチ部分の連続的IREレベルに対応する基準信号値(BACK PORCH REF)を生成する手段(185)と、
前記基準信号値(BACK PORCH REF)と固定値(例えば−64)との数的関係を示すスライスレベル値(SLICE LEVEL)を発生する手段(201)と、
前記スライスレベル値(SLICE LEVEL)を所定のスライスレベルの範囲(例えば約−20IRE±10IRE)に制限する手段(203)と、
前記ビデオ信号(LPF LUMA2)を前記所定のスライスレベルの範囲に制限された前記スライスレベル値(SLICE LEVEL)と比較して複合同期信号(COMPOSITE SYNC)を生成する手段(204)と、
を具える適応型同期信号分離器。
(請求項2) バックポーチ部分の上にある同期成分を含むディジタル・ビデオ信号(LUMA)の信号源(14)と、
前記バックポーチ部分を所定のIREレベル(例えば0)にディジタル的にクランプし、クランプされた輝度信号(CLAMPED LUMA)を生成するクランプ手段(図2の18)と、
前記クランプ手段の動作が行われる前の前記バックポーチ部分の連続的IREレベルに対応する基準信号値(BACK PORCH REF)を生成する手段(185)と、
前記基準信号値(BACK PORCH REF)と固定値(例えば−64)との数的関係を示すスライスレベル値(SLICE LEVEL)をディジタル的に発生する手段(201)と、
前記スライスレベル値(SLICE LEVEL)を所定のスライスレベルの範囲(例えば約−20IRE±10IRE)に制限する手段(203)と、
前記ビデオ信号(LPF LUMA2)を前記所定のスライスレベルの範囲に制限された前記スライスレベル値(SLICE LEVEL)と比較して複合同期信号(COMPOSITE SYNC)をディジタル的に生成する手段(204)と、
を具える適応型同期信号分離器。
【0012】
【発明の実施の形態】
図1には、本発明の構成に従う同期信号分離器10がブロック図形式で示されている。ピクチャ・イン・ピクチャ表示器の挿入画面の信号源である副ビデオ信号が、アナログ同期信号クランプ回路12に入力される。クランプされたアナログ信号はアナログ−ディジタル変換器14に入力され、ディジタル・ビデオ信号、特に、水平および垂直同期成分を含む輝度信号(LUMA)を出力する。アナログ同期信号クランプ回路12の同期信号先端基準(SYNC TIP REF)は、例えばアナログ−ディジタル変換器14の梯形抵抗回路から取出される。輝度信号がディジタル低域通過フィルタ16に入力される。低域通過濾波された1つの輝度信号LPF LUMA1は低域通過フィルタ16の第1の出力となる。輝度信号LPF LUMA1はディジタルバックポーチクランプ回路18の入力となる。クランプ回路18は、CLAMPED LUMAとして示されたクランプされたディジタル輝度信号を出力する。低域通過濾波された別の輝度信号LPF LUMA2は低域通過フィルタ16の第2の出力となる。この輝度信号LPF LUMA2はディジタル適応型同期信号スライス回路20の入力となる。
【0013】
輝度信号LPF LUMA1とLPF LUMA2とを、同じ信号にするか否か、または相異なる周波数応答特性を有するフィルタを介して低域通過濾波された信号とするかかどうかは、後で求められる処理に応じて決められる。低域通過フィルタ16が同じまたは相異なる周波数の相異なる出力を有するか否か、または低域通過フィルタ16を輝度信号LPF LUMA1とLPF LUMA2とを生成する同じまたは相異なる周波数応答特性の別々の低域通過フィルタとして構成するか否かは、ここで説明する適応型同期信号スライス器においては重要ではない。
【0014】
適応型同期信号スライス回路20は、クランプ回路18からバックポーチ基準信号(BACK PORCH REF)をも受入れる。適応型同期信号スライス回路20は複合同期信号(COMPOSITE SYNC)出力を生成し、これが水平位相ロックループ回路(HPLL)22および非線形垂直同期信号分離器(VERT SYNC SEPARATOR)24に入力されて、これら回路がそれぞれ水平および垂直同期成分を再生する。
【0015】
水平同期信号(HOR SYNC)は端縁検出器および遅延回路30に入力される。水平同期パルスは回路30で端縁検出され、それを遅延した信号がタイミング信号LUMA CLAMP PULSEとしてバックポーチクランプ回路18に供給される。
【0016】
マスタクロック26は、カラー副搬送波の4倍の周波数(4fscと表記する)のクロック信号(CLK)を生成する。このクロック信号はアナログ−ディジタル変換器14と適応型同期信号スライス回路20とに供給される。アナログーディジタル変換器14は、この周波数(4fsc)で、各水平ライン(線)について910個のディジタルサンプルを生成する。クロック信号CLKは分割器(分周器)28で36で除算(分周)され、低周波クロック信号(CLK÷36)を生成する。この低周波クロック信号は垂直フィルタ24、即ち非線形垂直同期信号分離器24で使用される。
【0017】
ディジタルバックポーチクランプ回路18、適応型同期信号スライス回路20および垂直フィルタ24が図2、図3および図4にそれぞれ示されている。これら各図において、幾つかの複数ビットディジタル信号には、星印(★)記号が付けられている。星印記号が付いた信号はすべて符号(±)のない信号であり、信号の大きさだけを示すものである。星印記号が付けられていない信号はすべて2の補数のフォーマットになっている。2の補数のフォーマットにおいて、先頭の2進1桁は符号を表し、残りの桁のビットは信号の大きさを表すのに用いられる。負数は、対応する正数の全ビットの補数をとって最下位の桁に1単位を加えて得られる。nビットで表される最も大きい負数は、nビットで表される最も大きい正数よりも大きさが1単位だけ大きい。数0については1つの表現法しかないので、従って、nビットのワードで表される数値は2n個存在する。2の補数のフォーマットにおける引き算は、加算器と2の補数器を用いて実行されるので特に都合が良い。しかし、ここで説明する本発明を実施するには、必ずしも2の補数のフォーマットを用いる必要はない。
【0018】
図2を参照すると、バックポーチクランプ回路18は、低域通過濾波された輝度信号LPF LUMA、例えばLPF LUMA1と、タイミング信号LUMA CLAMP PULSE信号とに応動する。バックポーチクランプ回路18は、バックポーチ基準信号BACK PORCH REFとクランプされた輝度信号CLAMPED LUMAとを生成する。このクランプ回路の基本的目的は、入来する輝度信号LPF LUMAに直流オフセットを加えて、出力信号であるCLAMPED LUMAのバックポーチのレベルが常にディジタルの0レベルになるようにすることである。分割器(分周器)185を除いたバックポーチクランプ回路18全体は、必要な直流オフセットを与えるサーボとして見ることができる。
【0019】
直流オフセットはアップ/ダウンカウンタ180の出力から生成される。アップ/ダウンカウンタ180は、入来するバックポーチレベルが0より低い場合には水平ライン毎に1回カウントアップ(増数)し、入来するバックポーチレベルが0より高い場合には水平ライン毎に1回カウントダウン(減数)する。カウンタ180はパルス発生器188の出力でイネーブル(enable)される。パルス発生器188は入力信号であるタイミング信号LUMA CLAMP PULSEに応動する。パルス発生器188の各出力は、バックポーチ期間に水平ライン毎に1回生じる1システムクロック幅の1パルスである。このパルスはゲート182の一方の入力となり、ラップ(wrap)禁止回路181からの出力がゲート182の他方の入力となる。ラップ禁止回路181は分割器(分周器)183の出力の大きさに応動するカウントデコーダを含んでおり、分割器183はカウンタの出力の大きさを64で除する。
【0020】
分割器184は、カウンタの出力の大きさを128で除し、直流オフセット(CLAMP OFFSET)を出力する。分割器184の動作は、カウンタがカウントアップまたはカウントダウンして連続的に128を計数すると、直流オフセット値が1カウントだけ増分変化(increment)または減分変化(decrement)するようになっている。この直流オフセット値が加算回路(Σ)186の第1の入力となる。入力信号の輝度信号LPF LUMAがその第2の入力となる。ゲート187が発生するキャリ・イン・ビットC INがその第3の入力となる。パルス発生器188の別の1パルス出力とカウンタ180の出力のビット5とが、ゲート187に入力される。パルス発生器188の出力は、ゲート182に出力が供給された後にも数個分のマスタクロックを生じる。分割器189は出力信号としてクランプされた輝度信号CLAMPED LUMAを発生するが、この信号は加算回路186の出力を2で除した8ビット信号である。加算回路186の出力の最上位ビットMSBは符号ビットSIGN BITである。符号ビットSIGN BIT(MSB)はカウンタ180の計数方向を制御するエラー(誤り)信号(ERROR SIGNAL)を表す。また、符号ビットSIGN BIT(MSB)はラップ禁止回路181にも入力される。
【0021】
分割器185の出力信号のバックポーチ基準信号BACK PORCH REFは、重要な信号であり、分割器184の出力をさらに2で除した大きさを表している。即ち、出力信号BACK PORCH REFは、直流オフセット値の2分の1(CLAMP OFFSET÷2)であり、輝度信号LPF LUMAの同期信号振幅のほぼ半値を表す信号として適応型同期信号スライス回路20に供給される。
【0022】
IRE数値を付記した適応型同期信号スライス回路20が図3に示されている。バックポーチ基準信号BACK PORCH REF信号は、加算回路(Σ)201の一方の入力となる。固定された基準オフセット数値が、加算回路201への他方の入力となる。この好ましい実施例において、基準オフセット数値は−64である。加算回路201の出力はラッチ202に記憶される。ラッチ202の出力は、リミタ(制限器)回路203によって所定の値の範囲に制限される。この好ましい実施例において、リミタ回路の動作範囲は−115〜−95である。これは±10IREの範囲を表している。リミタ回路203の出力であるスライスレベルSLICE LEVELは比較器204の非反転入力Aに結合される。輝度信号LPF LUMA、例えばLPF LUMA2が、比較器204の反転入力Bに結合される。IRE値を付記した公称の波形が例示されている。比較器204は、A>Bの場合に出力を発生する。比較器204の出力はラッチ205に記憶される。ラッチ205とラッチ202とはマスタクロック信号CLKによってイネーブルされる。入力信号である輝度信号LPF LUMAが上記スライスレベルより低い場合に、ラッチ205の出力信号である複合同期信号COMPOSITE SYNCが低くなる。その他の場合は、出力信号のCOMPOSITE SYNCは高くなる。このようにして、同期信号スライスレベルは、常にバックポーチレベルと同期信号先端レベルとの間の約半値に調整される。
【0023】
ラッチ205の出力信号である複合同期信号COMPOSITE SYNCは、図1に示す水平PLL回路22に入力され、また、図4に詳細に示す垂直フィルタ24にも入力される。水平PLL回路22は通常のものであって、詳細には示されていない。
【0024】
図4を参照すると、非線形垂直同期信号分離器24は、低周波クロック信号CLK÷36によってイネーブルされ、ゲート243を介して制御されるアップ/ダウンカウンタ241を具えている。ゲート243はラップ禁止回路242によって制御される。出力信号である複合同期信号COMPOSITE SYNCは、低周波クロック信号CLK÷36によってイネーブルされた場合に、カウンタがカウントアップするかまたはカウントダウンするかを決定する。カウンタの出力は比較器244の非反転入力Aに結合される。反転入力Bはマルチプレクサスイッチ245の出力に結合され、マルチプレクサスイッチ245は比較器244のスライスレベルを設定する。比較器244は、A≧Bの場合に出力を発生する。比較器244の出力は、低周波クロック信号CLK÷36信号でクロック制御されているラッチ246に記憶される。ラッチ246は、分離された垂直同期信号VERT SYNCを出力する。また、この垂直同期信号VERT SYNCはスイッチ245を制御する。スライスレベルが交番する場合には、ヒステリシスが生じて、垂直同期信号VERT SYNCのジッタが抑制される。
【図面の簡単な説明】
【図1】本発明の構成に従う同期信号分離器のブロック図である。
【図2】図1の同期信号分離器への使用に適したディジタルバックポーチクランプ手段のブロック図である。
【図3】図1の同期信号分離器への使用に適した適応型同期信号スライス回路のブロック図である。
【図4】図1の同期信号分離器への使用に適した垂直フィルタ(垂直同期信号分離器)のブロック図である。
【符号の説明】
12 アナログ同期信号クランプ回路
14 アナログ−ディジタル変換器
16 ディジタル低域通過フィルタ
18 ディジタルバックポーチクランプ回路
20 ディジタル適応型同期信号スライス回路
22 水平PLL回路
24 垂直同期信号分離器
30 端縁検出器および遅延回路
201 加算回路
203 リミタ回路
204 比較器
Claims (2)
- バックポーチ部分の上にある同期成分を含むビデオ信号の信号源と、
前記バックポーチ部分を所定のIREレベルにクランプし、クランプされた輝度信号を生成するクランプ手段と、
前記クランプ手段の動作が行われる前の前記バックポーチ部分の連続的IREレベルに対応する基準信号値を生成する手段と、
前記基準信号値と固定値との数的関係を示すスライスレベル値を発生する手段と、
前記スライスレベル値を所定のスライスレベルの範囲に制限する手段と、
前記ビデオ信号を前記所定のスライスレベルの範囲に制限された前記スライスレベル値と比較して複合同期信号を生成する手段と、
を具える適応型同期信号分離器。 - バックポーチ部分の上にある同期成分を含むディジタル・ビデオ信号の信号源と、
前記バックポーチ部分を所定のIREレベルにディジタル的にクランプし、クランプされた輝度信号を生成するクランプ手段と、
前記クランプ手段の動作が行われる前の前記バックポーチ部分の連続的IREレベルに対応する基準信号値を生成する手段と、
前記基準信号値と固定値との数的関係を示すスライスレベル値をディジタル的に発生する手段と、
前記スライスレベル値を所定のスライスレベルの範囲に制限する手段と、
前記ビデオ信号を前記所定のスライスレベルの範囲に制限された前記スライスレベル値と比較して複合同期信号をディジタル的に生成する手段と、
を具える適応型同期信号分離器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/349,780 US5576770A (en) | 1994-12-06 | 1994-12-06 | Adaptive synchronizing signal separator |
US349780 | 1994-12-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08237518A JPH08237518A (ja) | 1996-09-13 |
JP3877180B2 true JP3877180B2 (ja) | 2007-02-07 |
Family
ID=23373929
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34703095A Expired - Fee Related JP3877180B2 (ja) | 1994-12-06 | 1995-12-05 | 適応型同期信号分離器 |
Country Status (7)
Country | Link |
---|---|
US (1) | US5576770A (ja) |
EP (1) | EP0716539B1 (ja) |
JP (1) | JP3877180B2 (ja) |
KR (2) | KR960028179A (ja) |
CN (1) | CN1066886C (ja) |
DE (1) | DE69522782T2 (ja) |
MY (1) | MY112604A (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100391580B1 (ko) * | 1997-07-12 | 2003-10-22 | 삼성전자주식회사 | 복합신호의수직동기신호생성장치 |
DE19737326A1 (de) * | 1997-08-27 | 1999-03-04 | Thomson Brandt Gmbh | Verfahren zur Gewinnung von Zeilensynchronisationsinformationen aus einem Videosignal und Vorrichtung zur Durchführung des Verfahrens |
US6573943B1 (en) * | 1999-09-17 | 2003-06-03 | Elantec Semiconductor, Inc. | Alternative video sync detector |
JP3702783B2 (ja) * | 2000-12-14 | 2005-10-05 | 株式会社日立製作所 | ビデオ信号処理装置 |
KR100391989B1 (ko) * | 2001-04-06 | 2003-07-22 | 삼성전자주식회사 | 해상도 변경 감지 속도가 향상된 디스플레이 장치 및 그감지 방법 |
DE60232216D1 (de) * | 2001-08-31 | 2009-06-18 | Thomson Licensing | Signalerfassung nach einer Übergangssignalunterbrechung |
MXPA04005730A (es) * | 2001-12-11 | 2004-12-06 | Thomson Licensing Sa | Arreglo de convertidor multiplexado analogo-a-digital. |
US7352406B2 (en) | 2002-08-07 | 2008-04-01 | Thomson Licensing | Signal acquisition following transient signal interruption |
JP3515775B1 (ja) * | 2002-08-20 | 2004-04-05 | 沖電気工業株式会社 | 垂直同期検出回路 |
US7423694B2 (en) * | 2005-06-15 | 2008-09-09 | Intersil Americas Inc. | Self-calibrating timing circuits for use in a sync separator |
JP2007165955A (ja) * | 2005-12-09 | 2007-06-28 | Oki Electric Ind Co Ltd | 垂直同期信号生成装置 |
JP4955485B2 (ja) | 2007-08-28 | 2012-06-20 | ルネサスエレクトロニクス株式会社 | 水平同期検出装置 |
US20090080538A1 (en) * | 2007-09-20 | 2009-03-26 | Aten International Co., Ltd. | Method and Apparatus for Decoding a Video Signal |
CN103167219B (zh) * | 2011-12-08 | 2016-03-23 | 无锡华润矽科微电子有限公司 | Cvbs电视信号钳位控制电路结构 |
TWI542211B (zh) * | 2014-04-29 | 2016-07-11 | 瑞昱半導體股份有限公司 | 用來產生顯示裝置中水平同步訊號的電路及相關的方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL7000743A (ja) * | 1970-01-19 | 1971-07-21 | ||
US4185299A (en) * | 1978-08-18 | 1980-01-22 | Rca Corporation | Synchronization signal separator circuit |
JPS5672581A (en) * | 1979-11-16 | 1981-06-16 | Matsushita Electric Ind Co Ltd | Synchronizing signal separator |
US4621289A (en) * | 1984-03-21 | 1986-11-04 | Zenith Electronics Corporation | Digital sync separator and differentiator |
US4628361A (en) * | 1985-01-08 | 1986-12-09 | Recoton Corporation | Video synchronizing signal separator |
US4680633A (en) | 1985-04-24 | 1987-07-14 | Third Domain, Inc. | Circuit and method for producing accurate dc restored video waveform, horizontal sync pulses, and vertical sync pulses |
US4707740A (en) * | 1986-04-11 | 1987-11-17 | Harris Corporation | Sync detector having noise adjusted slice level |
US4723165A (en) * | 1986-11-26 | 1988-02-02 | Zenith Electronics Corporation | AC coupled sync separator system with filter DC feedback |
US5003564A (en) * | 1989-04-04 | 1991-03-26 | Rca Licensing Corporation | Digital signal clamp circuitry |
US5027017A (en) * | 1990-01-19 | 1991-06-25 | Rca Licensing Corporation | Sync tip clamp circuitry |
MY105454A (en) * | 1990-04-30 | 1994-10-31 | Thomson Comsumer Electronics Inc | Television signal processing circuits. |
US5260790A (en) * | 1990-08-27 | 1993-11-09 | Canon Kabushiki Kaisha | Synchronizing signal separation device |
JP2814039B2 (ja) * | 1991-09-12 | 1998-10-22 | シャープ株式会社 | クランプ回路 |
ES2084079T3 (es) * | 1991-09-27 | 1996-05-01 | Siemens Ag | Aparato para el procesamiento de señales de video divididas en lineas con una fase de separacion sincrona digital. |
-
1994
- 1994-12-05 KR KR1019940046697A patent/KR960028179A/ko unknown
- 1994-12-06 US US08/349,780 patent/US5576770A/en not_active Expired - Lifetime
-
1995
- 1995-11-25 DE DE69522782T patent/DE69522782T2/de not_active Expired - Fee Related
- 1995-11-25 EP EP95118580A patent/EP0716539B1/en not_active Expired - Lifetime
- 1995-12-01 MY MYPI95003700A patent/MY112604A/en unknown
- 1995-12-05 CN CN95119056A patent/CN1066886C/zh not_active Expired - Fee Related
- 1995-12-05 JP JP34703095A patent/JP3877180B2/ja not_active Expired - Fee Related
- 1995-12-05 KR KR1019950046697A patent/KR100394447B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
DE69522782T2 (de) | 2002-05-23 |
MX9505066A (es) | 1998-03-31 |
EP0716539A2 (en) | 1996-06-12 |
CN1066886C (zh) | 2001-06-06 |
US5576770A (en) | 1996-11-19 |
KR100394447B1 (ko) | 2003-10-11 |
EP0716539B1 (en) | 2001-09-19 |
KR960028179A (ko) | 1996-07-22 |
CN1130328A (zh) | 1996-09-04 |
EP0716539A3 (en) | 1996-12-04 |
MY112604A (en) | 2001-07-31 |
JPH08237518A (ja) | 1996-09-13 |
DE69522782D1 (de) | 2001-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3877180B2 (ja) | 適応型同期信号分離器 | |
JP3657710B2 (ja) | ノイズ検出装置 | |
CA1240792A (en) | Adaptive field or frame store processor | |
JPH0851646A (ja) | 多規格適合形ビデオ信号復号器及びビデオ信号復号化方法 | |
JP2814039B2 (ja) | クランプ回路 | |
US5907369A (en) | Television system for displaying main and auxiliary images with color error correction provisions | |
JP3304036B2 (ja) | ディジタル映像処理装置のクロック発生回路 | |
EP0103128B1 (en) | Digital television receiver | |
EP0100967B1 (en) | Digital television receiver | |
US5448308A (en) | Apparatus for clamping a video signal level | |
KR970010397B1 (ko) | 티브이의 색신호 처리 장치 | |
KR100320881B1 (ko) | 크로미넌스신호처리장치및그방법 | |
EP0221734B1 (en) | Dot interference detector | |
US20060158517A1 (en) | SCH phase shift detecting apparatus, color burst signal amplitude detecting apparatus, number of waves detecting apparatus, frequency characteristic controlling apparatus, and SCH phase shift detecting method | |
EP0716550B1 (en) | Oscillatory signal generator arrangement | |
US20050117063A1 (en) | Chrominance signal demodulation apparatus | |
JP3026695B2 (ja) | クロックパルス発生装置 | |
MXPA95005066A (en) | Adapta synchronization signal separator | |
JP2563402B2 (ja) | 非標準信号検出回路 | |
JPH06105976B2 (ja) | 信号検出装置 | |
JP3957387B2 (ja) | 映像信号処理回路 | |
JP2968619B2 (ja) | サンプリングクロック発生回路 | |
JPH0723408A (ja) | カラー方式判別回路 | |
JPH0832049B2 (ja) | ディジタルテレビジョン信号のコンポーネント入力処理装置 | |
JPH05137069A (ja) | 映像信号の合成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050428 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050509 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050715 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050816 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20051114 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20051117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060210 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060307 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060608 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060721 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060728 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060810 |
|
A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A073 Effective date: 20061010 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061024 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061027 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |