CN1130328A

CN1130328A - 自适应同步信号分离器

Info

Publication number: CN1130328A
Application number: CN95119056A
Authority: CN
Inventors: M·F·朗姆赖希
Original assignee: Thomson Consumer Electronics Inc
Current assignee: Technicolor USA Inc
Priority date: 1994-12-06
Filing date: 1995-12-05
Publication date: 1996-09-04
Anticipated expiration: 2015-12-05
Also published as: EP0716539A3; JP3877180B2; CN1066886C; JPH08237518A; EP0716539B1; US5576770A; MY112604A; KR100394447B1; DE69522782T2; MX9505066A; EP0716539A2; KR960028179A; DE69522782D1

Abstract

箝位电路(18)将可以是数字式的视频信号与直流补偿值相组合。使视频信号的后沿部分箝位到预定电平，如IRE电平。一除法器响应箝位电路产生其值表示后沿部分在被箝位之前的IRE电平的基准信号。在自适应同步限幅器(20)中，一加法器产生表示基准信号值与某固定值间数值关系(如平均值)的限幅电平；由一比较器将视频信号与限幅电平值比较产生复合同步信号。限制器限定限幅电平范围。箝位电路、加法器、比较器和限制器可为数字电路。

Description

自适应同步信号分离器

本发明涉及同步信号分离器的领域，特别涉及可装入集成电路中的自适应同步信号分离器的领域。

集成同步信号分离器通常是用在处理画中画显示画面(经常叫做PIP显不画面)上作为插画出现的辅助视频信号的集成电路处理器中的。这种集成电路叫做DPIP集成电路，汤姆逊消费者电子设备公司制造的电视接收机即使用这种集成电路。DPIP集成电路中的集成同步信号分离器包括一个模拟同步信号顶尖箝位电路、一个模/数转换器、一个数字低通滤波器、一个比较器、一个水平锁相环、一个非线性滤波器和一个数字后沿箝位电路。PIP显示中辅助画面的视频信号是先后经过顶尖箝位、数字化和低通滤波的同步信号。经低通滤波的表示辅助视频信号的亮度分量由一个同步信号限幅比较器将其与约为-25IRE的基准限幅电平(即比-40IRE额定同步信号尖端电平高15IRE左右)相比较。比较器的输出是个复合同步信号。水平同步信号由水平锁相环加以分离，垂直同步信号由非线性滤波器加以分离。经分离的水平同步信号输入到数字后沿箝位电路中，亮度分量也输入到该电路中来，但该电路只在这种情况下参与同步信号的分离过程。从数字后沿箝位电路出来的经箝位的亮度信号供在集成电路中进一步进行视频处理用。

上述方法在一般信号情况下能很好发挥作用，但当同步信号受压缩或含有许多杂波时就更容易失灵。同步信号受压缩时，当视频信号电平降到限幅阈值以下时会出差错。为最大限度地减少这种情况，限幅电平可以取得比-20IRE电平更接近同步信号顶尖电平，即通常处在同步信号顶尖和后沿之间的中段。这样做使抗噪声的能力下降，但通常认为这是最佳的折衷方娄。采用固定的同步信号限幅阈值电平时在性能方面的水平与主视频图象的同步信号处理电路相比，一般认为在一定程度上是可以接受的，因为在弱的或具有受压缩同步信号但还是可视的信号中是会产生同步信号丢失现象的。换句话说，这种信号作为主画是可视的，作为辅助画则不。

另一种方案是在ITT数字成套芯片中采用固定的同步信号限幅电平。ITT数字成套芯片中的同步信号分离器有两种工作方式。在接收同步信号的过程中，和在DPIP集成电路中一样，将同步信号限幅电平固定下来。进入同步状态之后，通过取同步信号顶尖电平和黑电平(对应于后沿)的平均值将同步信号限幅电平调到同步信号脉冲幅值的一半(50％)。这样做减小了视频信号电平引起的假触发现象，因为同步信号限幅电平在同步信号顶尖向后沿移动时能更移近后沿，起码移到某一点上，同步信号顶尖偏离后沿时提高了抗噪声的能力，这是因为同步信号限幅电平偏离后沿，起码移到某一点的缘故。然而，ITT成套芯片中所进行的这种改进未能达到与主视频通道中同步信号分离基本上相当的性能水平。

若调节同步信号限幅电平使其达到无论系统是两种工作方式抑或ITT成套芯片电平局限于50％都能容许同步信号顶类电平在更宽的范围内变化的更宽范围，则在性能上还可以进一步提高。

按照本发明的一个方面，数字后沿箝位电路提供的数字值相当于拖箝位之前的后沿相应值。求出这个数值与可能是也可能不是真正同步信号顶尖值的同步信号顶尖基准值两者的平均值。限定求平均得出的结果，再用此限定值作为自适应同步信号限幅阈值电平。本发明的方法与ITT成套芯片的方法在原理上有两个不同点。首先，同步信号顶尖限幅电平可以使其偏离同步信号顶尖电平与消隐(黑)电平之间的中间位置。这使实际的弱同步信号顶尖电平达到最佳的噪声性能，而且补偿了模拟箝位电路中的漏泄和噪声的非线性特性，弱信号阈值可以在中间值以下，例如再下4IRE去处。其次，平均器后面设了一个限制器。此限制器将同步信号顶尖限幅阈值的范围限定在额定值的一半(50％)，例如约-20IRE，和相对于一半额定值±10IRE的范围。这个范围相当于40IRE额定同步信号顶尖值的大约25％至大约75％的范围。这对信号的接收方面有帮助，而且避免销定或振荡。性能上的提高是引入注目的，接近垂直脉冲分频同步信号分离器的性能。

本发明方案的自适应同步信号分离器包括：一个视频信号源，所述视频信号的同步分量配置在后沿部分；箝位装置，用以将所述后沿部分箝位到预定的电平；输出基准信号发生装置，该输出基准信号值表示所述后沿部分在所述箝位置工作之前的连续TRE电平；限幅电平值发生装置，所述限幅电平值表示所述基准信号值与某一固定值之间的数值关系；和复合同步信号发生装置，复合同步信号是通过所述视频信号与所述限幅电平值相比较产生的。

本发明的同步信号分离器还可包括限幅电平值限定装置，用以将限幅电平值限定到限幅电平范围，所述复合同步信号发生装置即将视频信号和限定后的限幅电平相比较。

视频信号可以是数字化的视频信号，在此情况下，箝位装置、输出基准信号发生装置、限幅电平值发生装置、复合同步信号发生装置和限幅值限定装置就便于采用数字电路，这些数字电路就便于采用集成电路。

在目前最佳的实施例中，箝位装置将视频信号与直流补偿值结合起来确定后沿部分的所述预定电平，例如0伏的IRE电平，输出基准信号则表示直流补偿值，例如直流补偿值的一小部分。

本发明可应用于各种信号，包括例如亮度信号、RGB信号和任何其它可含有同步分量的信号。

图1是本发明方案同步信号分离器的方框图。

图2是适宜与图1的同步信号分离器配用的数字后沿箝位电路的方框图。

图3是适宜与图1的同步信号分离器配用的自适应同步信号限幅器的方框图。

图4是适宜与图1的同步信号分离器配用的垂直滤波器的方框图

图1示出了本发明方案的同步信号分离器10的方框图。辅助视频信号，即画中画显示画面中插画的信号源，是模拟同步信号箝位电路12的输入。经箝位的模拟信号输入到模/数转换器14，模/数转换器14的输出是个数字化视频信号，特别是含水平和垂直同步分量的亮度信号(LUMA)。模拟箝位电路12的同步信号顶尖基准值取自例如模/数转换器14的阻性阶梯。亮度信号输入数字低通滤波器16中。经低通滤波的亮度信号LPF LUMAI是低通滤波器16的第一输出，也是数字后沿箝位电路18的输入。箝位电路18的输出是个经箝位的数字亮度信号CLAMPED LUMA。另一经低通滤波的亮度信号LPF LUMA2是低通滤波器16的第二输出，也是数字自适应同步信号限幅电路20的输入。

亮度信号LPF LUMA1和LPF LUMA2是否相同或是经频率响应不同的低通滤波器低通滤过的结果，这取决于以后在处理方面的要求。低通滤波器16的输出是否具有频率相同或不同的不同输出，或低通滤波器16是否采用分立的低通滤波器以分别产生具有相同或不同的频率响应的LPF LUMA1和LPF LUMA2信号，这一切对这里所教导的自适应同步信号限幅器来说不是关键问题。

自适应同步信号限幅电路20还接收来自箝位电路18的后沿基准信号。自适应同步信号限幅器20产生复合同步信号(COMPOSITE SYNC)的输出，输入到水平锁相环(HPLL)22和非线性垂直同步信号分离器(VERT SYNC SEPARATOR)24中，水平锁相环22和非线性垂直同步信号分离器24则分别对水平和垂直分量进行再生。

水平同步信号输入边缘检测器和延迟电路30中。水平同步脉冲由电路30进行边缘检测，其延迟形式作为计时信号LUMA CLAMP PULSE提供给后沿箝位电路18。

主时钟26产生频率为彩色副载波频率的4倍(4fsc)的时钟信号(CLK)，提供给模/数转换器14和自适应同步信号限幅器20。在此频率下，模/数转换器为每一个水平行提供910个数字样本。CLK信号在除法器28中用36除，产生频率较低的时钟信号(CLK÷36)，供垂直滤波器24用。

图2、图3和图4中分别示出了数字后沿箝位电路18、自适应同步信号限幅器20和垂直滤波器24。三图中的某些多位数字信号用是星号(*)表示。所有标有星号的这些信号都是无符号的信号，只表示大小。所有不带星号的这类信号取二进制补码的形式。这种形式中，领头的二进制位用以表示符号，其余的二进制位用来表示大小。负数是通过取相应正数二进制位的补码并在最低有效位的位置加一个单位得出的。用n位表示的最大负数，其大小比可用n位表示的最大正数大一个单位。由于0这个数只有一个表示方式，因而可用n位字表示的不同数字有2n个。二进制补码的这种形式，相减时特别方便，只用一个加法器和一个求补器即可进行相减。这里所教导的发明无需采用二进制补码的形式。

参看图2，后沿箝位电路18响应于经低通滤波的亮度信号LPFLUMA(例如LPF LUMA1和LUMA CLAM PULSE信号)。箝位电路18产生后沿基准信号BACK PORCH REF和经箝位的亮度信号CLAMPED LUMA。箝位电路的根本目的是将直流补偿值加到进来的亮度信号LPF LUMA，使输出信号CLAMPED LUMA的后沿电平始终为数字0电平。除除法器185外，整个电路18可以看成是提供所需直流补偿值的伺服机构。

直流补偿值是从递增/递减计数器180的输出端产生的，计数器180在进来的后沿电平小于0时每次水平扫描递增计数一次，在进来的后沿电平大于0时每次水平扫描递减计数一次。计数器由脉冲发生器188的输出启动，该脉冲发生器响应于LUMA CLAMP PULSE输入信号。脉冲发生器的各输出是后沿期间每次水平扫描出现一次的一个系统时钟宽的脉冲。该脉冲输入到门182中，电路181有一个响应除法器183的输出大小的计数解码器，计数器的输出即由除法器183除以64。

除法器184输出直流补偿值，计数器的输出即由除法器184除以128。除法器184的作用是在计数器连续的128个计数(或升或降)之后，DC增减一个计数。直流补偿值是加法电路186的一个输入。第二个输入是LPE LUMA输入信号。第三个输入是门187产生的位CIN中的进位。门187的这些输入是脉冲发生器188的另一个脉冲输出和计数器的输出的二进制位5。脉冲发生器188的输出信号在提供给门182的输出信号之后可能会出现一些主时钟计数值。CLAMPED LUMA输出信号由除法器189将加法电路186的输出除以2产生，由此得出8位信号。加法电路186输出信号的最高有效位MSB为符号位。SIGNBIT(MSB)表示控制计数器180计数方向的误差信号，也是防显示重叠电路181的输入。

特别有意义的信号是除法器185的输出BACK PORCH REF，这是表示除法器128的输出进一步除以2后的大小的信号。BACK PORCH REF信号为直流补偿值的一半，因而提供给自适应同步信号限幅电路20，表示LPF LUMA同步信号幅值的一半。

图3示出了自适应同步信号限幅器20。BACK PORCH REF信号输入到加法电路201中。输入到加法电路201中去的还有固定数字基准补偿值。在本最佳实施例中，数字基准补偿值为-64。加法电路201的输出存入锁存器202中。锁存器202的输出由限制电路203限定到某些值的范围。在本最佳实施例中，限制器的范围从-115至-95。这相当于±10IRE的范围。限制器203的输出SLICE LEVEL耦合到比较器204的不倒相输入端A上。LPF LUMA，例如，LPF LUMA2耦合到比较器204的倒相输入端B，显示出标准波形连同其IRE值。A＞B时，比较器204产生输出，存入锁存器205中。锁存器205和锁存器202由主时钟信号CLK启动。每当LPF LUMA输入信号低于限幅电平时，锁存器205的输出信号COMPOSITE SYNC低，否则高。因此同步信号限幅电平总是调节到大约后沿电平与同步信号顶尖电平之间的中间值。

锁存器205的输出信号COMPOSITE SYNC输入到锁相环电路22中，如图1所示，且输入到垂直滤波器24中，如图4细节中所示。水平锁相环22是一般的锁相环，这里没有详细示出。

参看图4。非线性垂直同步信号分离器24有一个递增/递减计数器241，由CLK÷36信号启动，通过门243控制，门243本身则由防显示重叠电路242控制。COMPOSITE SYNC信号确计数器由CLK÷36信号启动时递增折或递减计数。计数器的输出耦合到比较器244的不倒相输入端A上。A≥B时，比较器244产生输出。比较器244的输出存入锁存器246中，该锁存器也由CLK÷36信号计时。锁存器246的输出为经分离的垂直同步信号VERT SYNC。VERY SYNC信号也控制开关245。另外一些限幅电平产生滞后作用，防止VERT SYNC信号抖动。

Claims

1.一种自适应同步信号分离器，包括：

视频信号(LUMA)源，所述视频信号含有位于后沿部分的同步分量；

其特征在于：

箝位装置(18)，用以将所述后沿部分箝位到预定的电平(例如0伏)；

输出基准信号(BACK PORCH REF)发生装置(185)，该信号的值表示所述箝位装置(18)工作之前所述后沿部分的连续IRE电平；

限幅电平值(SLICE LEVEL)发生装置(201)，该限幅电平值表示所述基准信号值(BACK PORCH REF)与一固定值(例如“-64”)之间的数值关系；和

复合同步信号(COMPOSITE SYNC)发生装置，通过将所述视频信号(LPF LUMA2)与所述限幅电平值(SLICE LEVEL)相比较产生复合同步信号。

2.如权利要求1所述的同步信号分离器，其特征在于，所述视频信号(LUMA)由模/数转换器(14)转换成数字信号。

3.如权利要求1或2所述的同步信号分离器，其特征在于，所述箝位装置将所述视频信号(LUMA)与直流补偿值(CLAMP OFFSET)混合起来确定所述后沿部分的所述预定电平(例如0伏)。

4.如权利要求3所述的同步信号分离器，其特征在于，所述输出基准信号(BACK PORCH REF)表示所述直流补偿值(CLAMP OFFSET)。

5.如权利要求3所述的同步信号分离器，其特征在于，所述输出基准信号(BACK PORCH REF)为所述直流补偿值(CLAMP OFFSET)的一小部分。

6.如权利要求5所述的同步信号分离器，其特征在于，所述一小部分约为一半(1/2)。

7.如权利要求1或2所述的同步信号分离器，其特征在于，所述基准信号值(BACK PORCH REF)与所述固定值(例如“-64”)之间的所述数值关系为平均关系。

8.如权利要求1或2所述的同步信号分离器，其特征还在于用以将所述限幅电平值(SLICELE VEL)限定在(例如-115至-95)限幅电平范围的限幅装置(203)，所述产生所述复合同步信号(COMPOSITESYNC)的装置(204)将所述视频信号(LPE LUMA2)与所述经限幅的限幅电平相比较。

9.如权利要求8所述的同步信号分离器，其特征在于，所述限幅电平范围约为-20IRE±10IRE。

10.如权利要求8所述的同步信号分离器，其特征在于，所述限幅电平的所述范围为额定同步信号顶尖值的大约25％至大约75％。

11.如权利要求8所述的同步信号分离器，其特征在于，所述输出基准信号发生装置(185)、所述限幅电平值发生装置(201)、所述复合同步信号发生装置(204)和所述限制装置(203)都装在集成电路中。

12.如权利要求1或2所述的同步信号分离器，其特征在于，所述输出基准信号(BACK PORCH REF)发生装置(185)有一个除法器响应所述箝位装置(18)产生的补偿值(CLAMP OFFSET)以确定所述后沿部分的所述预定电平(例如0伏)。

13.如权利要求1或2所述的同步信号分离器，其特征在于，所述视频信号是个亮度信号。

14.如权利要求1或2所述的同步信号分离器，其特征在于，所述后沿部分的所述预定电平为预定的IRE电平。