JP4155812B2 - キードクランプ回路 - Google Patents
キードクランプ回路 Download PDFInfo
- Publication number
- JP4155812B2 JP4155812B2 JP2002365472A JP2002365472A JP4155812B2 JP 4155812 B2 JP4155812 B2 JP 4155812B2 JP 2002365472 A JP2002365472 A JP 2002365472A JP 2002365472 A JP2002365472 A JP 2002365472A JP 4155812 B2 JP4155812 B2 JP 4155812B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- clamp
- circuit
- synchronization signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の属する技術分野】
本発明は、映像信号にクランプを施すキードクランプ回路に関するもので、特に等価パルス及び垂直同期信号を含む映像信号に対しても正確にクランプを行うことができるキードクランプ回路に関する。
【0002】
【従来の技術】
アナログの映像信号は、水平同期信号の先端レベルを一定に揃える必要がある。映像信号の水平同期信号の先端レベルを揃える回路としてクランプ回路が用いられる。クランプ回路の一つとしてキードクランプ回路がある。
【0003】
キードクランプ回路によるシンクチップクランプは、クランプパルスの到来期間に基準レベルと水平同期信号の先端レベルを一致させ、水平同期信号の先端の直流レベルを揃えるものである。クランプパルスは水平同期信号の期間中に発生させる。クランプパルス期間中において、基準レベルと水平同期信号の先端の直流レベルとに直流レベルの差があれば、それを検出してその差電圧をコンデンサに充電する。そして、映像信号をそのコンデンサの電圧に重畳させる。それによって、映像信号中の水平同期信号の先端レベルが揃う。
【0004】
図2は、そのようなキードクランプ回路のブロック図を示す。図2の入力
端子1には図3に示すような映像信号が印加される。図3(a)は、垂直同期信号、水平同期信号、等価パルス、輝度信号などを含む複合映像信号である。入力端子1からの映像信号は、クランプ回路2及びコンデンサ3でクランプされ同期分離回路4に印加される。同期分離回路4は、図3(a)の複合映像信号を図の点線のレベルでスライスする。また、同期分離回路4は、図3(b)のV(垂直)ブランキングパルスを発生する。図3(a)の点線のレベルでスライスされた同期信号は、クランプパルス発生回路5に印加される。クランプパルス発生回路5は、前記同期信号をクランプ回路2に印加する。しかし、クランプパルス発生回路5は、前記同期信号を全期間に渡りクランプ回路2に印加するわけではない。クランプパルス発生回路5は、図3(b)のブランキングパルス期間は、同期信号をクランプ回路2に印加しない。そのため、クランプ回路2は、ブランキングパルス期間以外でクランプを行う。この動作により、出力端子6にはクランプされた複合映像信号が得られる。
【0005】
クランプ回路2がブランキングパルス期間でクランプを禁止する理由について説明する。
図4(a)は、水平同期信号を示し、図4(b)は図4(a)の水平同期信号から図2のキードクランプ回路で作られるクランプパルスを示す。図4(b)の期間T1の間において、図4(a)の水平同期信号のレベルが検出される。図4(c)は等価パルスを示す。等価パルスは、そのパルス幅と周期が水平同期信号の半分である。そのため、図4(b)の期間T1の間において、図4(c)の等価パルスのレベルを検出すると、正しく等価パルスの先端レベルが検出できない。つまり、図4(c)の期間T2までレベル検出してしまう。
【0006】
そこで、クランプ回路2は、等価パルスが存在するブランキングパルス期間ではクランプを行なわないようにしている。
【0007】
【発明が解決しようとする課題】
しかしながら、ブランキングパルス期間においてクランプを行わないと、
ブランキングパルス期間は、輝度信号が存在しないので、輝度信号が存在する期間に比べて平均直流レベルが低くなっている。そのような信号が十分な大きさを持たない直流阻止コンデンサを通過すると、Vサグと呼ばれる映像信号の平均直流レベルが上昇してしまう現象が起こる。キードクランプは、このVサグを吸収できるが、ブランキングパルス期間にクランプパルスを止めると、Vサグの吸収ができなくなる。
【0008】
そのため、ブランキングパルス期間でも等価パルスや垂直同期信号に応じてクランプパルスを作り、キードクランプできることが望まれていた。
【0009】
【課題を解決するための手段】
本発明は上述の点に鑑みなされたもので、等価パルス及び垂直同期信号を含む映像信号をクランプパルスに応じてクランプするクランプ回路と、該クランプ回路でクランプされた前記映像信号から同期信号を分離する同期分離回路と、該同期分離回路からの同期信号に応じてクランプパルスを発生するクランプパルス発生回路とを備え、前記等価パルスの到来時には前記垂直同期信号の到来時に比べパルス幅が短い等価パルス用のクランプパルスを発生させることを特徴とする。また本発明によれば、等価パルスを含む映像信号をクランプパルスに応じてクランプするクランプ回路と、該クランプ回路でクランプされた前記映像信号から同期信号を分離する同期分離回路と、該同期分離回路からの同期信号に応じてコンデンサの充電を行う充電回路と、前記コンデンサの放電を行う放電回路と、前記コンデンサの充電電圧と基準電圧とのレベル比較を行うコンパレータとを備えクランプパルスを発生するクランプパルス発生回路とを備え、前記等価パルスの到来時には前記等価パルスのパルス幅よりパルス幅が短い等価パルス用のクランプパルスを発生するように前記充電回路と前記放電回路の充放電の比を設定することを特徴とする。
【0010】
更に、本発明によれば、等価パルス及び垂直同期信号を含む映像信号をクランプパルスに応じてクランプするクランプ回路と、該クランプ回路でクランプされた前記映像信号から同期信号を分離する同期分離回路と、該同期分離回路からの同期信号に応じてコンデンサの充電を行う充電回路と、前記コンデンサの放電を行う放電回路と、前記コンデンサの充電電圧と基準電圧とのレベル比較を行うコンパレータとを備えクランプパルスを発生するクランプパルス発生回路とを備え、前記垂直同期信号の到来時には前記等価パルスの到来時に比べパルス幅が長い垂直同期信号用のクランプパルスを発生するように前記充電回路と前記放電回路の充放電の比を設定することを特徴とする。
【0011】
【発明の実施の形態】
次に、本発明の実施の形態について図1を参照しながら説明する。図1の50は垂直同期信号、水平同期信号、等価パルス、輝度信号などを含む複合映像信号が印加される入力端子、51はクランプ用のコンデンサ、52は、コンデンサ51とともに前記映像信号のクランプを行うクランプ回路、53は、クランプ回路52からのクランプされた映像信号から同期信号及び垂直同期信号を分離する同期分離回路である。
【0012】
54は、クランプされた映像信号の出力端子、55は同期分離回路53からの同期信号に応じてコンデンサ56の充電を行う充電回路と、前記コンデンサ56の放電を行う放電回路と、前記コンデンサ56の充電電圧と基準電圧Vrefとのレベル比較を行うコンパレータ57とを備えクランプパルスを発生するクランプパルス発生回路である。
【0013】
図1の入力端子50には図3(a)に示すような映像信号が印加される。図3(a)は、垂直同期信号、水平同期信号、等価パルス、輝度信号などを含む複合映像信号である。入力端子50からの映像信号は、クランプ回路52及びコンデンサ51でクランプされ同期分離回路53に印加される。
【0014】
同期分離回路53は、同期分離を行い同期信号と垂直同期信号をクランプパルス発生回路55に印加する。クランプパルス発生回路55は、等価パルスの到来時には、水平同期信号のパルス幅より短く等価パルスをクランプするのに適したパルス幅のクランプパルスを発生する。
【0015】
また、クランプパルス発生回路55は、垂直同期信号の到来時には、Vサグを防止するのに必要なだけのパルス幅のクランプパルスを発生する。パルス幅の長いクランプパルスが、クランプ回路52に加われば、長い時間の間コンデンサ51を充電又は放電させることができる。
【0016】
そうすれば、等価パルスに基づくクランプパルスだけではVサグが防げない場合にも垂直同期信号に基づくクランプパルスにより加勢されることで映像信号の直流レベルを矯正(Vサグ防止)できる。
【0017】
次に、クランプパルス発生回路55の動作を詳細に説明する。同期分離回路53は、図3(a)の複合映像信号を図の点線のレベルでスライスする。図3(a)の複合映像信号の内、Vブランキング期間を着目する。Vブランキング期間は、H/2周期(Hは水平同期信号の1周期)の等価パルスと、垂直同期信号(切り込みパルスと呼ばれるH/2周期のパルスで、垂直同期信号と一体化しているもの)が存在している。
【0018】
この図3(a)のVブランキング期間のパルスを拡大して反転させた波形を図5(a)に示す。この図5(a)の同期信号が、図1の同期分離回路53から(a)としてクランプパルス発生回路55に印加される。また、図5(a)の同期信号の内、垂直同期信号のみが別途分離されて図5(b)として図1の同期分離回路53から(b)としてクランプパルス発生回路55に印加される。図5(b)のパルスが0の時、クランプパルス発生回路55のスイッチ58は閉じている。
【0019】
図5(a)のパルスが0の時、クランプパルス発生回路55のスイッチ59は閉じて、反対に1の時には開く。コンパレータ57の正入力端子(+)に接続されたスイッチ60は、図5(a)のパルスが0の時、b側に倒れ、反対に1の時にはa側に倒れる。
【0020】
このため、図5(a)の等価パルスが加わるとスイッチ59が開き、スイッチ60は、a側に倒れる。すると、定電流源61及び62の電流によりコンデンサ56は充電される。この時の電圧増加を図5(c)の実線に示す。図5(c)の点線は、コンパレータ57の正入力端子(+)に接続される基準レベルを示す。このコンパレータ57におけるレベル比較の拡大して図6に示す。
【0021】
図6(a)は等価パルス、図6(b)はコンパレータ57の負入力端子(−)電圧、点線はコンパレータ57の正入力端子(+)電圧、図6(c)はコンパレータ57の出力レベルである。等価パルスのパルス幅の中央までは、コンパレータ57の負入力端子電圧が正入力端子電圧より低いのでコンパレータ57の出力レベルは1である。
【0022】
その後、定電流源61及び62の電流によるコンデンサ56への充電が更に進むと、コンパレータ57の出力レベルは0となる。この図6(c)のパルスが等価パルスのクランプパルスとなる。等価パルスに比べパルス幅は、半分である。このクランプパルスをクランプ回路52に印加すれば等価パルスの先端レベルを正確にクランプできる。
【0023】
定電流源70は、放電回路として動作する。定電流源61及び62は充電回路として動作する。この定電流源70と、定電流源61及び62の電流値を調整することで図5(c)の立ち上がりと立ち下がりの傾きを変えることができる。また、定電流源61と62の電流比を変えることで、垂直期間とそれ以外の図5(c)の立ち上がりカーブを変えることができる。立ち上がりと立ち下がりの傾きを変えることで図5(d)のパルス幅を任意に変えることができる。
【0024】
従って、本発明によれば等価パルス期間もキードクランプを行うことが出来、Vサグを低下できる。
【0025】
等価パルスのパルス幅は、図5(a)に示されるように水平や垂直の同期信号に比べて狭い。このため、直流補正能力が低く直前の輝度信号のレベルによってはVサグが起きてしまう。そこで、本発明によれば等価パルス期間に加えて垂直同期信号期間もキードクランプを行うようにする。その場合に、垂直同期信号のパルス幅が長いことを利用して、クランプパルスの幅も長くし、直流補正を行う時間を多くする。
【0026】
そこで、図1ではスイッチ58と定電流源61とを用いて垂直同期信号のクランプパルスの幅を長くする。図5(b)のパルスが1の時、クランプパルス発生回路55のスイッチ58は開く。スイッチ58が開くと、定電流源61の電流が流れないので、垂直同期信号期間の充電は定電流源62の電流だけになり少なくなる。定電流源61の電流と定電流源62の電流の比は25:1程度が良い。
【0027】
その様子を図7に示す。図7(a)は垂直同期信号、図7(b)はコンパレータ57の負入力端子(−)電圧、点線はコンパレータ57の正入力端子(+)電圧、図7(c)はコンパレータ57の出力レベルである。図7(a)と(b)の比較から分かるように垂直同期信号のパルス幅の半分程度のパルスがクランプ回路52に印加できる。そうすれば、垂直同期信号の先端レベルを正確にクランプできる。
【0028】
従って、図1のブロックによれば、映像信号のVブランキング期間にもクランプを行うことができ、Vサグがなく正確に同期信号の先端でクランプされた信号が得られる。
【0029】
次に、図8は、クランプ回路52の具体回路例でありその動作を簡単に説明する。クランプ回路52は、クランプパルスの到来期間に基準レベルと水平同期信号の先端レベルを一致させ、水平同期信号の先端の直流レベルを揃えるものである。入力端子1には複合映像信号が、端子20にはクランプパルスが、出力端子21にはクランプされた複合映像信号が得られる。
【0030】
図8の回路によれば、コンパレータ22に接続された基準電源23の値Vrefと水平同期信号の先端の直流レベルが等しくなる。定電流源24の電流値は2Iに、定電流源25の電流値はIに設定される。入力端子1からの複合映像信号は、クランプ用のコンデンサ2によりある直流電位に再生されてからバッファ26を介して出力端子21に導出される。
【0031】
出力端子21の複合映像信号は、コンパレータ22の基準電源23の値Vrefとレベル比較される。いま、水平同期信号の先端の直流レベルがVrefより小さいとすると、コンパレータ22の出力信号はHレベルとなる。一方、端子20からはクランプ期間にHレベルとなるクランプパルスが到来する。スイッチ27,28はHレベルで閉じる。アンドゲート29の出力はHレベルとなるので、スイッチ27,28はともに閉じる。
【0032】
すると、電流Iが定電流源24から入力端子1に流れ、コンデンサ2が充電される。コンデンサ2が図示の極性で充電されると、バッファ26の出力直流レベルは上がる。この上昇が続き水平同期信号の先端の直流レベルがVrefより大きくなると、コンパレータ22の出力信号はLレベルとなる。すると、次のクランプパルスではアンドゲート29の出力はLレベルとなるので、スイッチ27は開き、スイッチ28は閉じる。
【0033】
すると、電流Iがコンデンサ2からグランドに流れコンデンサ2が放電される。すると、バッファ26の出力直流レベルは今度は下がる。この動作が繰り返され、クランプパルス期間、出力端子21の水平同期信号の先端の直流レベルがVrefに固定される。その結果、水平同期信号以外の期間の映像信号も補正された直流に重畳されて出力端子21に発生する。
【0034】
従って、図8の回路によればキードクランプを行うことができる。
【0035】
【発明の効果】
本発明によれば、複合映像信号にキードクランプをすることができる。本発明によれば、映像信号のVブランキング期間にもクランプを行うことができる。また、本発明によれば、Vサグがなく正確に同期信号の先端でクランプされた信号が得られる。
【図面の簡単な説明】
【図1】本発明の実施形態に係るキードクランプ回路のブロック図である。
【図2】従来のキードクランプ回路のブロック図である。
【図3】複合映像信号の波形図である。
【図4】本発明のクランプ回路の動作説明に供する波形図である。
【図5】本発明のクランプ回路の動作説明に供する波形図である。
【図6】本発明のクランプ回路の動作説明に供する波形図である。
【図7】本発明のクランプ回路の動作説明に供する波形図である。
【図8】本発明のクランプ回路52の具体回路図である。
【符号の説明】
50 入力端子 51 コンデンサ 52 クランプ回路
53 同期分離回路 55 クランプパルス発生回路
Claims (2)
- 入力される第1映像信号をクランプパルスに応じてクランプして第2映像信号として出力するクランプ回路と、
前記第2映像信号における、等価パルスと、垂直同期信号に含まれる切込みパルスが入力されない期間の前記垂直同期信号であり、前記等価パルスのパルス幅よりも長い幅の信号とを、第1同期信号として分離するとともに、前記第2映像信号における前記垂直同期信号を第2同期信号として分離する同期分離回路と、
前記第1同期信号及び第2同期信号が入力される場合にコンデンサを所定の第1電流で充電し、前記第1同期信号が入力され前記第2同期信号が入力されない場合に前記第1電流より大きい所定の第2電流で前記コンデンサを充電し、前記第1同期信号が入力されない場合に前記コンデンサを放電する充放電回路と、
前記第1同期信号が入力される場合に所定レベルの第1電圧を出力し、前記第1同期信号が入力されない場合に前記第1電圧より低い所定レベルの第2電圧を出力するスイッチ回路と、
前記コンデンサの充電電圧が前記スイッチ回路からの出力より低い場合に前記クランプパルスを生成するコンパレータと、
を備えることを特徴とするキードクランプ回路。 - 前記充放電回路は、
前記第1電流を生成する第1定電流源と、
所定電流を生成する第2定電流源と、
前記第2同期信号が入力される場合には前記コンデンサの充電電流を前記第1電流とし、前記第2同期信号が入力されない場合には前記充電電流が前記第2電流となるよう前記第1電流に前記第2電流源からの前記所定電流を加算するスイッチと、
前記第1同期信号が入力される場合に前記コンデンサの放電を停止し、前記第1同期信号が入力されない場合には前記コンデンサの放電を開始する放電回路と、
を含むことを特徴とする請求項1に記載のキードクランプ回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002365472A JP4155812B2 (ja) | 2002-12-17 | 2002-12-17 | キードクランプ回路 |
CNB2005101297162A CN100431335C (zh) | 2002-12-17 | 2003-12-02 | 键控箝位电路 |
CNB2003101187271A CN100394765C (zh) | 2002-12-17 | 2003-12-02 | 键控箝位电路 |
US10/736,904 US7106387B2 (en) | 2002-12-17 | 2003-12-17 | Keyed clamp circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002365472A JP4155812B2 (ja) | 2002-12-17 | 2002-12-17 | キードクランプ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004200901A JP2004200901A (ja) | 2004-07-15 |
JP4155812B2 true JP4155812B2 (ja) | 2008-09-24 |
Family
ID=32763016
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002365472A Expired - Fee Related JP4155812B2 (ja) | 2002-12-17 | 2002-12-17 | キードクランプ回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7106387B2 (ja) |
JP (1) | JP4155812B2 (ja) |
CN (2) | CN100394765C (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7345714B2 (en) * | 2005-01-13 | 2008-03-18 | National Semiconductor Corporation | Video signal clamp |
US7468760B2 (en) * | 2005-03-31 | 2008-12-23 | Mstar Semiconductor, Inc. | Apparatus and related method for level clamping control |
JP2011023994A (ja) * | 2009-07-16 | 2011-02-03 | Kowa Co | 信号伝送装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5231507A (en) * | 1987-04-28 | 1993-07-27 | Canon Kabushiki Kaisha | Information signal recording/reproducing apparatus with time base correction facility |
US5461489A (en) * | 1990-08-31 | 1995-10-24 | Canon Kabushiki Kaisha | Image signal processing device |
JP2814039B2 (ja) * | 1991-09-12 | 1998-10-22 | シャープ株式会社 | クランプ回路 |
SG94309A1 (en) * | 1992-09-17 | 2003-02-18 | Adamson Lagoni William | Multi-input television receiver with combined clamping and sync separation |
US5502498A (en) * | 1993-03-10 | 1996-03-26 | Samsung Electronics Co., Ltd. | Clamp signal generation-control circuit and a method therefor |
JPH10112815A (ja) * | 1996-10-03 | 1998-04-28 | Seiko Epson Corp | 画像表示装置 |
JP2001157082A (ja) * | 1999-11-29 | 2001-06-08 | Mitsumi Electric Co Ltd | 同期分離回路 |
-
2002
- 2002-12-17 JP JP2002365472A patent/JP4155812B2/ja not_active Expired - Fee Related
-
2003
- 2003-12-02 CN CNB2003101187271A patent/CN100394765C/zh not_active Expired - Fee Related
- 2003-12-02 CN CNB2005101297162A patent/CN100431335C/zh not_active Expired - Fee Related
- 2003-12-17 US US10/736,904 patent/US7106387B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20040165116A1 (en) | 2004-08-26 |
JP2004200901A (ja) | 2004-07-15 |
US7106387B2 (en) | 2006-09-12 |
CN100431335C (zh) | 2008-11-05 |
CN1819622A (zh) | 2006-08-16 |
CN100394765C (zh) | 2008-06-11 |
CN1509067A (zh) | 2004-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2000165154A (ja) | ピ―ク電流リミット検出回路および負荷インピ―ダンス検知回路を具えるd級増幅器 | |
JPH04212570A (ja) | クランプ回路 | |
EP0532354B1 (en) | Clamp circuit for clamping video signal including synchronizing signal | |
JP4155812B2 (ja) | キードクランプ回路 | |
JPH03117995A (ja) | 色信号輪郭補正装置 | |
JP2758126B2 (ja) | テレビジョン受像機 | |
US7227588B2 (en) | Clamping system for clamping a video signal by using a charge-pump circuit | |
JPWO2007020692A1 (ja) | 突入電流軽減回路および電源装置 | |
JP3369831B2 (ja) | クランプ回路 | |
US7432918B2 (en) | Video signal processing circuit | |
JPS58215879A (ja) | 自動利得制御装置 | |
JP2963915B2 (ja) | 同期分離回路 | |
US6008864A (en) | Composite video signal backporch soft-clamp system using servo loop | |
US4553163A (en) | Integrated circuit for color television receivers | |
JP3057697B2 (ja) | 映像信号処理装置と同期信号検知回路 | |
KR940000159Y1 (ko) | 고화질용 키드 펄스 발생기 | |
JPH0540613Y2 (ja) | ||
JP3030209B2 (ja) | 映像処理装置 | |
JP2011146997A (ja) | 映像機器 | |
JPH11127366A (ja) | 輝度信号処理回路 | |
JPH09275511A (ja) | クランプ回路およびクランプ方法 | |
JPH0356025A (ja) | 地絡検出装置 | |
JP2006253952A (ja) | クランプ回路及びクランプ回路を備える同期分離回路 | |
JPS60120671A (ja) | 動作安定化クランプ回路 | |
JPS59171367A (ja) | 直流クランプ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051101 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080313 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080516 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080610 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080708 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130718 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |