JPH09511370A - フェーズロック同期信号ストリッパ - Google Patents

Abstract

(57)【要約】 複合ビデオ信号１１２から複合同期信号を削除する方法および回路を開示する。本発明は、フェーズ・ロック・ループ１１４および切替可能な入力演算増幅器１１０を使用して、帯域を制限することも、あるいはビデオ信号１１２に非線形性を導入することもなしに、ビデオ信号１１２の同期部分を削除する。フェーズ・ロック・ループ１１４は高周波数クロック１０６を生成し、この信号から、複合ビデオ信号１１２の同期部分を完全に包含する信号を生成することができる。この信号は、同期時にブランク・レベルを選択し、あるいは同期が存在しないときにビデオを通過させるように切替可能な入力ｏｐ−ａｍｐ１１０を制御する。

Description

【発明の詳細な説明】 フェーズロック同期信号ストリッパ 政府の権利 米国政府は、本明細書の支払い済みライセンス、および空軍省から承認されて いる契約第Ｆ３３６５７−８９−Ｃ−０００９号の条項で規定されているように 合理的な条件で他者にライセンスを許可することを特許所有者に要求する限られ た状況での権利を有する。 発明の背景 発明の分野 本発明は、ビデオ信号処理に関し、詳細には、複合ビデオ信号から同期情報を 削除する方法および装置に関する。技術の背景 複合ビデオ信号は、その信号に符号化された同期情報を含む。表示処理装置は 、同期信号を使用してフェーズ・ロック両素クロックを生成する。これによって 、表示処理装置は合成記号を生成することができる。同期信号フォーマットはい くつかの異なる構成のうちの１つでよいが、多くの状況では、入力フォーマット にはかかわらずに、出力同期信号フォーマットを変更してはならない。この所望 の出力を達成するには、表示処理装置が、ビデオ信号の残りの部分に影響を及ぼ さずに同期信号を削除しなければならない。 大部分の従来技術の同期信号ストリッパ（削除器）は一般に、最大４つの整合 ダイオードまたはトランジスタを備えている。これらのダイオードまたはトラン ジスタでは、ビデオを適切にｄｃバイアスさせる必要がある。この種の回路は一 般に、関連する高インピーダンスを有し、このようなインピーダンスでは、回路 に対するバッファリングが必要である。従来技術の装置は、温度の影響も受けや すく、そのため、複雑な温度補正回路網が必要である。 米国特許第５１４０４２２号は、複合ビデオ信号から同期信号を削除する従来 技術の解決策である。米国特許第５１４０４２２号の実施態様にはいくつかの問 題がある。アメリカ・テレビジョン標準方式検討委員会（ＮＴＳＣ）（複合）ビ デオ信号は、ＮＴＳＣビデオによって生成されるＮ＿ＳＹＮＣ信号に対して遅延 させなければならない。遅延回路はビデオの画質を損なう。遅延回路は低域フィ ルタ特性を有する。すなわち、遅延回路では、帯域が制限され、したがって、エ ッジやラインなどの高周波数成分がぼやけ、あるいは完全に消える。遅延回路は 雑音も導入し、一般に極端な温度では使用できない。 さらに、開示された米国特許第５１４０４２２号は機能しない。制御信号Ｎ＿ ＳＹＮＣは、好ましくは、ビデオ同期信号間隔が終了した直後にハイになる。し たがって、この信号は、それ自体に対して遅延させなければならず、次いでより 長い時間にわたって持続しなければならない。遅延回路が開示されているが、米 国特許第５１４０４２２号は、どのようにより長い時間にわたって信号を持続さ せるかを教示していない。 米国特許第４３７９３０９号は、前述の整合ダイオードまたはトランジスタ実 施形態について説明している。この回路は、非常に複雑な非線形回路であり、温 度やトランジスタまたはダイオードの生産ロットに対して安定ではない。この回 路は振幅リミッタであり、温度補正問題、非線形性問題、寄生問題を含め振幅シ ステムのすべての問題を有する。 米国特許第４４６４６７９号は、フェーズ・ロック・ループ（ＰＬＬ）および 複合同期信号を使用してビデオ・システム用のマイクロプロセッサ・インタフェ ースにフックアップすることについて説明している。米国特許第４４６４６７９ 号は、同期信号の検出を教示しているが、同期信号の削除は開示していない。 米国特許第５１８９５１５号は、ＰＬＬを使用しで、同期信号が検出された後 に複合同期信号から等化パルスおよび雑音をなくすことについて説明している。 米国特許第５１８９５１５号は、複合同期信号から水平信号および垂直信号を分 離することによりディジタル技法を使用して水平同期信号および垂直同期信号を 生成するＰＬＬを開示している。米国特許第５１８９５１５号は、ＰＬＬを使用 して複合ビデオ信号から複合同期信号を削除することは開示していない。 従来技術では、遅延線を使用して、現パルス幅に複合同期信号を完全にブラン キングさせている。ＰＬＬを使用することによって同期信号に対する任意の場所 で発生する任意の幅の信号が開示されている。遅延線ではなくＰＬＬを使用する 結果、ずっと高い品質の高帯域幅ビデオを処理することができる。また、従来技 術の装置に対して、本発明は温度から独立している。 発明の概要 本発明によれば、複合ビデオ信号から同期成分を削除する装置および方法が提 供される。複合ビデオ信号から同期成分（ｓｙｎｃ）を削除する好ましい回路は 、ビデオ同期信号に位相固定された高周波数クロックを生成し、ビデオ同期信号 を包含する信号を生成するフェーズ・ロック・ループ（ＰＬＬ）と、複合ビデオ 信号からビデオ同期信号を削除するために、ビデオ同期信号を包含する信号によ って制御されるアナログ・スイッチとを備える。 好ましいＰＬＬは、ビデオ同期信号の立上りを判定する回路を備える。ＰＬＬ の代替実施態様は、ビデオ同期信号の立下りを判定する回路を備える。 ビデオ同期信号を包含する好ましい信号を生成する手段は、ビデオ同期信号の 前の第１の期間にこの信号が始まり、ビデオ同期信号の後の第２の期間にこの信 号を終了する回路を備える。好ましい実施態様は、この期間を選択できるように する回路を備える。好ましい期間は、アナログ・スイッチの作動時間よりも長い 。 ビデオ同期信号を包含する信号はさらに、アナログ・スイッチ作動時間を含む 。好ましい期間は、高周波数クロックの１／周波数よりも長い。 好ましいアナログ・スイッチは、切替可能な入力演算増幅器を備える。アナロ グ・スイッチはアナログ・マルチプライヤを備えることもできる。 好ましいアナログ・スイッチは、ブランク・レベル電圧を複合ビデオ信号に切 り替える回路を備える。アナログ・スイッチは、水平同期信号を削除する回路も 備える。アナログ・スイッチは、垂直同期信号を削除する回路を備えることもで きる。 複合ビデオ信号から同期成分を削除する好ましい回路は、ビデオ同期信号の立 上りに位相固定された１０ＭＨｚクロックとビデオ同期信号を包含する信号とを 含み、ビデオ同期信号の立上りよりも１クロック発振前に信号を開始し、それか ら約５０クロック発振後に終了する回路を備えるフェーズ・ロック・ループと、 ブランク・レベル電圧を複合ビデオ信号に切り替えるために、信号によって制御 される切替可能な入力演算増幅器とを備えるアナログ・スイッチとを備える。 複合ビデオ信号から同期成分を削除する好ましい方法は、ビデオ同期信号に位 相固定された高周波数クロックを生成するステップと、ビデオ同期信号を包含す る信号を生成するステップと、アナログ・スイッチを用いて、ビデオ同期信号を 包含する信号を制御するステップと、アナログ・スイッチを用いて、複合ビデオ 信号からビデオ同期信号を削除するステップとを含む。 好ましいクロック生成ステップはビデオ同期信号の立上りを判定することを含 む。代替クロック生成ステップはビデオ同期信号の立下りを判定することを含む 。 好ましい信号生成ステップは、ビデオ同期信号の前の第１の期間にビデオ同期 信号を包含する信号を開始し、ビデオ同期信号の後の第２の期間にビデオ信号を 包含する信号を終了する回路を含む。代替実施態様は、この期間を選択すること を含む。 ビデオ同期信号を包含する信号を生成する好ましいステップは、アナログ・ス イッチを作動させるための時間よりも長い期間を選択することを含む。ビデオ同 期信号を包含する信号を生成する好ましいステップはさらに、アナログ・スイッ チ作動時間を決定することを含む。 期間を選択する好ましいステップは、高周波数クロックの１／周波数よりも長 い期間を与えることを含む。 アナログ・スイッチを与える好ましいステップは、切替可能な入力演算増幅器 を接続することを含む。アナログ・スイッチを与える代替ステップは、アナログ ・マルチプライヤを接続することを含む。アナログ・スイッチを動作させる好ま しいステップは、ブランク・レベル電圧を複合ビデオ信号に切り替えることを含 む。アナログ・スイッチを動作させる代替ステップは、水平同期信号を削除する ことを含む。アナログ・スイッチを動作させる他の代替ステップは、垂直同期信 号を削除することを含む。 本発明の主要な目的は、整合ダイオードやトランジスタのない同期信号ストリ ッパを提供することである。 本発明の他の目的は、複合ビデオ信号の構成にはかかわらずに複合ビデオ信号 から同期信号を削除することである。 本発明の主要な利点は、ｄｃバイアスを必要としないことである。 本発明の他の利点は、温度の影響を受けないことである。 本発明の他の目的、利点、新規の特徴、適用範囲の一部は、添付の図面に関連 して下記の詳細な説明に記載されており、一部は、下記のことを調べたときに当 業者に明らかになり、あるいは本発明を実施することによって知ることができる 。本発明の目的および利点は、添付の特許請求の範囲で指摘した手段および組合 せによって実現し達成することができる。 図面の簡単な説明 添付の図面は、本明細書に組み込まれ、その一部を形成しており、本発明のい くつかの実施形態を示し、説明と共に、本発明の原則を説明する働きをする。図 面は、本発明の好ましい実施形態を例示するためのものに過ぎず、本発明を制限 するものと解釈すべきものではない。 第１図は、本発明の好ましい実施形態を概略的に示す図である。 第２図は、好ましい実施形態を実施する前の３つの異なる複合ビデオ信号およ び同期信号ストリッパ信号を示す図である。 第３図は、好ましい実施形態を実施した後の第２図の信号を示す図である。 好ましい実施形態の説明 本発明のビデオ同期信号ストリッパ装置および方法は、ビデオ信号をｄｃバイ アスせずに複合ビデオ信号から同期信号を削除する、温度の影響が軽減されたハ ードウェア構成要素を含む。第２図に示したように、本発明を用いて、放送業界 、軍事応用分野、産業応用分野で使用されているビデオ信号など様々なタイプの ビデオ信号の同期成分を削除することができる。本発明は、テレビジョン・ビデ オ・システム、合成ビデオ応用分野、ビデオ同期成分を削除する必要がある他の ビデオ応用分野など様々な応用分野で有用である。 第１図は、本発明の好ましい実施形態を示す。当技術分野で一般に知られてい る電圧比較器などの同期信号検出器１００へ複合ビデオ入力１１２が送信される 。次いで、フェーズ・ロック・ループ（ＰＬＬ）１１４に同期信号検出器の出力 が入力される。 ＰＬＬ１１４は、検出された同期信号の位相とループ１１４によって生成され た同期信号の位相を比較する位相検出器１０２からなる。位相検出器１０２は、 検出された同期信号と生成された同期信号の位相差に比例する誤差を生成する。 ループ・フィルタ１０４は、低域フィルタであり、位相検出器１０２からの誤 差を電圧制御発振器１０６を駆動する電圧に変換する。 電圧制御発振器１０６は、検出された同期信号に同期する高周波数クロック信 号を生成する。 高周波数クロックは、次いで、プログラム可能な論理装置１０８によって分割 され、プログラム可能な論理装置１０８は、検出された同期信号と同様な周波数 および位相を有する信号を生成する。この信号が位相検出器１０２へフィードバ ックされ、ＰＬＬ１１４が完成する。 好ましい実施形態では、ＰＬＬ１１４は、同期信号の立上りを「ロックオン」 するように構成される。しかし、代替実施形態は、立下りに「ロックオン」する ように構成することができる。 ＡＬＴＥＲＡ５０３２（ＡＬＴＥＲＡ社製造）などプログラム可能な論理装置 １０８は、第２図および第３図に示したように、複合同期信号の立上りよりも前 に開始し、複合同期信号の立下りよりも長く持続する信号を生成する。これは、 同期信号の第１の立上りから立下りまでクロック発振の数を数えることによって 行われる。代替実施形態では、同期信号の立下りから次の立下りまでクロック発 振の数が数えられる。期間、または逆にクロック周波数を選択する際、期間は１ ／周波数よりも長くなければならない。立上りよりも前の期間と立下りよりも後 の期間は、プログラム可能な論理装置１０８が、同期信号の立上りよりも前のク ロック発振の数と、生成された信号を終了させるクロック発振の数を変更するこ とによって変更することができる。この信号は、同期信号を通過させるのではな く、ブランク・レベル電圧または選択されたその他の電圧に切り替える、ＢＵＲ Ｒ−ＢＲＯＷＮ ＯＰＡ６７６（ＢＵＲＲ−ＢＲＯＷＮ社製造）（またはアナロ グ・スイッチ）など切替可能な入力演算増幅器（ｏｐ−ａｍｐ）１１０へ送信さ れる。 プログラム可能な論理装置によって生成された期間を判定する際には、切替可 能な入力ｏｐ−ａｍｐ１１０の切替時間と、同期信号の変動を考慮に入れなけれ ばならない。たとえば、標準ビデオ同期信号は、長さが約４．７マイクロ秒であ り、あるいは、１０ＭＨｚクロックの場合は約４７クロック発振に対応する。切 替可能な入力ｏｐ−ａｍｐ１１０が切替に６ナノ秒を必要とする場合、プログラ ム可能な論理装置１０８から生成された信号は、同期信号立上りよりも１クロッ ク発振前に開始し、少なくとも５マイクロ秒または５０クロック発振にわたって 持続しなければならない。切替可能な入力ｏｐ−ａｍｐ１１０が開示されている が、当技術分野で知られている他の高速低グリッチ・スイッチを使用することが できる。 他の代替実施形態では、ＰＬＬ１１４は、同期信号の立上りと立下りの両方を 検出し、プログラム可能な論理装置１０８は、前述のようにクロック発振を数え ることによって同期信号を包含する信号を生成する。 本発明は、プログラム可能な論理装置１０８をプログラムすることによって水 平同期信号と垂直同期信号のどちらかを削除することもできる。 第２図は、信号条件付けを行う前のそれぞれの異なるタイプのビデオ同期信号 に関する、複合ビデオと同期信号ストリッパ信号との間の関係を示す。 第３図は、好ましい実施形態を用いた条件付けの後の同じ複合ビデオ信号の関 係を示す。 特許法に従うためと、新規の原則を応用しそのような特殊な構成要素を必要に 応じて構成し使用するために必要な情報を当業者に提供するために、本発明をか なり詳しく説明した。しかし、異なる機器および装置によって本発明を実施する ことができ、本発明自体の範囲から逸脱せずに機器の詳細と操作手順の両方に関 する様々な修正を加えることができることが理解されよう。前述のすべての引用 、出願、特許、文献、対応する応用例の開示全体が、引用によって本明細書に組 み込まれる。

【手続補正書】特許法第１８４条の８ 【提出日】１９９６年４月４日 【補正内容】 補正請求の範囲 １．複合ビデオ信号から同期成分を削除する回路であって、 ビデオ同期信号の立上りに位相固定された１０ＭＨｚクロックと、 ビデオ同期信号の立上りよりも１クロック発振前に開始しそれからビデオ同期 信号の立上り後約５０クロック発振後に終了する、ビデオ同期信号を包含するフ ェーズ・ロック・ループからクロック信号に応答して信号を出力する信号生成手 段と を備えるフェーズ・ロック・ループと、 ブランク・レベル電圧を複合ビデオ信号に切り替えるために、前記信号によっ て制御される切替可能な入力演算増幅器を備えるアナログ・スイッチとを備える ことを特徴とする回路。 ２．複合ビデオ信号から同期成分を削除する回路であって、 ビデオ同期信号に組み込まれたビデオ同期信号の立上りに位相固定されたクロ ックと、 ビデオ同期信号の立上りよりも第１の所定の時間だけ前に開始しビデオ同期信 号の立下りから第２の所定の時間だけ後に終了し、フェーズ・ロック・ループか らクロック信号に応答して信号を出力する信号生成手段と を備えるフェーズ・ロック・ループと、 ブランク・レベル電圧を複合ビデオ信号に切り替えるために、前記信号によっ て制御される切替可能な入力演算増幅器を備えるアナログ・スイッチとを備える ことを特徴とする回路。 ３．複合ビデオ信号中の同期信号を検出する同期検出器を含むことを特徴とす る、請求項２に記載の複合ビデオ信号から同期成分を削除する回路。 ４．フェーズ・ロック・ループが、 同期検出器に電気的に接触する位相検出器と、 位相検出器に電気的に接触するループ・フィルタと、 ループ・フィルタに電気的に接触し、クロック信号を生成する電圧制御発振器 と、 電圧制御発振器からクロック信号を受信し、クロック信号を所定の方法で分割 し、信号をアナログ・スイッチに出力し、信号を位相検出器へフィードバックし 、信号の幅が直接、同期信号の幅に関係する、プログラム可能な論理装置で構成 されることを特徴とする、請求項３に記載の複合ビデオ信号から同期成分を削除 する回路。 ５．クロックが１０ＭＨｚで動作することを特徴とする請求項２に記載の複合 ビデオ信号から同期成分を削除する回路。 ６．第１の期間が、１クロック発振であり、第２の所定の期間が約５０クロッ ク発振であることを特徴とする請求項５に記載の複合ビデオ信号から同期成分を 削除する回路。 ７．同期信号が水平同期信号であることを特徴とする請求項２に記載の複合ビ デオ信号から同期成分を削除する回路。 ８．同期信号が垂直同期信号であることを特徴とする請求項２に記載の複合ビ デオ信号から同期成分を削除する回路。 ９．複合ビデオ信号から同期成分を削除する方法であって、 複合ビデオ信号中の同期信号を検出するステップと、 同期信号に位相固定された高周波数クロックをフェーズ・ロック・ループに与 えるステップと、 同期信号の立上りが検出される前の第１の所定の期間から同期信号の立下りが 検出された後の第２の期間に至る継続時間を有するフェーズ・ロック・ループか らのクロック信号に応答して信号を生成するステップと、 複合ビデオ信号の継続時間にわたって複合ビデオ信号ではなくブランキング電 圧を送信するステップと を含むことを特徴とする方法。 １０．第１および第２の所定の期間が、ユーザによって変更可能であることを 特徴とする請求項９に記載の複合ビデオ信号から同期成分を削除する方法。 １１．第１および第２の所定の期間が、高周波数クロックの１／周波数よりも 長いことを特徴とする請求項１０に記載の複合ビデオ信号から同期成分を削除す る方法。 １２．複合ビデオ信号をブランキング電圧で置き換えるステップが、アナログ ・スイッチを用いて行われることを特徴とする請求項９に記載の複合ビデオ信号 から同期成分を削除する方法。 １３．信号の継続時間が、アナログ・スイッチの作動時間よりも長いことを特 徴とする請求項１２に記載の複合ビデオ信号から同期成分を削除する方法。 １４．同期信号が水平同期信号であることを特徴とする請求項９に記載の複合 ビデオ信号から同期成分を削除する方法。 １５．同期信号が垂直同期信号であることを特徴とする請求項９に記載の複合 ビデオ信号から同期成分を削除する方法。

Claims (1)

1. 【特許請求の範囲】 １．複合ビデオ信号から同期成分を削除する回路であって、 ビデオ同期信号の立上りに位相固定された１０ＭＨｚクロックと、 ビデオ同期信号の立上りよりも１クロック発振前に開始しそれから約５０クロ ック発振後に終了する、ビデオ同期信号を包含する信号を出力する信号生成手段 と を備えるフェーズ・ロック・ループと、 ブランク・レベル電圧を複合ビデオ信号に切り替えるために、前記信号によっ て制御される切替可能な入力演算増幅器を備えるアナログ・スイッチとを備える ことを特徴とする回路。 ２．複合ビデオ信号から同期成分を削除する回路であって、 ビデオ同期信号に組み込まれたビデオ同期信号の立上りに位相固定されたクロ ックと、 ビデオ同期信号の立上りよりも第１の所定の時間だけ前に開始しビデオ同期信 号の立下りから第２の所定の時間だけ後に終了する信号を出力する信号生成手段 と を備えるフェーズ・ロック・ループと、 ブランク・レベル電圧を複合ビデオ信号に切り替えるために、前記信号によっ て制御される切替可能な入力演算増幅器を備えるアナログ・スイッチとを備える ことを特徴とする回路。 ３．複合ビデオ信号中の同期信号を検出する同期検出器を含むことを特徴とす る、請求項２に記載の複合ビデオ信号から同期成分を削除する回路。 ４．フェーズ・ロック・ループが、 同期検出器に電気接触する位相検出器と、 位相検出器に電気接触するループ・フィルタと、 ループ・フィルタに電気接触し、クロック信号を生成する電圧制御発振器と、 電圧制御発振器からクロック信号を受信し、クロック信号を所定の方法で分割 し、信号をアナログ・スイッチに出力し、信号を位相検出器へフィードバックし 、 信号の幅が直接、同期信号の幅に関係する、プログラム可能な論理装置で構成さ れることを特徴とする、請求項３に記載の複合ビデオ信号から同期成分を削除す る回路。 ５．クロックが１０ＭＨｚで動作することを特徴とする、請求項２に記載の複 合ビデオ信号から同期成分を削除する回路。 ６．第１の期間が、１クロック発振であり、第２の所定の期間が約５０クロッ ク発振であることを特徴とする、請求項５に記載の複合ビデオ信号から同期成分 を削除する回路。 ７．同期信号が水平同期信号であることを特徴とする、請求項２に記載の複合 ビデオ信号から同期成分を削除する回路。 ８．同期信号が垂直同期信号であることを特徴とする、請求項２に記載の複合 ビデオ信号から同期成分を削除する回路。 ９．複合ビデオ信号から同期成分を削除する方法であって、 複合ビデオ信号中の同期信号を検出するステップと、 同期信号に位相固定された高周波数クロックをフェーズ・ロック・ループに提 供するステップと、 同期信号の立上りが検出される前の第１の所定の期間から同期信号の立下りが 検出された後の第２の期間に至る継続時間を有する信号を生成するステップと、 複合ビデオ信号の継続時間にわたって複合ビデオ信号ではなくブランキング電 圧を送信するステップとを含むことを特徴とする方法。 １０．第１および第２の所定の期間が、ユーザによって変更可能であることを 特徴とする、請求項９に記載の複合ビデオ信号から同期成分を削除する方法。 １１．第１および第２の所定の期間が、高周波数クロックの１／周波数よりも 長いことを特徴とする、請求項１０に記載の複合ビデオ信号から同期成分を削除 する方法。 １２．複合ビデオ信号をブランキング電圧で置き換えるステップが、アナログ ・スイッチを用いて行われることを特徴とする、請求項９に記載の複合ビデオ信 号から同期成分を削除する方法。 １３．信号の継続時間が、アナログ・スイッチの作動時間よりも長いことを特 徴とする、請求項１２に記載の複合ビデオ信号から同期成分を削除する方法。 １４．同期信号が水平同期信号であることを特徴とする、請求項９に記載の複 合ビデオ信号から同期成分を削除する方法。 １５．同期信号が垂直同期信号であることを特徴とする、請求項９に記載の複 合ビデオ信号から同期成分を削除する方法。