JPH0745933Y2 - 積層セラミックインダクタンス素子 - Google Patents
積層セラミックインダクタンス素子Info
- Publication number
- JPH0745933Y2 JPH0745933Y2 JP4276191U JP4276191U JPH0745933Y2 JP H0745933 Y2 JPH0745933 Y2 JP H0745933Y2 JP 4276191 U JP4276191 U JP 4276191U JP 4276191 U JP4276191 U JP 4276191U JP H0745933 Y2 JPH0745933 Y2 JP H0745933Y2
- Authority
- JP
- Japan
- Prior art keywords
- conductor pattern
- correction
- coil
- inductance element
- inductance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本考案は、積層セラミックインダ
クタンス素子の改良に関するものである。
クタンス素子の改良に関するものである。
【０００２】
【従来の技術】図２は従来の積層セラミックインダクタ
ンス素子の一例を示す外観図、図３の(a) ,(b)はその構
成を示す図である。図に示すように、積層セラミックイ
ンダクタンス素子の本体１は直方体形状をなし、その内
部には導体からなるコイル（図示せず）が形成され、こ
のコイルの両端はそれぞれ本体１の長手方向両端部に形
成された外部電極２，３に接続されている。
ンス素子の一例を示す外観図、図３の(a) ,(b)はその構
成を示す図である。図に示すように、積層セラミックイ
ンダクタンス素子の本体１は直方体形状をなし、その内
部には導体からなるコイル（図示せず）が形成され、こ
のコイルの両端はそれぞれ本体１の長手方向両端部に形
成された外部電極２，３に接続されている。
【０００３】即ち、本体１は、導体パタ−ン１１ａ〜１
１ｆが形成された矩形の複数の磁性材料シ−ト１２ａ〜
１２ｆ及び導体パタ−ンが形成されていない矩形の磁性
材料シ−ト１３を積層して一体に形成される。
１ｆが形成された矩形の複数の磁性材料シ−ト１２ａ〜
１２ｆ及び導体パタ−ンが形成されていない矩形の磁性
材料シ−ト１３を積層して一体に形成される。
【０００４】導体パタ−ン１１ａ〜１１ｆのそれぞれは
所定の導体によって磁性材料シ−ト１２ａ〜１２ｆに形
成され，導体パタ−ン１１ｂ〜１１ｅは磁性材料シ−ト
１２ｂ〜１２ｅの所定の３辺にほぼ平行となるように略
コ字形状に形成されている。これらの導体パタ−ン１１
ａ〜１１ｆはスパイラル形状となるように、スル−ホ−
ル１４を介して互いに導電接続され、コイルが構成され
ている。また、このコイルの両端に対応する部分の導体
パタ−ン、即ち導体パタ−ン１１ａの一端111及び導体
パタ−ン１１ｆの他端112 は、本体１の長手方向の端面
に露出するように形成され、本体１の一端に露出した導
体パタ−ン１１ａは外部電極２に、また他端に露出した
導体パタ−ン１１ｆは外部電極３にそれぞれ導電接続さ
れている。
所定の導体によって磁性材料シ−ト１２ａ〜１２ｆに形
成され，導体パタ−ン１１ｂ〜１１ｅは磁性材料シ−ト
１２ｂ〜１２ｅの所定の３辺にほぼ平行となるように略
コ字形状に形成されている。これらの導体パタ−ン１１
ａ〜１１ｆはスパイラル形状となるように、スル−ホ−
ル１４を介して互いに導電接続され、コイルが構成され
ている。また、このコイルの両端に対応する部分の導体
パタ−ン、即ち導体パタ−ン１１ａの一端111及び導体
パタ−ン１１ｆの他端112 は、本体１の長手方向の端面
に露出するように形成され、本体１の一端に露出した導
体パタ−ン１１ａは外部電極２に、また他端に露出した
導体パタ−ン１１ｆは外部電極３にそれぞれ導電接続さ
れている。
【０００５】
【考案が解決しようとする課題】しかしながら、前述し
た従来のインダクタンス素子においては、各導体パタ−
ン１１ｂ〜１１ｅが略コ字形状に形成されているので、
例えば前述したインダクタンス素子の一断面を見た場
合、図４に示すように上下の導体パタ−ン１１ｂ〜１１
ｆの間隔が他のほぼ２倍となる間隙Ａが形成される。こ
のため、この間隙Ａから磁束がコイルの外部に漏洩して
間隙Ａの上下に磁束のル−プが生じ、インダクタンスが
低下するという問題点があった。
た従来のインダクタンス素子においては、各導体パタ−
ン１１ｂ〜１１ｅが略コ字形状に形成されているので、
例えば前述したインダクタンス素子の一断面を見た場
合、図４に示すように上下の導体パタ−ン１１ｂ〜１１
ｆの間隔が他のほぼ２倍となる間隙Ａが形成される。こ
のため、この間隙Ａから磁束がコイルの外部に漏洩して
間隙Ａの上下に磁束のル−プが生じ、インダクタンスが
低下するという問題点があった。
【０００６】本考案の目的は上記の問題点に鑑み、コイ
ルの中間部における漏洩磁束を低減した積層セラミック
インダクタンス素子を提供することにある。
ルの中間部における漏洩磁束を低減した積層セラミック
インダクタンス素子を提供することにある。
【０００７】
【課題を解決するための手段】本考案は上記の目的を達
成するために、略コ字形状の導体パターンが形成された
磁性材料からなる所定形状の複数のシートを積層すると
共に、前記導体パターンの両端の接続部を上下層間でス
ルーホールを介してスパイラル状に導電接続してコイル
を形成した積層セラミックインダクタンス素子におい
て、各層の導体パターンにおける前記２つの接続部間
に、該層の上下層の導体パターンに対応する位置に補正
導体パターンを設けると共に、該補正導体パターンによ
って前記２つの接続部間を導電接続することがないよう
に、該補正導体パターンの少なくとも一箇所は切断され
て所定幅の間隙が形成されている積層セラミックインダ
クタンス素子を提案する。
成するために、略コ字形状の導体パターンが形成された
磁性材料からなる所定形状の複数のシートを積層すると
共に、前記導体パターンの両端の接続部を上下層間でス
ルーホールを介してスパイラル状に導電接続してコイル
を形成した積層セラミックインダクタンス素子におい
て、各層の導体パターンにおける前記２つの接続部間
に、該層の上下層の導体パターンに対応する位置に補正
導体パターンを設けると共に、該補正導体パターンによ
って前記２つの接続部間を導電接続することがないよう
に、該補正導体パターンの少なくとも一箇所は切断され
て所定幅の間隙が形成されている積層セラミックインダ
クタンス素子を提案する。
【０００８】
【作用】本考案によれば、各層の導体パタ−ンにおける
２つの接続部間に、該層の上下層の導体パタ−ンに対応
する位置に補正導体パタ−ンが設けられる。これにより
前記補正導体パタ−ンを含む導体パタ−ンの上下層間の
間隔は全てに亙ってほぼ同じになる。また、前記補正導
体パタ−ンの少なくとも一箇所は切断されて所定幅の間
隙が形成されているため、前記補正導体パタ−ンには電
流が流れず、各層における２つの接続部間が前記補正導
体パタ−ンによって短絡されることはなく、前記各層の
導体パタ−ンによってコイルが形成される。さらに、例
えば前記コイルに交流電流を通電した際、前記補正導体
パタ−ンの上下層の導体パタ−ンを流れる電流によって
発生した磁束は、前記補正導体パタ−ンと交差する。こ
のとき該補正導体パタ−ンには渦電流が発生し、該渦電
流によって前記磁束とは方向が逆な磁束が生じる。これ
らの磁束が互いに相殺し、前記補正導体パタ−ンの位置
における漏洩磁束が低減される。前記導体パタ−ンおよ
び補正導体パタ−ンによって構成される磁気回路におい
て発生する磁束は、前記導体パタ−ンによって形成され
るコイルの巻数と該コイルを流れる電流値によって決ま
り、該巻数及び電流値が一定の場合、前記磁気回路にお
いて発生する磁束は一定となる。従って、前記補正導体
パタ−ンによって低減された分の漏洩磁束は前記コイル
の全てに亙って鎖交する鎖交磁束となり、前記コイルの
自己インダクタンスが増加する。
２つの接続部間に、該層の上下層の導体パタ−ンに対応
する位置に補正導体パタ−ンが設けられる。これにより
前記補正導体パタ−ンを含む導体パタ−ンの上下層間の
間隔は全てに亙ってほぼ同じになる。また、前記補正導
体パタ−ンの少なくとも一箇所は切断されて所定幅の間
隙が形成されているため、前記補正導体パタ−ンには電
流が流れず、各層における２つの接続部間が前記補正導
体パタ−ンによって短絡されることはなく、前記各層の
導体パタ−ンによってコイルが形成される。さらに、例
えば前記コイルに交流電流を通電した際、前記補正導体
パタ−ンの上下層の導体パタ−ンを流れる電流によって
発生した磁束は、前記補正導体パタ−ンと交差する。こ
のとき該補正導体パタ−ンには渦電流が発生し、該渦電
流によって前記磁束とは方向が逆な磁束が生じる。これ
らの磁束が互いに相殺し、前記補正導体パタ−ンの位置
における漏洩磁束が低減される。前記導体パタ−ンおよ
び補正導体パタ−ンによって構成される磁気回路におい
て発生する磁束は、前記導体パタ−ンによって形成され
るコイルの巻数と該コイルを流れる電流値によって決ま
り、該巻数及び電流値が一定の場合、前記磁気回路にお
いて発生する磁束は一定となる。従って、前記補正導体
パタ−ンによって低減された分の漏洩磁束は前記コイル
の全てに亙って鎖交する鎖交磁束となり、前記コイルの
自己インダクタンスが増加する。
【０００９】
【実施例】図１は本考案の一実施例の構成を示す図であ
る。図において、前述した従来例と同一構成部分は同一
符号をもって表す。本実施例の積層セラミックインダク
タンス素子（以下、インダクタンス素子と称する）の外
観は、図２に示す従来例と同様であり、その本体１は直
方体形状をなし、その長手方向の両端部には外部電極
２，３が形成されている。
る。図において、前述した従来例と同一構成部分は同一
符号をもって表す。本実施例の積層セラミックインダク
タンス素子（以下、インダクタンス素子と称する）の外
観は、図２に示す従来例と同様であり、その本体１は直
方体形状をなし、その長手方向の両端部には外部電極
２，３が形成されている。
【００１０】また、本実施例と前述した従来例との相違
点は、従来例におけるコ字形状の導体パタ−ン１１ｂ〜
１１ｅに代えて、略ロ字形状の導体パタ−ンを形成した
ことにある。また、この場合、スル−ホ−ル１４の位置
は従来例と同一位置である。即ち、本実施例において
は、磁性材料シ−ト１２ｂ〜１２ｅに形成された導体パ
タ−ン１１ｂ〜１１ｅと上層のスル−ホ−ル１４との接
続点１５と、導体パタ−ン１１ｂ〜１１ｅに形成された
スル−ホ−ル１４との間に補正導体パタ−ン１６を設け
た。この補正導体パタ−ン１６は、その上下層に形成さ
れた導体パタ−ン１１ａ〜１１ｆに対応する位置に形成
され、その一端が接続点１５に導電接続されている。ま
た、補正導体パタ−ン１６の他端とスル−ホ−ル１４と
の間には所定幅の間隙１７が形成されている。各導体パ
タ−ン１１ａ〜１１ｆはスパイラル形状となるようにス
ル−ホ−ル１４を介して互いに導電接続され、コイルが
構成されている。
点は、従来例におけるコ字形状の導体パタ−ン１１ｂ〜
１１ｅに代えて、略ロ字形状の導体パタ−ンを形成した
ことにある。また、この場合、スル−ホ−ル１４の位置
は従来例と同一位置である。即ち、本実施例において
は、磁性材料シ−ト１２ｂ〜１２ｅに形成された導体パ
タ−ン１１ｂ〜１１ｅと上層のスル−ホ−ル１４との接
続点１５と、導体パタ−ン１１ｂ〜１１ｅに形成された
スル−ホ−ル１４との間に補正導体パタ−ン１６を設け
た。この補正導体パタ−ン１６は、その上下層に形成さ
れた導体パタ−ン１１ａ〜１１ｆに対応する位置に形成
され、その一端が接続点１５に導電接続されている。ま
た、補正導体パタ−ン１６の他端とスル−ホ−ル１４と
の間には所定幅の間隙１７が形成されている。各導体パ
タ−ン１１ａ〜１１ｆはスパイラル形状となるようにス
ル−ホ−ル１４を介して互いに導電接続され、コイルが
構成されている。
【００１１】さらに、このコイルの両端に対応する部分
の導体パタ−ン、即ち導体パタ−ン１１ａの一端111 及
び導体パタ−ン１１ｆの他端112 は、本体１の長手方向
の端面に露出するように形成され、それぞれ外部電極
２，３に導電接続されている。
の導体パタ−ン、即ち導体パタ−ン１１ａの一端111 及
び導体パタ−ン１１ｆの他端112 は、本体１の長手方向
の端面に露出するように形成され、それぞれ外部電極
２，３に導電接続されている。
【００１２】次に、本実施例の構成を、その製造手順と
共に詳述する。まず、Ｆｅ2 Ｏ3 、ＮｉＯ、ＺｎＯ、Ｃ
ｕＯを秤量し、水と共にボ−ルミルに投入して混合、分
散を行い、ボ−ルミルから取り出して乾燥した後、大気
中、８０℃で２時間加熱して仮焼した。その後再び水と
共にボ−ルミルに投入して１５時間解砕し、ボ−ルミル
から取り出し、乾燥してフェライト粉末を得た。このフ
ェライト粉末にポリブチラ−ルを主成分とする有機バイ
ンダ−と有機溶剤を加え、混練して粘度４２００ｃｐの
フェライトスラリ−を得た。
共に詳述する。まず、Ｆｅ2 Ｏ3 、ＮｉＯ、ＺｎＯ、Ｃ
ｕＯを秤量し、水と共にボ−ルミルに投入して混合、分
散を行い、ボ−ルミルから取り出して乾燥した後、大気
中、８０℃で２時間加熱して仮焼した。その後再び水と
共にボ−ルミルに投入して１５時間解砕し、ボ−ルミル
から取り出し、乾燥してフェライト粉末を得た。このフ
ェライト粉末にポリブチラ−ルを主成分とする有機バイ
ンダ−と有機溶剤を加え、混練して粘度４２００ｃｐの
フェライトスラリ−を得た。
【００１３】一方、Ａｇ粉末、エチルセルロ−ル、α−
タ−ピネオ−ル、及びブチルカルビト−ルアセテ−トを
混練したＡｇペ−ストを用意した。
タ−ピネオ−ル、及びブチルカルビト−ルアセテ−トを
混練したＡｇペ−ストを用意した。
【００１４】次に、ポリエチレンテレフタレ−トのベ−
スフィルムを水平に搬送し、このベ−スフィルムにドク
タ−ブレ−ド法によって前述したフェライトスラリ−を
塗布する。これを乾燥した後剥離して、１１０mm角の方
形に切断し、厚さ４０μｍのシ−トを形成し、このシ−
トを複数枚用意した。
スフィルムを水平に搬送し、このベ−スフィルムにドク
タ−ブレ−ド法によって前述したフェライトスラリ−を
塗布する。これを乾燥した後剥離して、１１０mm角の方
形に切断し、厚さ４０μｍのシ−トを形成し、このシ−
トを複数枚用意した。
【００１５】また、１００mm角の窓の周囲を１５mmの幅
で囲った額縁状のステンレス製フレ−ムを用意する。こ
のフレ−ムの隅には、印刷機等において位置決めを行う
小穴が設けられている。このフレ−ムに前記シ−トを張
り付け、シ−トの所定位置にスル−ホ−ル金型によって
スル−ホ−ルを打ち抜き、スル−ホ−ルを有するフェラ
イトグリ−ンシ−トを形成する。
で囲った額縁状のステンレス製フレ−ムを用意する。こ
のフレ−ムの隅には、印刷機等において位置決めを行う
小穴が設けられている。このフレ−ムに前記シ−トを張
り付け、シ−トの所定位置にスル−ホ−ル金型によって
スル−ホ−ルを打ち抜き、スル−ホ−ルを有するフェラ
イトグリ−ンシ−トを形成する。
【００１６】次いで、フェライトグリ−ンシ−トに印刷
機を用いて導体パタ−ン１１ａ〜１１ｆ及び補助導体パ
タ−ン１６を形成する。別に用意した印刷機の被印刷物
を配置するステ−ションには、前記フレ−ムを位置決め
する複数のピンが設けられている。このピンを前記フレ
−ムの小穴に挿入して印刷位置を決め、フェライトグリ
−ンシ−トに前記Ａｇペ−ストを用いて、前述した形状
の導体パタ−ン１１ａ〜１１ｆ及び補助導体パタ−ン１
６、即ち一部が切断されて所定の間隙１７を有する略ロ
字形状をなす導体パタ−ン１１ｂ〜１１ｅ及び補助導体
パタ−ン１６、外部電極２，３との接続用導体パタ−ン
１１ａ，１１ｆをスクリ−ン印刷して形成する。このと
きフェライトグリ−ンシ−トには、対応する導体パタ−
ン１１ａ〜１１ｆ及び補助導体パタ−ン１６が縦横複数
列のマトリックス状に形成される。
機を用いて導体パタ−ン１１ａ〜１１ｆ及び補助導体パ
タ−ン１６を形成する。別に用意した印刷機の被印刷物
を配置するステ−ションには、前記フレ−ムを位置決め
する複数のピンが設けられている。このピンを前記フレ
−ムの小穴に挿入して印刷位置を決め、フェライトグリ
−ンシ−トに前記Ａｇペ−ストを用いて、前述した形状
の導体パタ−ン１１ａ〜１１ｆ及び補助導体パタ−ン１
６、即ち一部が切断されて所定の間隙１７を有する略ロ
字形状をなす導体パタ−ン１１ｂ〜１１ｅ及び補助導体
パタ−ン１６、外部電極２，３との接続用導体パタ−ン
１１ａ，１１ｆをスクリ−ン印刷して形成する。このと
きフェライトグリ−ンシ−トには、対応する導体パタ−
ン１１ａ〜１１ｆ及び補助導体パタ−ン１６が縦横複数
列のマトリックス状に形成される。
【００１７】この後、図１に示す順序で各導体パタ−ン
１１ａ〜１１ｆ及び補助導体パタ−ン１６が上下に重な
るように、各フェライトグリ−ンシ−トを積層して圧着
する。これにより、上下層の導体パタ−ン１１ａ〜１１
ｆはスル−ホ−ル１４を介して導電接続され、コイルが
形成される。
１１ａ〜１１ｆ及び補助導体パタ−ン１６が上下に重な
るように、各フェライトグリ−ンシ−トを積層して圧着
する。これにより、上下層の導体パタ−ン１１ａ〜１１
ｆはスル−ホ−ル１４を介して導電接続され、コイルが
形成される。
【００１８】次いで、前述した直方体形状のチップ（3.
4mm ×1.7mm ）に裁断し、９００℃の温度で２時間焼成
した。さらに、導体パタ−ン１１ａ，１１ｆの端分111,
112に導通する外部電極２，３を形成して、３．５タ−
ン巻回されたコイルを有するインダクタンス素子を構成
した。
4mm ×1.7mm ）に裁断し、９００℃の温度で２時間焼成
した。さらに、導体パタ−ン１１ａ，１１ｆの端分111,
112に導通する外部電極２，３を形成して、３．５タ−
ン巻回されたコイルを有するインダクタンス素子を構成
した。
【００１９】このインダクタンス素子を無作為に５０個
取り出し、周波数１０ＭＨｚでインダクタンスを測定し
た結果、その平均値は５．８μＨであった。また、比較
のため、本実施例と同様の製造手順にて従来例のインダ
クタンス素子、即ち補正導体パタ−ン１６が形成されて
いないインダクタンス素子を構成して無作為に５０個取
り出し、周波数１０ＭＨｚでインダクタンスを測定した
結果、その平均値は５．０μＨであった。
取り出し、周波数１０ＭＨｚでインダクタンスを測定し
た結果、その平均値は５．８μＨであった。また、比較
のため、本実施例と同様の製造手順にて従来例のインダ
クタンス素子、即ち補正導体パタ−ン１６が形成されて
いないインダクタンス素子を構成して無作為に５０個取
り出し、周波数１０ＭＨｚでインダクタンスを測定した
結果、その平均値は５．０μＨであった。
【００２０】このように本実施例によれば、補正導体パ
タ−ン１６を設けたので、従来例と同様の形状において
インダクタンスの増加を図ることができた。即ち、図５
に示すように、各層に設けられた補正導体パタ−ン１６
によって、補正導体パタ−ン１６を含む導体パタ−ン１
１ａ〜１１ｆの上下層間の間隔は全てに亙ってほぼ同じ
になる。また、補正導体パタ−ン１６には電流が流れ
ず、各層におけるスル−ホ−ル１４と接続点１５の間が
補正導体パタ−ン１６によって短絡されることはないの
で、各層の導体パタ−ン１１ａ〜１１ｆによってコイル
が形成される。
タ−ン１６を設けたので、従来例と同様の形状において
インダクタンスの増加を図ることができた。即ち、図５
に示すように、各層に設けられた補正導体パタ−ン１６
によって、補正導体パタ−ン１６を含む導体パタ−ン１
１ａ〜１１ｆの上下層間の間隔は全てに亙ってほぼ同じ
になる。また、補正導体パタ−ン１６には電流が流れ
ず、各層におけるスル−ホ−ル１４と接続点１５の間が
補正導体パタ−ン１６によって短絡されることはないの
で、各層の導体パタ−ン１１ａ〜１１ｆによってコイル
が形成される。
【００２１】このコイルに例えば交流電流を通電した
際、補正導体パタ−ン１６の上下層の導体パタ−ン１１
ａ〜１１ｆを流れる電流によって発生した磁束は、補正
導体パタ−ン１６と交差する。このとき補正導体パタ−
ン１６には渦電流が発生し、この渦電流によって前記磁
束とは方向が逆な磁束が生じる。これらの磁束が互いに
相殺し、補正導体パタ−ン１６の位置における漏洩磁束
が低減される。
際、補正導体パタ−ン１６の上下層の導体パタ−ン１１
ａ〜１１ｆを流れる電流によって発生した磁束は、補正
導体パタ−ン１６と交差する。このとき補正導体パタ−
ン１６には渦電流が発生し、この渦電流によって前記磁
束とは方向が逆な磁束が生じる。これらの磁束が互いに
相殺し、補正導体パタ−ン１６の位置における漏洩磁束
が低減される。
【００２２】導体パタ−ン１１ａ〜１１ｆおよび補正導
体パタ−ン１６によって構成される磁気回路を考えた場
合、この磁気回路において発生する磁束は、導体パタ−
ン１１ａ〜１１ｆによって形成されるコイルの巻数とこ
のコイルを流れる電流値によって決まり、これらの巻数
及び電流値が一定の場合、前記磁気回路において発生す
る磁束は一定となることは公知のことである。従って、
補正導体パタ−ン１６によって低減された分の漏洩磁束
は、前記コイルの全てに亙って鎖交する鎖交磁束とな
り、全体の鎖交磁束が増加する。
体パタ−ン１６によって構成される磁気回路を考えた場
合、この磁気回路において発生する磁束は、導体パタ−
ン１１ａ〜１１ｆによって形成されるコイルの巻数とこ
のコイルを流れる電流値によって決まり、これらの巻数
及び電流値が一定の場合、前記磁気回路において発生す
る磁束は一定となることは公知のことである。従って、
補正導体パタ−ン１６によって低減された分の漏洩磁束
は、前記コイルの全てに亙って鎖交する鎖交磁束とな
り、全体の鎖交磁束が増加する。
【００２３】ここで、本実施例における３．５タ−ンの
コイルを１タ−ン或いは１．５タ−ンの小コイルが順接
続されたものと考えると、前記コイルの自己インダクタ
ンスは各小コイルの自己インダクタンスと、各小コイル
間の相互インダクタンスとの和になることも公知のこと
である。この２つの小コイル間の一方の相互インダクタ
ンスは、その一方の小コイルにおいては、他方の小コイ
ルを流れる電流によって発生された磁束の内、この一方
の小コイルに鎖交する磁束に比例したものとなるので、
前述した全体の鎖交磁束の増加に伴い、各小コイル間の
相互インダクタンスが増加する。これにより、各小コイ
ルを順接続したコイルの自己インダクタンスが増加す
る。
コイルを１タ−ン或いは１．５タ−ンの小コイルが順接
続されたものと考えると、前記コイルの自己インダクタ
ンスは各小コイルの自己インダクタンスと、各小コイル
間の相互インダクタンスとの和になることも公知のこと
である。この２つの小コイル間の一方の相互インダクタ
ンスは、その一方の小コイルにおいては、他方の小コイ
ルを流れる電流によって発生された磁束の内、この一方
の小コイルに鎖交する磁束に比例したものとなるので、
前述した全体の鎖交磁束の増加に伴い、各小コイル間の
相互インダクタンスが増加する。これにより、各小コイ
ルを順接続したコイルの自己インダクタンスが増加す
る。
【００２４】従って、前述した補正導体パタ−ン１６を
設けることにより、従来のものに比べて、外観形状を同
じにしてインダクタンスの増加を図ることができ、小型
で大きなインダクタンスの積層セラミックインダクタン
ス素子を得ることができる。
設けることにより、従来のものに比べて、外観形状を同
じにしてインダクタンスの増加を図ることができ、小型
で大きなインダクタンスの積層セラミックインダクタン
ス素子を得ることができる。
【００２５】尚、本実施例では補正導体パタ−ン１６
を、その一端が導体パタ−ン１１ｂ〜１１ｅに導電接続
されたものとしたが、これに限定されることはない。例
えば、図６に示すように、導体パタ−ン１１ｂ〜１１ｅ
とは絶縁された補正導体パタ−ン１６を設けてもほぼ同
様の効果を得ることができる。前述と同様にして図６に
示す補正導体パタ−ン１６を有するインダククタンス素
子を作り、周波数１０ＭＨｚにて５０個のイダクタンス
を測定した結果、その平均値は５．６μＨであった。こ
の実施例においても従来例より大きなインダクタンスを
得ることができた。また、このときのインダクタンスの
違いは、補正導体パタ−ン１６と導体パタ−ン１１ｂ〜
１１ｅとの間隙１７の幅の相違によるものであり、この
間隙幅が大きいほど前述したように漏洩磁束の低減率が
減少するので、インダクタンスの増加が少なくなる。
を、その一端が導体パタ−ン１１ｂ〜１１ｅに導電接続
されたものとしたが、これに限定されることはない。例
えば、図６に示すように、導体パタ−ン１１ｂ〜１１ｅ
とは絶縁された補正導体パタ−ン１６を設けてもほぼ同
様の効果を得ることができる。前述と同様にして図６に
示す補正導体パタ−ン１６を有するインダククタンス素
子を作り、周波数１０ＭＨｚにて５０個のイダクタンス
を測定した結果、その平均値は５．６μＨであった。こ
の実施例においても従来例より大きなインダクタンスを
得ることができた。また、このときのインダクタンスの
違いは、補正導体パタ−ン１６と導体パタ−ン１１ｂ〜
１１ｅとの間隙１７の幅の相違によるものであり、この
間隙幅が大きいほど前述したように漏洩磁束の低減率が
減少するので、インダクタンスの増加が少なくなる。
【００２６】
【考案の効果】以上説明したように本考案によれば、補
正導体パタ−ンの位置における漏洩磁束が低減され、該
低減された分の漏洩磁束はコイルの全てに亙って鎖交す
る鎖交磁束となるので、前記コイルのインダクタンスが
増加する。これにより、従来と同じ外観形状でより大き
なインダクタンスを有する積層セラミックインダクタン
ス素子を構成することができるという非常に優れた効果
を奏するものである。
正導体パタ−ンの位置における漏洩磁束が低減され、該
低減された分の漏洩磁束はコイルの全てに亙って鎖交す
る鎖交磁束となるので、前記コイルのインダクタンスが
増加する。これにより、従来と同じ外観形状でより大き
なインダクタンスを有する積層セラミックインダクタン
ス素子を構成することができるという非常に優れた効果
を奏するものである。
【図１】 本考案の一実施例の構成を示す図
【図２】 従来の積層セラミックインダクタンス素子の
一例を示す外観図
一例を示す外観図
【図３】 従来例の構成を示す図
【図４】 従来例の問題点を説明する図
【図５】 本考案の一実施例の動作を説明する図
【図６】 本考案の他の実施例の構成を示す図
１…本体、２，３…外部電極、１１ａ〜１１ｆ…導体パ
タ−ン、１２ａ〜１２ｆ…磁性材料シ−ト、１４…スル
−ホ−ル、１５…接続点、１６…補正導体パタ−ン。
タ−ン、１２ａ〜１２ｆ…磁性材料シ−ト、１４…スル
−ホ−ル、１５…接続点、１６…補正導体パタ−ン。
Claims (1)
- 【請求項１】 略コ字形状の導体パターンが形成された
磁性材料からなる所定形状の複数のシートを積層すると
共に、前記導体パターンの両端の接続部を上下層間でス
ルーホールを介してスパイラル状に導電接続してコイル
を形成した積層セラミックインダクタンス素子におい
て、 各層の導体パターンにおける前記２つの接続部間に、該
層の上下層の導体パターンに対応する位置に補正導体パ
ターンを設けると共に、該補正導体パターンによって前記２つの接続部間を導電
接続することがないように、 該補正導体パターンの少な
くとも一箇所は切断されて所定幅の間隙が形成されてい
る ことを特徴とする積層セラミックインダクタンス素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4276191U JPH0745933Y2 (ja) | 1991-06-07 | 1991-06-07 | 積層セラミックインダクタンス素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4276191U JPH0745933Y2 (ja) | 1991-06-07 | 1991-06-07 | 積層セラミックインダクタンス素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04134807U JPH04134807U (ja) | 1992-12-15 |
| JPH0745933Y2 true JPH0745933Y2 (ja) | 1995-10-18 |
Family
ID=31923205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4276191U Expired - Lifetime JPH0745933Y2 (ja) | 1991-06-07 | 1991-06-07 | 積層セラミックインダクタンス素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0745933Y2 (ja) |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9064198B2 (en) | 2006-04-26 | 2015-06-23 | Murata Manufacturing Co., Ltd. | Electromagnetic-coupling-module-attached article |
| EP2166616B1 (en) | 2007-07-18 | 2013-11-27 | Murata Manufacturing Co. Ltd. | Wireless ic device |
| JPWO2009016937A1 (ja) * | 2007-07-30 | 2010-10-14 | 株式会社村田製作所 | チップ型コイル部品 |
| JP4609604B2 (ja) | 2008-05-21 | 2011-01-12 | 株式会社村田製作所 | 無線ｉｃデバイス |
| EP2290586B1 (en) | 2008-05-26 | 2014-06-25 | Murata Manufacturing Co., Ltd. | Wireless ic device system and method for authenticating wireless ic device |
| WO2010016345A1 (ja) | 2008-08-07 | 2010-02-11 | 株式会社村田製作所 | 積層インダクタ |
| WO2010021217A1 (ja) | 2008-08-19 | 2010-02-25 | 株式会社村田製作所 | 無線ｉｃデバイス及びその製造方法 |
| DE112009002384B4 (de) | 2008-11-17 | 2021-05-06 | Murata Manufacturing Co., Ltd. | Antenne und Drahtlose-IC-Bauelement |
| EP2385580B1 (en) | 2009-01-30 | 2014-04-09 | Murata Manufacturing Co., Ltd. | Antenna and wireless ic device |
| JP5510450B2 (ja) | 2009-04-14 | 2014-06-04 | 株式会社村田製作所 | 無線ｉｃデバイス |
| WO2010122685A1 (ja) | 2009-04-21 | 2010-10-28 | 株式会社村田製作所 | アンテナ装置及びその共振周波数設定方法 |
| CN102474009B (zh) | 2009-07-03 | 2015-01-07 | 株式会社村田制作所 | 天线及天线模块 |
| JP5201270B2 (ja) | 2009-09-30 | 2013-06-05 | 株式会社村田製作所 | 回路基板及びその製造方法 |
| JP5304580B2 (ja) | 2009-10-02 | 2013-10-02 | 株式会社村田製作所 | 無線ｉｃデバイス |
| WO2011045970A1 (ja) | 2009-10-16 | 2011-04-21 | 株式会社村田製作所 | アンテナ及び無線ｉｃデバイス |
| JP5418600B2 (ja) | 2009-10-27 | 2014-02-19 | 株式会社村田製作所 | 送受信装置及び無線タグ読み取り装置 |
| WO2011055702A1 (ja) | 2009-11-04 | 2011-05-12 | 株式会社村田製作所 | 無線ｉｃタグ、リーダライタ及び情報処理システム |
| WO2011055701A1 (ja) | 2009-11-04 | 2011-05-12 | 株式会社村田製作所 | 通信端末及び情報処理システム |
| JP5327334B2 (ja) | 2009-11-04 | 2013-10-30 | 株式会社村田製作所 | 通信端末及び情報処理システム |
| WO2011108340A1 (ja) | 2010-03-03 | 2011-09-09 | 株式会社村田製作所 | 無線通信モジュール及び無線通信デバイス |
| WO2011118379A1 (ja) | 2010-03-24 | 2011-09-29 | 株式会社村田製作所 | Ｒｆｉｄシステム |
| JP5630499B2 (ja) | 2010-03-31 | 2014-11-26 | 株式会社村田製作所 | アンテナ装置及び無線通信デバイス |
| CN104752813B (zh) | 2010-07-28 | 2018-03-02 | 株式会社村田制作所 | 天线装置及通信终端设备 |
| JP5423897B2 (ja) | 2010-08-10 | 2014-02-19 | 株式会社村田製作所 | プリント配線板及び無線通信システム |
| WO2012043432A1 (ja) | 2010-09-30 | 2012-04-05 | 株式会社村田製作所 | 無線ｉｃデバイス |
| CN103053074B (zh) | 2010-10-12 | 2015-10-21 | 株式会社村田制作所 | 天线装置及通信终端装置 |
| GB2501385B (en) | 2010-10-21 | 2015-05-27 | Murata Manufacturing Co | Communication terminal device |
| WO2012077413A1 (ja) * | 2010-12-08 | 2012-06-14 | 太陽誘電株式会社 | 積層チップインダクタ及びその製造方法 |
| JP5510560B2 (ja) | 2011-01-05 | 2014-06-04 | 株式会社村田製作所 | 無線通信デバイス |
| CN103299325B (zh) | 2011-01-14 | 2016-03-02 | 株式会社村田制作所 | Rfid芯片封装以及rfid标签 |
| CN104899639B (zh) | 2011-02-28 | 2018-08-07 | 株式会社村田制作所 | 无线通信器件 |
| JP5273326B2 (ja) | 2011-04-05 | 2013-08-28 | 株式会社村田製作所 | 無線通信デバイス |
| WO2012157596A1 (ja) | 2011-05-16 | 2012-11-22 | 株式会社村田製作所 | 無線ｉｃデバイス |
| KR101338173B1 (ko) | 2011-07-14 | 2013-12-06 | 가부시키가이샤 무라타 세이사쿠쇼 | 무선 통신 디바이스 |
| CN203553354U (zh) | 2011-09-09 | 2014-04-16 | 株式会社村田制作所 | 天线装置及无线器件 |
| JP5344108B1 (ja) | 2011-12-01 | 2013-11-20 | 株式会社村田製作所 | 無線ｉｃデバイス及びその製造方法 |
| WO2013125610A1 (ja) | 2012-02-24 | 2013-08-29 | 株式会社村田製作所 | アンテナ装置および無線通信装置 |
| WO2013153697A1 (ja) | 2012-04-13 | 2013-10-17 | 株式会社村田製作所 | Ｒｆｉｄタグの検査方法及び検査装置 |
-
1991
- 1991-06-07 JP JP4276191U patent/JPH0745933Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04134807U (ja) | 1992-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0745933Y2 (ja) | 積層セラミックインダクタンス素子 | |
| JPS6379307A (ja) | 積層トランス | |
| JP2001044038A (ja) | 積層電子部品 | |
| JP2000182834A (ja) | 積層型インダクタンス素子及びその製造方法 | |
| JPH11251178A (ja) | ４端子型積層コンデンサ | |
| JP2004079973A (ja) | Ｌｃ複合部品 | |
| JPH0744005Y2 (ja) | 積層セラミックインダクタンス素子 | |
| JP3444226B2 (ja) | 積層インダクタ | |
| JPS5889819A (ja) | チツプ・インダクタの製造方法 | |
| JPH0115159Y2 (ja) | ||
| JP2575368Y2 (ja) | 積層型ｌｃフィルタ | |
| JP2958804B2 (ja) | 積層チップコモンモードチョークコイル | |
| JP3409998B2 (ja) | チップ型インダクタアレイ | |
| JPH08236354A (ja) | 積層インダクタ | |
| JPH11162737A (ja) | 積層チップ電子部品 | |
| JP2607716Y2 (ja) | 積層ｌｃフィルタと回路基板との実装構造 | |
| JPS6031242Y2 (ja) | Ｌｃ複合部品 | |
| JPH09298438A (ja) | 積層チップｅｍｉ除去フィルタ | |
| JPS5943689Y2 (ja) | 積層トランス | |
| JP2604022Y2 (ja) | 積層セラミックインダクタ | |
| JPH0837108A (ja) | 積層トランス | |
| JPH05226154A (ja) | 積層セラミックインダクタとその製造方法 | |
| JPS6346566B2 (ja) | ||
| JPH0650312U (ja) | 高周波用積層セラミックインダクタ | |
| JPS584803B2 (ja) | 積層トランス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960409 |