JPH0745817A - 絶縁電極およびその製造方法 - Google Patents

絶縁電極およびその製造方法

Info

Publication number
JPH0745817A
JPH0745817A JP18473093A JP18473093A JPH0745817A JP H0745817 A JPH0745817 A JP H0745817A JP 18473093 A JP18473093 A JP 18473093A JP 18473093 A JP18473093 A JP 18473093A JP H0745817 A JPH0745817 A JP H0745817A
Authority
JP
Japan
Prior art keywords
electrode
insulator
insulating film
groove
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18473093A
Other languages
English (en)
Other versions
JP3082522B2 (ja
Inventor
Yoshinori Murakami
善則 村上
Yasushi Nakajima
靖志 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP05184730A priority Critical patent/JP3082522B2/ja
Publication of JPH0745817A publication Critical patent/JPH0745817A/ja
Application granted granted Critical
Publication of JP3082522B2 publication Critical patent/JP3082522B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【目的】平易な方法で、溝内のゲート電極と金属電極と
のコンタクトを形成しうる構造とその製造方法を提供す
る。 【構成】基板1表面の所定個所に幅がほぼ均一な溝を有
し、また基板表面に絶縁体(絶縁膜37)を有し、上記
の溝に埋め込まれた絶縁電極(絶縁ゲート7)が、一部
をこの絶縁体に挾まれて形成されており、この挾まれた
領域において絶縁電極の絶縁膜(層間絶縁膜6)にコン
タクト窓20が開けられ、そのコンタクト窓の部分で、
絶縁電極の導電体(ゲート電極5)が接続用の別電極
(ゲート金属17)に接続されるように構成された絶縁
電極。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、溝(トレンチ)内に埋
め込まれた絶縁電極と表面電極との接続構造およびその
製造方法に関する。
【0002】
【従来の技術】まず、本発明の関わる構造が利用される
典型的な例として、UMOS構造を例に取り、従来技術
を説明する。図12および図13はUMOS構造、すな
わちチャネルを基板の深さ方向に配置した縦型MOSデ
バイス構造の一例図であり、図12は平面図、図13は
図12中の線分A−A′を含んで紙面に垂直な断面を示
す断面図である。なお、図12においては、説明を簡単
にするために、表面の金属膜を除去した状態を示してい
る。以下、構造を簡単に説明する。図13において、1
0は基板であるn+型ドレイン領域、1はこれより低い
不純物濃度のn型ドレイン領域、2はp型チャネル領
域、2′はp+型コンタクト領域、3はn型のソース領
域、4はゲート絶縁膜、5はゲート電極、6は層間絶縁
膜である。そしてこのゲート絶縁膜4、ゲート電極5お
よび層間絶縁膜6を併せて「絶縁ゲート」7と呼ぶこと
にする。UMOS構造においては、表面から掘り込まれ
たU字型の溝の中に上記の絶縁ゲート7が形成されてい
る。また、11はドレイン電極である金属で、n+型ド
レイン領域10とオーミックコンタクトしている。さら
に13はソース電極である金属で、表面のn型ソース領
域3ならびにp型チャネル領域2′とオーミックコンタ
クトしている。チップは図12のごとく、素子領域、パ
ッド領域、ガードリングによって構成されている。図1
2において、中央部に縦縞状に示しているのは絶縁ゲー
トであり、この部分が素子領域である。また、33およ
び34はリード線のボンディングパッド領域である。具
体的には、この部分は分厚い酸化膜領域を示しており、
それぞれの酸化膜領域上に金属膜を有してリード線と接
続するようになっている。図13のゲート電極5は、何
らかの方法でこのボンディングパッド領域34の酸化膜
上の金属膜とオーミックコンタクトしなければならな
い。このための領域がコンタクト領域30である。この
コンタクト領域を形成する金属膜はゲート電極の一部で
あるが、前述のゲート電極5と区別するため、「ゲート
金属」17と呼ぶことにする。
【0003】次に、上記のような構造におけるゲート電
極5とゲート金属17との接続の典型的な構造と形成方
法について説明する。従来技術の常識から両者の接続方
法としては、(1)層間絶縁膜6にコンタクト窓を開け
てコンタクトする構造、(2)ゲート電極5を溝の外側
に引き出してゲート金属17とコンタクトする構造の2
通りが考えられる。まず、上記(1)の場合について説
明する。図14および図15は、上記(1)のようなコ
ンタクト構造の一例を示す図であり、図14は平面図、
図15は図14のA−A′断面図である。図14、図1
5に示すように、ゲート電極5とゲート金属17の接続
のために、絶縁ゲートの一部が広い形状になっており、
その一部に層間絶縁膜6をエッチングしてコンタクト窓
20が形成されている。なお、符号6′は絶縁膜、22
は接地された反対導電型拡散領域で、たとえばガードリ
ングの一部、37はボンディングパッド領域を形成する
絶縁膜であり、その他、図12と同符号は同じものを示
す。通常のフォトエッチング技術では、デザイン・ルー
ルというものが決められている。すなわち、フォト装置
の形成可能な最小線幅やエッチング時のサイドエッチン
グ量などにより、例えば絶縁ゲートのパターンとコンタ
クト窓のパターンの間には、ある余裕代を持たせなけれ
ばならない。例えば図14において、間隔Dは、コンタ
クト窓のパターンと絶縁電極用の溝のパターンとの間の
間隔であるが、これが一定以上ないと製造時に両者のパ
ターンのずれや、サイドエッチングによって電極短絡の
原因となる。その他、たとえばコンタクト窓の大きさ
C、コンタクト窓と電極金属のパターン間距離F、金属
パターン同志の間隔M、絶縁ゲート同志の間隔R、絶縁
ゲート幅Sなどを、プロセスにしたがって設けなければ
ならない。従って、絶縁ゲート用の溝はほとんどの領域
で幅Sで掘られているが、コンタクト領域のみは(D+
C+D)の幅にしなければならない。例えば、C、D、
Sが共に2μmであるときは、コンタクト領域のみは6
μm以上の幅にする必要がある。
【0004】次に、図16〜図19を用いて、上記の構
造の一実現方法を説明する。なお、図16〜図19は図
14中の折れ線B−B′に沿って見た断面図である。ま
ず、基板1上に絶縁ゲート用の溝を形成するためのマス
ク材100を形成してパターニングし、図16に示すよ
うに異方性ドライエッチングで溝を形成する。このマス
ク材100は例えば窒化膜である。次に、溝の内壁にゲ
ート絶縁膜4を形成し、図17に示すように導電性のポ
リシリコン5′を堆積させ、溝を埋め立てる。次に、表
面の凹凸を平坦にするようにポリシリコン5′をエッチ
ングし、図18に示すようにマスク材100を露出させ
る。そして露出したポリシリコン5′の表面部分を酸化
することによって層間絶縁膜6を形成する。次に、マス
ク材100を除去し、図19に示すように層間絶縁膜6
の一部にコンタクト窓20を形成する。これに金属膜を
堆積させ、パターニングすることにより、前記図14、
図15に示した構造を得ることが出来る。
【0005】しかし、上記の説明は概念的なものであ
り、実際には次のような困難がある。第1の問題は、図
16の工程で幅の違う溝を形成するときに発生する。一
般的な異方性ドライエッチングの機構は、電界加速によ
ってエッチングイオンがなるべく基板に垂直に侵入して
溝の底部のみを選択的にエッチングするようにし、さら
に底部で起こった反応の副生成物が溝の側壁に付着して
サイドエッチングを抑制する、という仕組みを持つ。す
なわち、溝底部へのエッチングイオンの供給量や副生成
物の発生量などにより、エッチングレートやエッチング
形状が決まることから、パターンの開口面積がエッチン
グの状況に影響する。よって、図14や図16に示すよ
うな溝幅が大きく異なるパターンでは、溝の深さやエッ
チング形状の均一性を取りにくいという困難がある。第
2の問題は、ポリシリコンの堆積・成形工程で発生す
る。ポリシリコンはCVD法などで堆積させるが、表面
には堆積せず、かつ溝の中だけ埋まるように堆積させる
ことはできず、図20に示すように表面の凹凸に沿って
至るところ均一な厚さに堆積する。もし、堆積させるポ
リシリコンの厚さを、幅の狭い素子領域の溝(図20
中、左の溝)が埋まるに十分なだけの量にすると、先の
例で言えば膜厚は最低1μmでよいが、この状態では図
20の右の広い幅の溝は埋めつくされない。この状況か
らマスク材100上のポリシリコンを除去する方法は3
つ考えられる。第1はこのままドライエッチングする方
法であるが、これでは幅の広いコンタクト領域の溝底部
のポリシリコンが消失してしまい、コンタクト窓が形成
できない。第2はレジストを表面に塗布し、表面を平坦
にした後、レジストとポリシリコンを同じ割合でエッチ
ングする条件でドライエッチングする方法である。これ
ならコンタクト領域の溝底部のポリシリコンは保護され
る。しかし、溝の深さは通常、数μmあるので、そうや
って残した溝底部のポリシリコンの表面にコンタクト窓
用のレジストパターンを形成することは困難である。第
3の方法として、初めからポリシリコンをコンタクト領
域の幅を埋めうる分だけ、十分厚く堆積させるという方
法がある。すなわち、先の例で言えば幅6μmの溝が埋
まるように3μm以上のポリシリコンを堆積させること
になるが、表面の平坦性を上げようとすれば、それ以上
の厚さ堆積させる必要がある。この方法では、堆積自体
が面倒なものとなるし、次の工程で堆積したポリシリコ
ンをエッチバックするのが容易でなくなる。
【0006】次に、前記(2)の構造、すなわちゲート
電極5を溝の外側に引き出してゲート金属とコンタクト
する構造を説明する。図21は上記構造の平面図、図2
2は図21のA−A′断面図である。この構造は、ポリ
シリコンの一部(5′の部分)が溝の外に存在し、この
場所にコンタクト窓を形成するものである。次に、図2
1、図22の構造を実現する一製造方法を図23および
図24を用いて説明する。まず、基板表面にマスク材を
パターニングして、溝を掘り、ゲート絶縁膜を形成する
ところまでは前記図16と同じである。次に、図23に
示すように幅の狭い素子領域の溝が埋まる分だけの導電
性ポリシリコンを堆積させる。そして、コンタクト窓を
形成しようとする場所をレジスト102で保護する。そ
して、その他の部分をエッチングし、次にレジスト10
2を除去し、ポリシリコン表面を酸化することで層間絶
縁膜6を形成する。図24はこの状態を示す。その後
は、絶縁膜37の上の部分に形成されたポリシリコン膜
5′上にコンタクト窓を形成すればよい。しかし、この
構造と製造方法にも、以下のような問題がある。第1
は、図24のフォト・パターニング工程がひとつ増える
ことである。これは製造に要する時間とコストが多く掛
かることを意味している。また、このフォト工程にして
もポリシリコンの厚さが厚くなると、下地のアライメン
トマークが判読しにくくなるので、ポリシリコンの膜厚
には限度がある。すなわち、この方法は或る程度ポリシ
リコンの膜厚が薄く、細いゲート幅の場合にしか適用で
きないことになる。第2に、もし上記の問題を解決した
としても、2〜3μmの段差のある表面に後の工程でフ
ォトレジストを塗布するのが困難になる。コンタクト窓
を形成したい領域はレジストが薄くなるし、大きな段差
はその周辺部のレジスト膜厚の均一性にも影響する。い
ずれにせよ、この方法は限定された条件でのみ有効なも
ので、普遍性に欠ける。
【0007】
【発明が解決しようとする課題】上記のように、第1の
従来例では、幅の違う溝を設ける必要があるため、コン
タクト窓を形成する工程で困難が生じた。また、第2の
従来例では、製造コストが上昇するし、限られた条件で
しか使えないという問題があった。本発明は上記のよう
な従来技術の問題点を解決するためになされたものであ
り、平易な方法で、溝内のゲート電極と金属電極とのコ
ンタクトを形成しうる構造とその製造方法を提供するこ
とを目的とする。
【0008】
【課題を解決するための手段】上記の目的を達成するた
め、本発明においては特許請求の範囲に記載するような
構成をとる。すなわち、請求項1に記載の発明において
は、基板表面の所定個所に幅がほぼ均一な溝を有し、ま
た基板表面に絶縁体を有し、上記の溝に埋め込まれた絶
縁電極が、一部をこの絶縁体に接し、かつ挾まれて形成
されており、この挾まれた領域において絶縁電極の絶縁
膜にコンタクト窓が開けられ、そのコンタクト窓の部分
で、絶縁電極の導電体が接続用の別電極に接続される構
成である。なお、上記の各部分は、例えば、後記図1〜
図3の実施例における次の部分に相当する。すなわち、
上記絶縁体はパッド用の絶縁膜37に、上記絶縁電極は
絶縁ゲート7に、上記絶縁膜はゲート絶縁膜4と層間絶
縁膜6に、上記導電体はゲート電極5に、上記別電極は
ゲート金属17に、上記コンタクト窓はコンタクト窓2
0に、それぞれ相当する。また、請求項2に記載の発明
は、上記コンタクト窓の部分で、上記絶縁電極の導電体
部分が周辺の上記絶縁体よりも突出している構成であ
る。この構成は、特に図11の実施例に顕著に示されて
いる。
【0009】また、請求項3に記載の製造方法として
は、基板表面の特定領域に絶縁体を形成し、この絶縁領
域の一部に挾まれるように接して溝を形成し、この溝の
内壁に第1の絶縁膜を形成し、さらにその内部に導電体
となる電極材料を形成し、その上部に第2の絶縁膜を形
成して絶縁電極を完成する。そして上記絶縁体に挾まれ
た部分の第2の絶縁膜の一部を除去することによってコ
ンタクト窓を形成して上記導電体を露出させるものであ
る。上記のようにして形成した絶縁電極に、金属膜を蒸
着して、これをパターニングすることにより、コンタク
ト窓の部分で、絶縁電極の導電体に別電極を接続するこ
とが出来る。なお、上記の第1の絶縁膜は、例えば後記
図1〜図3の実施例におけるゲート絶縁膜4に相当し、
同じく、第2の絶縁膜は層間絶縁膜6に相当する。ま
た、請求項4に記載の製造方法は、請求項2に記載の構
造を実現する方法であり、請求項2のコンタクト窓を形
成する工程において、上記絶縁体の一部を残す範囲内で
オーバーエッチングを施し、周囲の上記絶縁体から上記
導体部分を突出させるものである。また、請求項5に記
載の製造方法は、上記絶縁体と上記第1の絶縁膜の表面
に、上記第2の絶縁膜をエッチングする液ではエッチン
グされにくい第3の膜を形成する工程を設けたものであ
る。なお、第1の絶縁膜を、例えば、酸化膜と窒化膜の
複合材料で構成するようにすると、工程上、上記絶縁体
の表面は窒化膜で覆われることになり、また、第2の絶
縁膜を酸化膜として、弗化水素酸でウエットエッチング
すれば、窒化膜は殆どエッチングされないので、上記の
条件を満たすことが出来る。
【0010】
【作用】上記のごとく、本発明の構造においては、絶縁
電極(例えば絶縁ゲート7)を納める溝の形は一定幅の
均一な形状となっている。そして複数の絶縁電極の導電
体(例えばゲート電極5)の上に跨って共通のコンタク
ト窓を開け、その上に別電極(例えばゲート金属17)
を設けて複数の導電体を共通に接続するようになってい
る。このような構造とすれば、ゲート電極用のポリシリ
コンの厚さは素子領域の溝幅のみに規定され、堆積させ
る厚さも無駄に厚くなることがない。また、プレーナ技
術による製造を困難にするような大きな段差を生むこと
もない。さらにこの技術は溝幅が微細になった場合で
も、逆に大きい場合でも普遍的に通用する。したがっ
て、通常のプレーナ技術によって製造コストを上げるこ
となく、絶縁電極と別電極とのコンタクトを形成するこ
とができる。本発明においては、厚い絶縁体が絶縁電極
の一部に接し、かつそれを挾み込み、絶縁電極の薄い絶
縁膜を厚い絶縁体ごとエッチングしてコンタクト窓を形
成するようになっているので、埋め込まれた絶縁電極の
幅(溝の幅)が狭く、コンタクト窓用のマスクパターン
が形成出来ないような場合でも、確実にコンタクトを形
成することが出来る。
【0011】また、請求項2に記載の構造においては、
各導電体の接続部分は絶縁体(例えばパッド用の絶縁膜
37)よりも上方に突出し、その突出した部分が別電極
(例えばゲート金属17)内に入り込んで相互に接続さ
れるようになっている。このように導電体を積極的に突
出させることで、導電体と別電極とのコンタクト面積を
増やすことが可能である。
【0012】また、本発明の製造方法によれば、従来例
に示したような製造上の困難さはなく、余分なフォト・
エッチング工程を追加する必要もなく、通常のプレーナ
技術によって形成することができる。したがって、これ
らの工程の合間にこの構造が利用される素子領域の形成
工程が入っても、互いのプロセスに干渉することはな
い。また、請求項5に記載の方法によれば、第2の絶縁
膜(例えば層間絶縁膜6)をエッチングしてコンタクト
窓を形成する工程において、絶縁体(例えばパッド用の
絶縁膜37)がエッチングされないので、絶縁体の厚さ
を上記のエッチング分を見込んで予め厚く形成しておく
必要がなくなる。
【0013】
【実施例】以下、本発明を実施例を用いて説明する。図
1〜図3は、本発明の第1の実施例を示す図であり、図
1はコンタクト領域の平面図、図2は図1中の線分A−
A′を含んで紙面に垂直な断面図、図3は同じくB−
B′断面図である。なお、この図1〜図3は、前記図1
2および図13を用いて説明したUMOSなどのような
埋め込まれた絶縁電極を有する素子において、埋め込ま
れた電極と表面の金属膜との接続部分(図12中のコン
タクト領域30)に利用される構造である。従って、理
解を容易にするため、以下の各部名称もMOSトランジ
スタの用語を使用することにする。まず構造を説明す
る。1は基板であるn型ドレイン領域、4はゲート絶縁
膜、5はゲート電極、6は層間絶縁膜である。そしてこ
のゲート絶縁膜4、ゲート電極5および層間絶縁膜6を
併せて「絶縁ゲート」7と呼ぶことにする。17はゲー
ト電極の一部である金属で、「ゲート金属」と呼ぶこと
にする。ゲート金属17はコンタクト窓20を介してゲ
ート電極5とオーミックコンタクトしている。また、3
7はパッド用の絶縁膜である。これは通常、絶縁のため
とボンディング時の衝撃に耐えうるため、数百nmの厚
さに造られている。本実施例の構造では、絶縁ゲート7
は直線状の単純な形状であり、そのための溝の形も一定
幅の均一な形状となっている。そして複数の絶縁ゲート
のゲート電極5の上に跨って共通のコンタクト窓20を
開け、その上にゲート金属17を設けて複数のゲート電
極を共通に接続するようになっている。また、各ゲート
電極5の接続部分はパッド用の絶縁膜37よりも上方に
突出し、その突出した部分がゲート金属17内に入り込
んで相互に接続されるようになっている。このような構
造とすれば、ゲート電極用のポリシリコンの厚さは素子
領域の溝幅のみに規定され、堆積させる厚さも無駄に厚
くなることがない。また、プレーナ技術による製造を困
難にするような大きな段差を生むこともない。さらにこ
の技術は溝幅が微細になった場合でも、逆に大きい場合
でも普遍的に通用する。
【0014】次に、上記構造の製造方法の一実施例を図
4〜図8の斜視図に基づいて説明する。まず、図4に示
すように、基板1の上にボンディング・パッド用の酸化
膜(絶縁膜37)を形成する。なお、ポリシリコンのエ
ッチバックの際、サイドウォールが酸化膜の側壁に残る
のを避けたい場合には、この絶縁膜37の形状を、図4
に示すように、LOCOS法などによって周辺部の厚さ
がなだらかに減少する形状に形成しておくとよい。もち
ろん、導電性ポリシリコンのサイドウォールが残っても
差し支えない場合は、その限りではない。次に、図5に
示すように、溝用のマスク材101を堆積させ、ついで
レジスト膜110を形成し、溝用のパターンを形成す
る。このとき、溝のパターンの一部が絶縁膜37に掛か
っているようにする。なお、マスク材101は、例えば
薄い酸化膜とその上の窒化珪素膜という多層構造をして
いても構わない。次に、酸化膜用のドライエッチングに
よって露出した絶縁膜37を成形する。このとき、エッ
チング条件によっては基板の半導体領域も多少エッチン
グされ、結果的にコンタクト領域の溝の深さが素子領域
より僅かに浅くなってしまうが、コンタクト領域におけ
る溝の深さは素子領域ではないので問題にならない。つ
いで基板領域1をエッチングし、図6に示す構造を形成
する。次に、溝の内壁にゲート絶縁膜4を形成し、さら
に溝が埋めつくされるように、導電性のポリシリコン
5′を堆積させる。そして、表面を平坦化するエッチン
グを施し、図7のように溝の内部のみにポリシリコン
5′が残るようにし、マスク材101を露出させる。そ
して、ポリシリコン5′の表面を酸化して層間絶縁膜6
を形成し、マスク材101を除去し、さらにレジストパ
ターンとエッチングによってコンタクト窓20を形成し
て等方性エッチングを施し、レジストを除去して図8の
形状を実現する。このエッチングにおいて、コンタクト
窓の部分では露出した層間絶縁膜6のみが完全にエッチ
ングされ、絶縁膜37は完全には除去せずに残すことが
必要である。このために、例えば絶縁膜37の厚さは7
00nmとし、層間絶縁膜6の厚さは300nmとす
る。この状態で絶縁膜37を300nm削る条件でエッ
チング処理を施せば、コンタクトホールは開き、周辺に
は、なお厚さ400nmの絶縁膜37が残ることにな
る。コンタクト窓20の周辺部にはワイヤ・ボンディン
グなどの強い物理力が働くわけではないので、この程度
の絶縁膜厚でも問題ない。また、これらの絶縁膜を多少
オーバーエッチングすると、ポリシリコン5′が突出し
てゲート金属17とのコンタクト面積を増やすことがで
きる。次に、図8の構造にアルミニウムなどの金属膜か
らなるゲート金属17を蒸着し、パターニングすること
によって図1〜図3の構造を得ることが出来る。以上に
説明したように、この製造方法によれば、従来例に示し
たような製造上の困難さはなく、余分なフォト・エッチ
ング工程を追加する必要もなく、通常のプレーナ技術に
よって形成することができる。したがって、これらの工
程の合間にこの構造が利用される素子領域の形成工程が
入っても、互いのプロセスに干渉することはない。
【0015】次に、図9は、本発明の第2の実施例の平
面図である。この実施例は、図1のコンタクト領域にお
いて、各絶縁ゲート7を納める各溝を横断する溝を設
け、コンタクト面積を広く取ったものである。このよう
にコンタクト面積を増やすなどの理由で、図9のように
コンタクト部の形状を複雑にしても構わない。なお、図
9の構造においても、各溝(横断する溝も含む)の幅は
均一であり、したがって図1の実施例と同様の作用、効
果がある。
【0016】次に、図10は本発明の第3の実施例図で
あり、前記図1中の線分B−B′方向における断面図
(図1とは一致しない)を示す。この実施例は、溝の幅
が広くて内部を導電性のポリシリコンで埋めつくせない
絶縁ゲートの場合であり、このような場合でも本発明は
適用できる。このような構造の製造方法は、例えば、溝
の内部にゲート絶縁膜を形成した後、数百nmの適当な
ポリシリコンを堆積させた後、さらに残った溝にBPS
G8を堆積させ、加熱によって表面を平坦化する。そし
て、BPSG8をまずエッチバックし、それ以後は、前
記図7以降の工程を行なえばよい。
【0017】また、図11は本発明の第4の実施例図で
あり、前記図1中の線分B−B′方向における断面図
(図1とは一致しない)を示す。図11に示すごとく、
前記図10においてBPSG8を埋めずに、そのままポ
リシリコンの表面を酸化して層間絶縁膜6を形成し、レ
ジストを塗布して溝の凹凸を埋め、コンタクト窓の領域
のレジストを除去して、コンタクト窓を開けることも可
能である。この場合、溝の内部のレジストの除去され具
合が中途半端でも、表面付近にコンタクト窓を形成でき
るので、問題ない。また、図11に示すごとく、コンタ
クト窓のために酸化膜をエッチングする際、ポリシリコ
ンを積極的に突出させることで、ゲート電極5とゲート
金属17のコンタクト面積を増やすことも可能である。
例えば、ポリシリコンの厚さを500nm、層間絶縁膜
6の厚さを100nm、絶縁膜37の厚さを1.5μm
程度に設定しておき、ポリシリコンを500nm以上突
出させれば、コンタクト面積を約3倍にすることができ
る。すなわち、この方法を用いれば、将来、図1の絶縁
ゲート7の幅が数百nm程度に微小化されても、図11
のようにゲート電極5の側面でコンタクト面積を稼ぐこ
とにより、十分なコンタクト面積を確保してゲート電極
5とゲート金属17をコンタクトさせることができるこ
とを示している。
【0018】また、コンタクト領域の溝端部は電界が集
中しやすいので、前記図2のように接地された反対導電
型拡散領域(図2中にpと記した部分)、たとえばガー
ドリングの一部によって基板内の溝端部を包み込むとよ
い。また、以上の説明ではボンディング・パッドに使わ
れる絶縁膜37と層間絶縁膜6が同じ材質で構成されて
いるとして説明したが、両者の材質が違っていても構わ
ない。例えば、ゲート絶縁膜4を酸化膜と窒化膜の複合
材料で構成するようにすると、工程上、絶縁膜37の表
面は窒化膜で覆われる。図8の工程で層間絶縁膜を、例
えば弗化水素酸でウエットエッチングすれば、窒化膜は
殆どエッチングされないので、絶縁膜37の形状を殆ど
変化させずにおくことができる。前記図8の説明におい
ては、コンタクト窓形成工程のために絶縁膜37の膜厚
が制限されていたが、上記のようにすれば、膜厚の制限
をなくすことが出来る。
【0019】
【発明の効果】以上、説明した本発明の構造ならびに製
造方法によれば、(1)製造コストが上がらない、
(2)どんな幅のトレンチでもゲート電極にコンタクト
窓を形成できる、(3)コンタクト窓のパターンを微細
に形成する必要がない、(4)通常のプレーナ技術で実
現でき、利用する素子本体のプロセスに干渉しない、等
の多くの優れた効果が得られる。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示す図であり、コンタ
クト領域の平面図。
【図2】図1中の線分A−A′を含んで紙面に垂直な断
面図。
【図3】図1中の線分B−B′を含んで紙面に垂直な断
面図。
【図4】図1〜図3の構造の製造方法を説明するための
斜視図。
【図5】図1〜図3の構造の製造方法を説明するための
斜視図。
【図6】図1〜図3の構造の製造方法を説明するための
斜視図。
【図7】図1〜図3の構造の製造方法を説明するための
斜視図。
【図8】図1〜図3の構造の製造方法を説明するための
斜視図。
【図9】本発明の第2の実施例の平面図。
【図10】本発明の第3の実施例の断面図。
【図11】本発明の第4の実施例の断面図。
【図12】縦型MOSデバイス構造の一例の平面図。
【図13】図12中の線分A−A′を含んで紙面に垂直
な断面を示す断面図。
【図14】コンタクト構造の一例を示す平面図。
【図15】図14のA−A′断面図。
【図16】図14中の折れ線B−B′に沿って見た断面
図。
【図17】図14中の折れ線B−B′に沿って見た断面
図。
【図18】図14中の折れ線B−B′に沿って見た断面
図。
【図19】図14中の折れ線B−B′に沿って見た断面
図。
【図20】図14中の折れ線B−B′に沿って見た断面
図。
【図21】コンタクト構造の一例の平面図。
【図22】図21のA−A′断面図。
【図23】図21、図22の構造を実現する一製造方法
を説明するための断面図。
【図24】図21、図22の構造を実現する一製造方法
を説明するための断面図。
【符号の説明】
1…基板であるn型ドレイン領域 8…BPS
G 4…ゲート絶縁膜 17…ゲート
金属 5…ゲート電極 20…コンタ
クト窓 5′…ポリシリコン 37…パッド
用の絶縁膜 6…層間絶縁膜 101…溝用の
マスク材 7…絶縁ゲート 110…レジス
ト膜

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】半導体基体の一主面に臨んで蝕刻された幅
    がほぼ均一な溝の内部に、導体部分とその周囲を覆う絶
    縁膜とからなる絶縁電極を有し、 上記主面に接して絶縁体を有し、 上記絶縁電極の一部分は上記絶縁体に接して、かつ挾ま
    れており、 上記絶縁電極のうち上記絶縁体に挾まれた部分で、表面
    に露出した上記絶縁膜の一部にコンタクト窓が開けられ
    て上記導体部分が露出し、 上記コンタクト窓の部分で、露出した上記導体部分が別
    電極に接続されている、 ことを特徴とする絶縁電極。
  2. 【請求項2】上記コンタクト窓の部分で、上記絶縁電極
    の導電体部分が周辺の上記絶縁体よりも突出しており、 上記コンタクト窓の部分で、露出し、かつ突出した上記
    導体部分が別電極に接続されている、 ことを特徴とする請求項1に記載の絶縁電極。
  3. 【請求項3】半導体基体の一主面に接した特定領域に絶
    縁体を形成する工程と、 上記主面と上記絶縁体に接して表面にマスク膜を形成す
    る工程と、 上記絶縁体の一部と、上記主面の一部とを露出させるよ
    うに、上記マスク膜に所定のパターンを形成する工程
    と、 上記マスク膜をマスクにして表面に露出した上記絶縁体
    を蝕刻する工程と、 上記マスク膜をマスクにして表面に露出した上記半導体
    基体を蝕刻し、幅がほぼ均一な溝を形成する工程と、 蝕刻された溝の内壁に第1の絶縁膜を形成する工程と、 導体部分となる電極材料を上記溝の内部にのみ形成する
    工程と、 上記導体部分の表面に露出した部分に第2の絶縁膜を形
    成し、絶縁電極を完成させる工程と、 上記絶縁電極が上記絶縁体に接する部分で、第2のマス
    ク膜を形成する工程と、 上記第2のマスク膜に少なくとも上記溝より幅の広い窓
    を形成する工程と、 上記マスク膜をマスクにして、上記絶縁体の一部を残す
    範囲内で上記絶縁体と上記第2の絶縁膜とをエッチング
    してコンタクト窓を形成する工程と、 を少なくとも含むことを特徴とする絶縁電極の製造方
    法。
  4. 【請求項4】上記コンタクト窓を形成する工程におい
    て、 上記絶縁体の一部を残す範囲内でオーバーエッチングを
    施し、周囲の上記絶縁体から上記導体部分を突出させ
    る、 ことを特徴とする請求項3に記載の絶縁電極の製造方
    法。
  5. 【請求項5】上記絶縁体と上記第1の絶縁膜の表面に、
    上記第2の絶縁膜をエッチングする液ではエッチングさ
    れにくい第3の膜を形成する工程を含む、 ことを特徴とする請求項3または請求項4に記載の絶縁
    電極の製造方法。
JP05184730A 1993-07-27 1993-07-27 絶縁電極およびその製造方法 Expired - Fee Related JP3082522B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05184730A JP3082522B2 (ja) 1993-07-27 1993-07-27 絶縁電極およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05184730A JP3082522B2 (ja) 1993-07-27 1993-07-27 絶縁電極およびその製造方法

Publications (2)

Publication Number Publication Date
JPH0745817A true JPH0745817A (ja) 1995-02-14
JP3082522B2 JP3082522B2 (ja) 2000-08-28

Family

ID=16158367

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05184730A Expired - Fee Related JP3082522B2 (ja) 1993-07-27 1993-07-27 絶縁電極およびその製造方法

Country Status (1)

Country Link
JP (1) JP3082522B2 (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332727A (ja) * 2000-05-24 2001-11-30 Fuji Electric Co Ltd トレンチゲート型半導体装置
JP2002368221A (ja) * 2001-06-08 2002-12-20 Nec Corp 縦型mosfetを備えた半導体装置およびその製造方法
JP2002373988A (ja) * 2001-06-14 2002-12-26 Rohm Co Ltd 半導体装置およびその製法
JP2003309263A (ja) * 2002-03-22 2003-10-31 Siliconix Inc トレンチゲートmisデバイスの構造及び製造方法
JP2006100494A (ja) * 2004-09-29 2006-04-13 Nec Electronics Corp 縦型mosfet
US7176521B2 (en) 2004-03-10 2007-02-13 Kabushiki Kaisha Toshiba Power semiconductor device
JP2007299970A (ja) * 2006-05-01 2007-11-15 Toshiba Corp 半導体装置及びその製造方法
JP2009038318A (ja) * 2007-08-03 2009-02-19 Toshiba Corp 半導体装置
JP2011187759A (ja) * 2010-03-10 2011-09-22 New Japan Radio Co Ltd 半導体装置およびその製造方法
JP2012039133A (ja) * 2011-09-30 2012-02-23 Rohm Co Ltd 半導体装置およびその製法
JP2012129544A (ja) * 2007-02-16 2012-07-05 Power Integrations Inc トランジスタ
JP2014150148A (ja) * 2013-01-31 2014-08-21 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
US9419129B2 (en) 2009-10-21 2016-08-16 Vishay-Siliconix Split gate semiconductor device with curved gate oxide profile
US10234486B2 (en) 2014-08-19 2019-03-19 Vishay/Siliconix Vertical sense devices in vertical trench MOSFET
US10325988B2 (en) 2013-12-13 2019-06-18 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped field plates
US10453953B2 (en) 2010-03-02 2019-10-22 Vishay-Siliconix Structures and methods of fabricating dual gate devices
US11114559B2 (en) 2011-05-18 2021-09-07 Vishay-Siliconix, LLC Semiconductor device having reduced gate charges and superior figure of merit
US11218144B2 (en) 2019-09-12 2022-01-04 Vishay-Siliconix, LLC Semiconductor device with multiple independent gates
US11217541B2 (en) 2019-05-08 2022-01-04 Vishay-Siliconix, LLC Transistors with electrically active chip seal ring and methods of manufacture

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332727A (ja) * 2000-05-24 2001-11-30 Fuji Electric Co Ltd トレンチゲート型半導体装置
JP2002368221A (ja) * 2001-06-08 2002-12-20 Nec Corp 縦型mosfetを備えた半導体装置およびその製造方法
JP2002373988A (ja) * 2001-06-14 2002-12-26 Rohm Co Ltd 半導体装置およびその製法
JP2012060147A (ja) * 2002-03-22 2012-03-22 Siliconix Inc トレンチゲートmisデバイスの構造及び製造方法
JP2003309263A (ja) * 2002-03-22 2003-10-31 Siliconix Inc トレンチゲートmisデバイスの構造及び製造方法
US9324858B2 (en) 2002-03-22 2016-04-26 Vishay-Siliconix Trench-gated MIS devices
US7176521B2 (en) 2004-03-10 2007-02-13 Kabushiki Kaisha Toshiba Power semiconductor device
JP2006100494A (ja) * 2004-09-29 2006-04-13 Nec Electronics Corp 縦型mosfet
JP2007299970A (ja) * 2006-05-01 2007-11-15 Toshiba Corp 半導体装置及びその製造方法
JP2012129544A (ja) * 2007-02-16 2012-07-05 Power Integrations Inc トランジスタ
US9601613B2 (en) 2007-02-16 2017-03-21 Power Integrations, Inc. Gate pullback at ends of high-voltage vertical transistor structure
JP2009038318A (ja) * 2007-08-03 2009-02-19 Toshiba Corp 半導体装置
US9419129B2 (en) 2009-10-21 2016-08-16 Vishay-Siliconix Split gate semiconductor device with curved gate oxide profile
US9893168B2 (en) 2009-10-21 2018-02-13 Vishay-Siliconix Split gate semiconductor device with curved gate oxide profile
US10453953B2 (en) 2010-03-02 2019-10-22 Vishay-Siliconix Structures and methods of fabricating dual gate devices
JP2011187759A (ja) * 2010-03-10 2011-09-22 New Japan Radio Co Ltd 半導体装置およびその製造方法
US11114559B2 (en) 2011-05-18 2021-09-07 Vishay-Siliconix, LLC Semiconductor device having reduced gate charges and superior figure of merit
JP2012039133A (ja) * 2011-09-30 2012-02-23 Rohm Co Ltd 半導体装置およびその製法
JP2014150148A (ja) * 2013-01-31 2014-08-21 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
US10325988B2 (en) 2013-12-13 2019-06-18 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped field plates
US10444262B2 (en) 2014-08-19 2019-10-15 Vishay-Siliconix Vertical sense devices in vertical trench MOSFET
US10527654B2 (en) 2014-08-19 2020-01-07 Vishay SIliconix, LLC Vertical sense devices in vertical trench MOSFET
US10234486B2 (en) 2014-08-19 2019-03-19 Vishay/Siliconix Vertical sense devices in vertical trench MOSFET
US11217541B2 (en) 2019-05-08 2022-01-04 Vishay-Siliconix, LLC Transistors with electrically active chip seal ring and methods of manufacture
US11218144B2 (en) 2019-09-12 2022-01-04 Vishay-Siliconix, LLC Semiconductor device with multiple independent gates

Also Published As

Publication number Publication date
JP3082522B2 (ja) 2000-08-28

Similar Documents

Publication Publication Date Title
JP3082522B2 (ja) 絶縁電極およびその製造方法
JP3961044B2 (ja) 電子回路装置
JPH05304297A (ja) 電力用半導体装置およびその製造方法
JP3116360B2 (ja) 自己整合型コンタクトホールの形成方法及び半導体装置
KR100439242B1 (ko) 반도체 기판 내에서 고립 트렌치에 인접하게 접촉 개방부를 형성하는 방법 및 그 반도체 구조
US5063176A (en) Fabrication of contact hole using an etch barrier layer
JP3123092B2 (ja) 半導体装置の製造方法
JP3114931B2 (ja) 導電体プラグを備えた半導体装置およびその製造方法
US5100828A (en) Method of manufacturing a semiconductor memory using dummy source/drain contacting method
US6225175B1 (en) Process for defining ultra-thin geometries
JP2745970B2 (ja) 半導体装置の製造方法
JP2002217128A (ja) 半導体素子の製造方法
JP3065525B2 (ja) 半導体素子の配線形成方法
JPH0817918A (ja) 半導体装置及びその製造方法
JP3483090B2 (ja) 半導体装置の製造方法
WO2021022811A1 (zh) 半导体结构及其形成方法
KR0120568B1 (ko) 반도체 소자의 접속장치 및 그 제조방법
TW200414441A (en) Memory device that comprises a self-aligned contact and fabrication method thereof
JP3403018B2 (ja) 半導体装置及びその製造方法
KR20000027911A (ko) 반도체 장치의 콘택 형성 방법
KR100363076B1 (ko) 트랜치와로코스조합형소자분리방법
JP2574910B2 (ja) 半導体装置の製造方法
JPH0786205A (ja) 半導体装置およびその製造方法
JPH0582548A (ja) 半導体装置
KR20040008687A (ko) 반도체 소자의 자기 정렬 콘택홀 형성방법

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080630

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090630

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20090630

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100630

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110630

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120630

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees