JPH0744864B2

JPH0744864B2 - Ｐｌｌ速度制御回路

Info

Publication number: JPH0744864B2
Application number: JP1129371A
Authority: JP
Inventors: 洋石井; 正昭尾崎
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1989-05-22
Filing date: 1989-05-22
Publication date: 1995-05-15
Anticipated expiration: 2010-05-15
Also published as: EP0399475A3; EP0399475B1; JPH02307385A; DE69026423T2; DE69026423D1; EP0399475A2; US5115172A

Description

【発明の詳細な説明】＜産業上の利用分野＞本発明は２以上の制御対象を所定の速度比で制御するPL
L速度制御回路に関する。

＜従来の技術＞２以上の制御対象を所定の速度比で制御することが必要
な例としては原稿台固定方式の電子写真複写機が掲げら
れる。この種の電子写真複写機は、原稿面から感光体ド
ラムまでの光路長をその走査位置にかかわらず一定にす
る必要があることから、原稿に光を照射する光源等を搭
載した第１ミラーベースと、原稿で反射された光を感光
体ドラムに導くための反射ミラーやレンズ等を搭載した
第２ミラーベースとを２対１の速度比で原稿走査方向に
駆動させるようになっている。従来は、ワイヤ・プーリ
機構でもって機械的に２対１の速度比で移動規制し、ワ
イヤ・プーリ機構に連結された回転モータを制御するこ
とにより、第１ミラーベースと第２ミラーベースとを駆
動させるようにしていた。だが、このワイヤ・プーリ機
構を用いた方式では、駆動力の伝達系にワイヤという弾
性体が介在しているがために、電子写真複写機の高速化
に対応することができず、この観点から２台のリニアモ
ータを用いた方式のものが開発されるに至った。この方
式を採る電子写真複写機は、第１ミラーベースと第２ミ
ラーベースとを２台のリニアモータでもって独立に駆動
させるとともに２台のリニアモータを２つのPLL速度制
御回路で夫々制御するようにして、これらを２対１の速
度比で安定して駆動させるようにしていた。

＜発明が解決しようとする課題＞しかしながら、上記従来例による場合には、２台のリニ
アモータの制御系が互いに異なる２つのPLL速度制御回
路でもって夫々速度制御していることから、次に述べる
ような問題が生じる。即ち、個々のリニアモータの速度
制御については問題はないが、装置が運転される過程
で、第１ミラーベースと第２ミラーベースとの位置関
係、言い換えると、原稿面から感光体ドラムまでの光路
長が様々な要因でずれても、これが自動的に修正され
ず、結果として複写画像にピントずれが発生する。この
原因は各リニアモータの速度と位相とが個々に管理され
ている他、所謂ロックレンジを外れると引き込み位置に
戻されないからであり、この影響は時間の経過とともに
益々大きくなる。本来、２台のリニアモータを用いた方
式の電子写真複写機は、高速化に非常に適しているので
あるが、この欠点が性能アップを推進する上で非常に大
きな障害となっている。

本発明は上記事情に鑑みて創案されたものであり、第１
の制御対象と第２の制御対象とを所定の速度比で制御す
るとともに同期運転させることができるPLL速度制御回
路を提供することを目的とする。

＜課題を解決するための手段＞本発明にかかるPLL速度制御回路は、第１図に示すよう
な構成となっている。即ち、移動量検出の分解能が何れ
もx_pであるリニアエンコーダであって、制御対象10a、1
0bの移動量を夫々検出するリニアエンコーダ4a、4bと、
リニアエンコーダ4a、4bから出力されたエンコーダパル
スX_FBa、X_FBbを各々カウントし、当該デジタルカウント
値を制御対象10a、10bの位置情報として夫々出力するス
トローク位置検出部5a、5bと、制御対象10a、10bの目標
速度をv_a、v_bとするとき、クロックパルスＴを各々分周
することにより時間間隔t_a（＝x_p/v_a）、t_b（＝x_p/v_b）
の基準パルスT_REFa、T_REFbを夫々生成する基準パルス発
生部2a、2bと、基準パルスT_REFa、T_REFbを各々カウント
し、当該デジタルカウント値を制御対象10a、10bの位置
指令として夫々出力するストローク位置命令部3a、3b
と、ストローク位置検出部5a、5bの各カウントデジタル
値とストローク位置命令部3a、3bの各カウントデジタル
値とを夫々減算比較し、当該減算比較結果をX_1ER、X_2ER
として出力する位置偏差算出部6a、6bと、基準パルスT
_REFa、T_REFbの立ち上がりとエンコーダパルスX_FBa、X
_FBbの立ち上がりとの間の各位相差Δt_a（０≦Δt_a＜
t_a）、Δt_b（０≦Δt_b＜t_b）を夫々検出し、当該検出結
果を前記クロックパルスの数で表したP_1ER、P_2ERとして
夫々出力する位置差算出部7a、7bと、K_a（＝t_a/x_p）・X
_1ER＋P_1ER、K_b（＝t_b/x_p）・X_2ER＋P_2ERの各演算を行
い、当該演算結果をP_ERa、P_ERbとして夫々出力する位相
差補正部8a、8bと、P_ERa、P_ERbのデータが誤差信号とし
て入力されており、当該データに基づいて制御対象10
a、10bの各制御量を夫々調節する調節部9a、9bとを具備
していることを特徴としている。

＜作用＞第１図はPLL速度制御回路のブロック構成図であって、
この図を参照して制御対象10aを速度制御する回路（第
１制御対象制御部Ａ）について説明する。制御対象10a
の移動量は分解能がx_pのリニアエンコーダ4aによって検
出される。リニアエンコーダ4aから出力されるエンコー
ダパルスX_FBaは、ストローク位置検出部5aによってカウ
ントされる。このカウントデジタル値は制御対象10aの
現在の位置情報を与えるデータとなる。

一方、クロックパルス発生部１から出力されるクロック
パルスＴは、基準パルス発生部2aによって制御対象10a
の目標速度v_aに応じた分周比で分周される。この分周に
よって時間間隔t_a（＝x_p/v_a）を有する基準パルスT_REFa
が生成される（第２図参照）。この基準パルスT_REFaは
ストローク位置命令部3aによってカウントされる。この
カウントデジタル値は、制御対象10aの位置指令を与え
るデータとなる。

ストローク位置検出部5aのカウントデジタル値とストロ
ーク位置命令部3aのカウントデジタル値とは、位置偏差
算出部6aによって減算比較される。この減算結果である
位置偏差デジタル値X_1ERは、制御対象10aを制御する上
での位置偏差を与えるデータとなる。

第２図に示すように基準パルスT_REFaの立ち上がりとエ
ンコーダパルスX_FBaの立ち上がりとの間の位相差Δt
_a（０≦Δt_a＜t_a）は、位相差算出部7aによって検出さ
れる。この検出結果はクロックパルスＴの数で表したP
_1ERとして出力される。位相差補正部8aによって、K
_a（＝t_a/x_p）・X_1ER＋P_1ERの演算が行われ、P_ERaとして
出力される。P_ERaのデータは誤差信号として調節部9aに
導かれる。調節部9aによって制御対象10aの制御量がP
_ERaに基づいて調節される。

ところで、第２図は位置偏差デジタル値X_1ERが０、１、
−１であるときのT_REFa、X_FBa、P_ERaのタイミングチャ
ートを示している。なお、第２図中に併せて示す括弧書
は、基準パルスT_REFaとエンコーダパルスX_FBaとの位相
のずれ具合を表すために便宜的に付されたものである。

第２図（ａ）は基準パルスT_REFaを基準としてエンコー
ダパルスX_FBaがt_aは未満進んでいる状態を示している。
この場合には、位置偏差デジタル値X_1ERが０であるの
で、P_ERa＝K_a・０＋P_1ERとなる。

第２図（ｂ）は基準パルスT_REFaを基準としてエンコー
ダパルスX_FBaがｔ以上2t_a未満進んでいる状態を示して
いる。この場合には、位置偏差デジタル値X_1ERが１であ
るので、P_ERa＝K_a・１＋P_1ERとなり、P_1ERとK_aとを加算
したものがP_ERaとなる。

第２図（ｃ）は基準パルスT_REFaを基準としてエンコー
ダパルスX_FBaがｔ以上2t_a未満遅れている状態を示して
いる。この場合には、位置偏差デジタル値X_1ERが−１で
あるので、P_ERa＝K_a・（−１）＋P_1ERとなり、P_1ERと
（−K_a）とを加算したものがP_ERaとなる。

位置偏差デジタル値X_1ERが０、１、−１以外の整数値で
ある場合も上記と全く同様である。

このP_ERaは基準パルスT_REFaとエンコーダパルスX_FBaと
の絶対的な位相差の大きさを示しており、このデータが
制御対象10aの制御量を調節する調節部9aに誤差信号と
して与えられるので、基準パルスT_REFaとエンコーダパ
ルスX_FBaとの絶対的な位相差の大きさが零に戻されるこ
とになる。

一方、制御対象10bを速度制御する回路（第２制御対象
制御部Ｂ）については、第１図に示すように、上記と全
く同様であるので説明は省略する。ただ、クロック発生
部１については共通にされているので、基準パルスT
_REFaと基準パルスT_REFbとの時間関係にずれが生じない
ことになり、これで制御対象10aと制御対象10bとが所定
の速度比で同期運転されることになる。

＜実施例＞以下、本発明にかかるPLL速度制御回路を原稿台固定方
式の電子写真複写機に適用した例について詳しく説明す
る。

まず、第３図を参照して、電子写真複写機の内部に装備
される第１ミラーベース14、第２ミラーベース15を原稿
走査方向（図中矢印方向）に夫々駆動させるリニアモー
タ10a（第１の制御対象）、リニアモータ10b（第２の制
御対象）について説明する。なお、図中示された部品番
号、信号番号等に付せられたａ、ｂの添字は原則として
リニアモータ10a、リニアモータ10bに関連した部である
ことを夫々示している。

リニアモータ10aは三相ブラシレスDCリニアモータであ
って、第１ミラーベース14の両側に夫々配置された可動
子11a、11bと、可動子11a、11bに対して所定のギャップ
を設けて垂直に夫々配置された固定子12、12から構成さ
れており、ガイド部材13によって可動子11a、11bを摺動
規制して、第１ミラーベース14を自由自在に駆動させる
ような基本構成となっている。一方、リニアモータ10b
については、固定子12、12、ガイド部材50を夫々共通に
する他は、リニアモータ10aと全く同様で、第２ミラー
ベース15を自由自在に駆動させるようになっている。な
お、リニアモータ10a、10bには、第１ミラーベース14、
第２ミラーベース15の各ストローク位置を夫々検出する
ためのリニアエンコーダ4a、4bが夫々設けられている
（図中41は固定子12の近傍に貼り付けられた固定子スケ
ールである）。

次に、第４図を参照して第１ミラーベース14、第２ミラ
ーベース15の各概略構成について説明する。

第１ミラーベース14は、ハロゲンランプ142、反射ミラ
ー143等がベース本体141に夫々取り付けられた構造とな
っている一方、第２ミラーベース15は、反射ミラー15
2、153がベース本体151に夫々取り付けられた構造とな
っている。また、第１ミラーベース14、第２ミラーベー
ス15が夫々接触し得ない位置には、ズームレンズ16、反
射ミラー17が夫々設けられている。即ち、原稿面19にて
反射されたハロゲンランプ142から発せられた光は、反
射ミラー141、反射ミラー152、153、ズームレンズ16、
反射ミラー17を順次的に介して感光体ドラム18に照射さ
れるようになっており、第１ミラーベース14と第２ミラ
ーベース15との速度比が２対１に保たれることにより、
原稿面19から感光体ドラム18までの光路長がその走査位
置に関わらず一定にされるようになっている。

なお、第５図は、第１ミラーベース14の速度（リニアモ
ータ10aの速度）と第２ミラーベース15の速度（リニア
モータ10bの速度）における各速度パターンが示されて
おり、第１ミラーベース14、第２ミラーベース15は、初
期位置の待機状態αから、加速状態β、定速状態γ、リ
ターン加速状態εへと移って再び元の初期状態に夫々戻
されるようになっている。

次に、リニアモータ10a、10bを速度制御するリニアモー
タ制御回路について第６図を参照して説明する。

図示されているリニアモータ制御回路は所謂ソフトウェ
アサーボと称せられる１チップマイクロコンピュータＣ
を主構成とした回路であって、リニアモータ10a、10b
を、待機状態αから加速状態β、定速状態γ、リターン
加速状態εに至るまで一貫して独立して速度制御するよ
うに予めプログラムされている。なお、本発明にかかる
PLL速度制御回路としての機能は定速状態γにおいて発
揮されるようになっている。

まず、１チップマイクロコンピュータＣの周辺回路につ
いて説明する。１チップマイクロコンピュータＣに内蔵
のI/Oポート103a、103bには、三相ドライバ9a、9b（調
節部に相当する）を介してリニアモータ10a、10bが夫々
接続されている。I/Oポート103a、103bから出力されるP
WM信号、F/R信号、BRK信号は、リニアモータ10a、10bに
発生する推進力の大きさ、駆動方向切換、制動力の大き
さを夫々制御する信号となっている。

このリニアモータ10a、10bの相対速度を夫々検出するリ
ニアエンコーダ4a、4bは、何れも分解能が400μｍのも
ので、近似正弦波であるａ相、ｂ相信号（第７図参
照）、及び原点出しのためのＺ信号を夫々出力してい
る。これらの各信号は波形成形器40a、40bに夫々導かれ
ている。

波形成形器40aについて第７図を参照して説明する。波
形成形器40aでは近似正弦波であるａ相信号を波形処理
してU_pa信号、同じくｂ相信号を波形処理してD_na信号を
夫々生成している他に、U_pa信号、D_na信号を加算したU
_pa信号（エンコーダパルスX_FBaに相当する）も生成して
いる。更にその上で、ａ相、ｂ相信号を用いて疑似ノコ
ギリ波のアナログ位置信号x_aを生成するとともに、ａ
相、ｂ相信号を微分処理した後にこれらを合成すること
でアナログ速度信号v_aを生成している。アナログ位置信
号x_a、アナログ速度信号v_a、U_pa信号は、何れも１チッ
プマイクロコンピュータＣに内蔵されたストローク位置
カウンタ5a、A/Dコンバータ104a、カウンタ70aに夫々導
かれている。

一方の波形成形器40bについては上記と全く同様である
ので説明は省略する。なお、原則として、、信号名、デ
ータ名に付けられたアルファベットが大文字であるとき
にはリニアエンコーダ4a、4bの分解能である400μｍの
ピッチで量子化されたデジタルデータを指し、それが小
文字であるときにはアナログデータ又は400μｍより更
に細かいピッチで量子化されたデジタルデータを指すも
のとする。

次に、１チップマイクロコンピュータＣに内蔵されたス
トローク位置カウンタ5a、カウンタ70a、A/Dコンバータ
104aについて説明する。ストローク位置カウンタ5aは
（ストローク位置検出部に相当する）、U_pa信号、D_na信
号によってカウントアップ、カウントダウンするととも
にZ_a信号（リニアエンコーダ4aのＺ信号を単に波形成形
した信号である）によってクリアするようになってい
る。このストローク位置カウンタ5aが示すデータは、リ
ニアモータ10a（第１ミラーベース14）のストローク位
置を与えるデジタル位置データX₀₁となる。また、カウ
ンタ70aはU_pa信号の立ち上がりエッジでトリガーをかけ
てクロックパルス発生部１から導かれたクロックパルス
Ｔ（6MHz）を計数するようになっている。このカウンタ
70aのカウントデータはU_pa信号のパルス間隔の時間を示
しており、リニアモータ10aの速度を与えるデジタル速
度データV₀₁となる。

カウンタ70aは、クロックパルスＴを計数しており、U_pa
信号（エンコーダパルスX_FBaに相当する）の立ち上がり
と、後述する基準パルスT_REFaの立ち上がりとの間の位
相差Δt_aをクロックパルスＴの計数結果（P_1ER）として
出力するようになっている（カウンタ70aのこの機能は
第１図における位相差算出部に相当する）。

また、A/Dコンバータ104aはアナログ位置信号x_aを逐次A
/D変換（変換データはアナログ位置データx₀₁である）
するとともに、アナログ速度信号v_aを逐次A/D変換（変
換データはアナログ速度データv₀₁である）するように
なっている。

一方、１チップマイクロコンピュータＣに内蔵されたス
トローク位置カウンタ5b、カウンタ70b、A/Dコンバータ
104bについても上記のものと全く同様であるので説明は
省略する。また、データや信号についても同様である。

次に、ソフトウェアによる機能であるが、第６図に示さ
れている速度テーブル部20a、ストローク位置命令部2a
について説明する。速度テーブル20aは、第５図で示す
リニアモータ10aの速度パターンを予め格納したROMテー
ブルである。速度テーブル20aに格納されたリニアモー
タ10aの目標速度のデータ（V_i1）は、リニアモータ10a
がリニアエンコーダ4aの１ピッチに相当する移動量（本
実施例では400μｍ）だけ移動するのに必要な時間をク
ロックパルスＴの数で換算した値（TCK）となってい
る。例えば、リニアモータ10aの目標速度をv_aとし、リ
ニアエンコーダ4aの分解能をx_pとし、クロックパルスＴ
の周波数ｆとすると、TCK＝ｆ・x_p/v_aとなる。

このようなデータTCKが速度テーブル20aから順次読み出
され、タイマ部101に順次転送される。タイマ部101で
は、クロックパルスＴが立ち上がる毎にデータTCKの値
を順次減算していき、この値が０となったタイミング
で、基準パルスT_REFaとして出力するようになってい
る。この処理が繰り返し行われる。その結果、基準パル
スT_REFaの時間間隔t_aは（x_p/v_a）の値に等しくなる（こ
のような速度テーブル部20a及びタイマ部101の機能は、
第１図における基準パルス発生部に相当する）。

このデジタル目標速度データV_i1はレジスタカウンタ等
であるストローク位置命令部2aでもってデジタル位置命
令データX_i1に変換されるようになっている。アナログ
位置命令データx_i1、デジタル位置命令データX_i1はリニ
アモータ10aのストローク位置の命令値を夫々与える。

また、速度テーブル部20b、ストローク位置命令部2bに
ついては上記と全く同様であるので説明は省略するが、
分周部104の働きでもって、第２ミラーベース15の速度
を第１ミラーベース14の半分の値に設定するべく、基準
パルスT_REFaを1/2分周し、基準パルスT_REFbを得てい
る。なお、１チップマイクロコンピュータＣには、タイ
マ部101やALU102等が内蔵されている。

次に、１チップマイクロコンピュータＣの動作説明を行
うが、待機状態α、加速状態β、定速状態γ、リターン
加速状態εに分けて順次説明する。

（１）待機状態α リニアモータ10a、10bが待機状態αにあるときは、第８
図に示す待機状態の処理ルーチンが進められる。まず、
図外のスイッチがキーインされると、コピー操作スイッ
チによるスタート信号がアクティブとなるまで、A/Dコ
ンバータ104a、104bにおける各AD完了割り込みによっ
て、割込みルーチンＩ、割込みルーチンＪが適宜進めら
れるようになっている。

即ち、スタート信号が未だアクティブでない状態で（S
1）、A/Dコンバータ104aによる割り込みがかかると、割
込みルーチンＩに移行する。この割込みルーチンＩで
は、まず、デジタル位置データX₀₁が０であるか否かを
判定する。デジタル位置データX₀₁が１以上であれば（S
2）、更に、これが４以上であるか否かを判定する。こ
の判定の結果、デジタル位置データX₀₁が４以下である
ならば、このデータを基にアナログ目標速度データv_i1
を求め（S3）、デジタル位置データX₀₁が４以上である
ならば、所定のリミットをかけたアナログ目標速度デー
タv_i1を求める（S4）。その後、アナログ目標速度デー
タv_i1とアナログ速度データv₀₁とを減算して、アナログ
速度偏差データv_1ERを求める（S5）。そしてアナログ速
度偏差データv_1ERを基にCNTLデータを求める。

一方、デジタル位置データX₀₁が０であるならば、x
_c（リニアモータ10a、10bが各初期位置に位置するとき
のアナログ位置データx₀₁、x₀₂に相当する）とアナログ
位置データx₀₁とを減算して、アナログ位置偏差データx
_1ERを求める（S8）。そしてアナログ位置偏差データx
_1ERとアナログ速度データv₀₁を基にCNTLデータを求める
（S9）。

上記のような過程を経てCNTLデータが求められると、こ
のデータの大きさ、符号に各応じたPWM信号、F/R信号を
夫々出力して（S9）、この割込みルーチンＩを終了す
る。

一方、A/Dコンバータ104bによる割り込みがかかると、
今度は、割込みルーチンＨに移行するが、これについて
は上記と全く同様であるので説明は省略する。

この待機状態の処理ルーチンでは、時間遅れが比較的大
きいデジタル速度データV₀₁及びデジタル位置データX₀₁
を用いるデジタル速度フィードバック制御ではなく、ア
ナログ速度フィードバック制御により原点位置決めが行
われているので、原点位置決め精度が非常に高いという
メリットがある。但し、G₁〜G₈は任意のサーボゲインで
ある。

そして、待機状態の処理ルーチンが逐次進められている
過程で、スタート信号がアクティブになると、第９図に
示す加速状態の処理ルーチンが進められる（S11）。な
お、デジタル位置命令データX_i1、X_i2が夫々ｎを示すと
きのリニア速度テーブル20a、20bの各読出データの内容
を夫々TBL1（ｎ）、TBL2（ｎ）であるとして以下説明す
る。

（２）加速状態β 加速状態の処理ルーチンの移行すると、初期設定とし
て、TBL1（１）の値でもってタイマ部101が起動され、
次のタイマ動作に備えてTBL1（２）の値がプリセットさ
れる。そしてリニアモータ10a、10bを最大推進力でフィ
ード方向に各駆動させるべく、PWM信号、F/R信号を夫々
出力する（S12）。その後、デジタル位置命令データX_i1
がX_P（リニアモータ10aが第５図中に示すＤ点に位置し
ているときのデジタル位置データX₀₁に対応している）
に一致するまで、タイマ割込みルーチンＡ、割込みルー
チンＡ、割込みルーチンＢが適宜進められる。この過程
を詳しく説明する。タイマ部101がTBL1（１）の値を計
数し終わると、タイマ割込みルーチンＡに移行する。こ
のタイマ割込みルーチンＡでは、まず、デジタル位置命
令データX_i1をカウントアップする。そして、デジタル
位置命令データX_i1が偶数か否かを判定して、偶数であ
るときだけ、デジタル位置命令データX_i2を１カウント
アップする。これが終了すると、１カウントアップされ
たデジタル位置命令データX_i1に基づいて速度テーブル2
0aからTBL1（X_i1＋１）のデータを読み出し、このデー
タに基づいてタイマ部101を起動させて、以後は、デジ
タル位置命令データX_i1がX_Pに一致するまで繰り返し続
けられる。

割込みルーチンＡについて詳しく説明する。デジタル位
置データX₀₁が更新されて、割込みルーチンＡに移行す
ると、速度テーブル20aからTBL1（X_i1）のデータを読み
出して、これをデジタル目標速度データV_i1とする（S1
4）。そしてデジタル位置データX₀₁がデジタル位置命令
データX_i1に一致しているか否かを判定する。一致して
いなければ、デジタル位置命令データX_i1とデジタル位
置データX₀₁とを減算して、デジタル位置偏差データX
_1ERを求める（S15）。そしてデジタル位置偏差データX
_1ERとデジタル目標速度データV_i1とを基に補正デジタル
速度データV_i1′を求め、この補正デジタル速度データV
_i1′とデジタル速度データV₀₁とを減算して、デジタル
速度偏差データV_1ERを求め、このデジタル速度偏差デー
タV_1ERを基にCNTLデータ求める（S16）。

一方、デジタル位置データX₀₁とデジタル位置命令デー
タX_i1とが一致していれば、デジタル目標速度データV_i1
とデジタル速度データV₀₁とを減算して、デジタル速度
偏差データV_1ERを求め、このデジタル速度偏差データV
_1ERを基にCNTLデータ求める（S17）。

上記のような過程を経てCNTLデータが求められると、こ
のデータの大きさ、符号に各応じたPWM信号、F/R信号を
夫々出力して（S18）、この割込みルーチンＡを終了す
る。

一方、デジタル位置データX₀₂が更新される度に割り込
みがかかる割込みルーチンＢについては、上記と全く同
様であるので説明は省略する。

この加速状態の処理ルーチンでは、加速状態βににおけ
るリニアモータ10a、10bの位置偏差が±200μｍより小
さいときには、通常の速度フィードバック制御が行われ
るが、位置偏差が±200μｍより大きいときには、この
速度エラーを速く収束させるために、補正デジタル速度
データV_i1′、V_i2′でもって補正した速度偏差データV
_1ER、V_2ERを用いて速度フィードバック制御が行われて
いる。それ故、２対１の速度比で制御されるリニアモー
タ10a、10bを高速駆動できるというメリットがある。但
し、G₁〜G₆は任意のサーボゲインである。

そして加速状態の処理ルーチンが逐次進められる過程
で、デジタル位置命令データX_i1がX_Pに一致すると、第1
0図に示す定速状態の処理ルーチンに移行する（S19）。

（３）定速状態γ この定速状態の処理ルーチンに移行すると、まず、初期
設定として、速度テーブル部20aから定速状態γにおけ
るデジタル目標速度データV_i1を読み出すとともに、こ
のデータでもってその後はタイマ部101をインターバル
タイマーとして起動させる。そしてデジタル位置命令デ
ータX_i1がX_E（リニアモータ10aが第５図中に示すＥ点に
位置しているときのデジタル位置命令データX₀₁に対応
している）に一致するまで、タイマ割込みルーチンＢ、
割込みルーチンＥ、割込みルーチンＦが適宜進められ
る。この過程を詳しく説明する。タイマ部101がデジタ
ル目標速度データV_i1のデータを計数し終わる度に、タ
イマ割込みルーチンＢに移行する。このタイマ割込みル
ーチンＢでは、まず、デジタル位置命令データX_i1を１
カウントアップし、次に、デジタル位置命令データX_i1
が偶数か否かを判定して、偶数であるときだけ、デジタ
ル位置命令データX_i2を１カウントアップする。それ以
後は、デジタル位置命令データX_i1がX_Eに一致するまで
繰り返し続けられる。

割込みルーチンＥについて説明する。デジタル位置デー
タX₀₁が更新されて、割込みルーチンＥに移行すると、
デジタル位置データX₀₁がデジタル位置命令データX_i1に
一致しているか否かを判定する。一致していなければ、
デジタル位置命令データX_i1とデジタル位置データX₀₁と
を減算して、デジタル位置偏差データX_1ERを求める（S2
0）。そしてデジタル位置偏差データX_1ERに応じて目標
速度データV_i1を補正し、補正された補正デジタル目標
速度データV_i1′とデジタル速度データV₀₁とを減算して
デジタル速度偏差データV_1ERを求め、この速度偏差デー
タV_1ERを基にCNTLデータを求める（S21）。

一方、デジタル位置データX₀₁とデジタル位置命令デー
タX_i1に一致していれば、位相差データP_1ERにオフセッ
トを与えるべく、これに−TCK/2を加算して、補正位相
差データP_ERaを求める（このP_ERaを求めるための機能は
第１図の位相差補正部に相当する）（s22）。そして補
正位相差データP_ERaを基にデジタル目標速度データV_i1
を補正し、補正された補正デジタル目標速度データ
V_i1′とデジタル速度データV₀₁とを減算してデジタル速
度偏差データV_1ERを求め、このデジタル速度偏差データ
v_1ERを基にCNTLデータを求める（S23）。

上記のような過程を経てCNTLデータが求められると、こ
のデータの大きさ、符号に各応じたPWM信号、F/R信号を
夫々出力して、この割込みルーチンＥを終了する。な
お、デジタル位置データX₀₂が更新される度に割り込み
がかかる割込みルーチンＦについては、上記と全く同様
であるので説明は省略する。

この定速状態の処理ルーチンでは、定速状態γにおける
リニアモータ10a、10bの位置偏差が±200μｍより小さ
いときにはPLL速度制御が行れ、プログラムの簡略化の
観点から、位置偏差が±200μｍより大きいときには速
度制御が行われるようになっている。なお、位置偏差が
±200μｍより大きい時にもPLL速度制御を行うようにす
るには、第10図中に示す点線で囲ったプログラムにすれ
ば良い。

従って、リニアモータ10a、10bが２対１の速度比で安定
して定速度制御されるとともに、両者の位置関係もずれ
ず、ここに優れた制御特性が得られる。言い換えると、
光路長がその走査位置に関係なく一定に保たれることに
なり、ピントずれのない複写画像が得られるというメリ
ットがある。但し、G₁〜G₈は任意のサーボゲインであ
る。そして定速状態の処理ルーチンが逐次進められてい
る過程で、デジタル位置命令データX_i1がX_Eに一致する
と、第11図に示すリターン加速状態の処理ルーチン移行
する（S24）。なお、デジタル位置命令データX_i1、X₀₂
が夫々ｎを示すときの速度テーブル部20a、20bの各読出
データの内容をTBL3（ｎ）、TBL4（ｎ）であるとして以
下説明する。

（４）リターン加速状態ε リターン加速状態の処理ルーチンに移行すると、リニア
モータ10a、10bを最大推進力でリターン方向に各駆動さ
せるべく、PWM信号、F/R信号を夫々出力する。そして、
デジタル位置データX₀₁、X₀₂の何れかが４に一致するま
で、割込みルーチンＧ、割込みルーチンＨが適宜進めら
れるようになっている。

割込みルーチンＧについて詳しく説明する。デジタル位
置データX_i1が更新されて、割込みルーチンＧに移行す
ると、速度テーブル20aからTBL3（X₀₁）のデータを読み
出して、これをデジタル目標速度データV_i1とする。そ
してデジタル目標速度データV_i1とデジタル速度データV
₀₁とを減算して、デジタル速度偏差データV_1ERを求め、
このデジタル速度偏差データV_1ERを基にCNTLデータを求
める。その後、CNTLデータの大きさ、符号に応じたPWM
信号、F/R信号を夫々出力して、この割込みルーチンＧ
を終了する。

一方、デジタル位置データX_i1が更新される度に割り込
みがかかる割込みルーチンＨについては、上記と全く同
様であるので説明は省略する。

そしてリターン加速状態の処理ルーチンが進められる過
程で、デジタル位置データX₀₁、X₀₂が４に一致すると、
前に説明した待機状態の処理ルーチンが進められること
になる。

従って、リニアモータ10a、10bが各初期位置に戻される
直前で（初期位置からの距離はリニアエンコーダ4a、4b
の４ピッチ分に相当する）、デジタルの速度制御からア
ナログの速度制御に切り換えられることから、リニアモ
ータ10a、10bが高速で原点に戻されるとともに、原点位
置決めの精度も悪くならないというメリットがある。但
し、G₁、G₂は任意のサーボゲインである。

従って、本案のPLL速度制御回路を用いた電子写真複写
機は、複写の高速化と高画像化とを共に推進することが
でき、非常に高性能な装置を提供することかできる。

なお、本発明にかかるPLL速度制御回路は上記実施例に
限定されず、例えば２以上の制御対象を同期運転させる
必要がある例えばＸ−Ｙテーブルにも適用可能である。
また、ソフト構成とするのではなく、純然たるハード構
成とすることも可能であることは勿論である。

＜発明の効果＞以上、本発明にかかるPLL速度制御回路による場合に
は、第１、第２の制御対象を共通のタイミングパルスを
時間基準として速度制御するだけでなく、両者の間に生
ずる位相のズレを消去するように位置制御する構成とな
っていますので、第１、第２の制御対象を所定の速度比
に保ちつつ、同期運転させることが可能になる。それ
故、回路性能を高めることができる他、回路の適用範囲
を拡げることができるというメリットがある。

【図面の簡単な説明】

第１図は本発明にかかるPLL速度制御回路のブロック構
成図、第２図はPLL速度制御回路の動作原理を説明する
ための主要データ、主要信号を示すタイミングチャート
である。第３図から第11図にかけては本発明にかかるPL
L速度制御回路を電子写真複写機に適用した実施例を説
明するための図である。第３図はリニアモータを説明す
るための斜視図、第４図は第１ミラーベース、第２ミラ
ーベースを説明するための側面図、第５図は両リニアモ
ータの速度パターン特性を示すグラフ、第６図は電子写
真複写機の回路構成図、第７図は主要信号を示すタイミ
ングチャート、第８図は待機状態の処理ルーチンのフロ
ーチャート、第９図は加速状態の処理ルーチンのフロー
チャート、第10図は定速状態の処理ルーチンのフローチ
ャート、第11図はリターン加速状態の処理ルーチンのフ
ローチャートである。１……クロックパルス発生部 2a、2b……基準パルス発生部 3a、3b……ストローク位置命令部 4a、4b……リニアエンコーダ 5a、5b……ストローク位置検出部 6a、6b……位置偏差算出部 7a、7b……位相差算出部 8a・8b……位相差補正部 9a、9b……調節部

Claims

【特許請求の範囲】

【請求項１】第１、第２の制御対象を所定の速度比で制
御するPLL速度制御回路において、移動量検出の分解能が何れもx_pであるリニアエンコーダ
であって、第１、第２の制御対象の移動量を夫々検出す
る第１、第２のリニアエンコーダと、第１、第２のリニアエンコーダから出力された第１、第
２のエンコーダパルスを各々カウントし、当該デジタル
カウント値を第１、第２の制御対象の位置情報として夫
々出力する第１、第２のストローク位置検出部と、第１、第２の制御対象を速度制御する上での時間基準と
なるクロックパルスを生成するクロックパルス発生部
と、第１、第２の制御対象の目標速度をv_a、v_bとするとき、
前記クロックパルスを各々分周することにより時間間隔
t_a（＝x_p/v_a）、t_b（＝x_p/v_b）の第１、第２の基準パル
スを夫々生成する第１、第２の基準パルス発生部と、第１、第２の基準パルスを各々カウントし、当該デジタ
ルカウント値を第１、第２の制御対象の位置指令として
夫々出力する第１、第２のストローク位置命令部と、第１、第２のストローク位置検出部の各カウントデジタ
ル値と第１、第２のストローク位置命令部の各カウント
デジタル値とを夫々減算比較し、当該減算比較結果をX
_1ER、X_2ERとして出力する第１、第２の位置偏差算出部
と、第１、第２の基準パルスの立ち上がりと第１、第２のエ
ンコーダパルスの立ち上がりとの間の各位相差Δt_a（０
≦Δt_a＜t_a）、Δt_b（０≦Δt_b＜t_b）を夫々検出し、当
該検出結果を前記クロックパルスの数で表したP_1ER、P
_2ERとして夫々出力する第１、第２の位置差算出部と、 K_a（＝t_a/x_p）・X_1ER＋P_1ER、K_b（＝t_b/x_p）・X_2ER＋P
_2ERの各演算を行い、当該演算結果をP_ERa、P_ERbとして
夫々出力する第１、第２の位相差補正部と、 P_ERa、P_ERbのデータが誤差信号として入力されており、
当該データに基づいて第１、第２の制御対象の各制御量
を夫々調節する第１、第２の調節部とを具備しているこ
とを特徴とするPLL速度制御回路。