JPH0739142A - 電源装置 - Google Patents
電源装置Info
- Publication number
- JPH0739142A JPH0739142A JP5175642A JP17564293A JPH0739142A JP H0739142 A JPH0739142 A JP H0739142A JP 5175642 A JP5175642 A JP 5175642A JP 17564293 A JP17564293 A JP 17564293A JP H0739142 A JPH0739142 A JP H0739142A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- circuit
- diode
- chopper circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
- Circuit Arrangements For Discharge Lamps (AREA)
Abstract
且つ入力歪みを少なくする。 【構成】交流電源VS を整流するダイオードブリッジD
Bの出力の電圧変換をチョッパ回路1で行う。電源投入
時からの特定期間には、チョッパ回路1を主に降圧動作
させると共に、上記特定期間の経過後主に昇降圧動作さ
せるように、スイッチSW及びダイオードD5 を組み込
んでチョッパ回路1を構成する。電源投入時からの特定
期間には、従来同様にチョッパ回路1を降圧形として動
作させ、高力率化を図ると共に、入力突入電流を抑制す
る機能を維持する。また、特定期間の経過後は、チョッ
パ回路1を昇降圧形として動作させ、コンデンサC1 の
両端電圧がダイオードブリッジDBの出力電圧よりも高
いときにも、入力電流に休止期間が生じないようにし、
入力歪みを少なくする。
Description
流回路の出力電圧を変換するチョッパ回路を備えた電源
装置に関するものである。
に示すように降圧チョッパ回路1’を用いたものがあ
る。この電源装置では、交流電源(商用電源)VS を整
流回路としてのダイオードブリッジDBで全波整流し、
この整流出力を降圧チョッパ回路1’で降圧し、負荷2
に供給する構成となっている。
のであり、ダイオードブリッジDBの出力に、ダイオー
ドD1 を介してスイッチング素子としてのトランジスタ
Q1を並列に接続し、ダイオードD1 に並列にインダク
タL1 とコンデンサC1 との直列回路を並列に接続し、
コンデンサC1 の両端電圧を出力電圧として負荷2に供
給する構成となっている。なお、ダイオードD1 は、ダ
イオードブリッジDBの正電位側をカソードとして接続
してある。
スタQ1 のオン時に、交流電源VS→ダイオードブリッ
ジDB→インダクタL1 →コンデンサC1 →トランジス
タQ 1 →ダイオードブリッジDB→交流電源VS の経路
で、コンデンサC1 を充電し、このトランジスタQ1 の
オン期間にインダクタL1 に蓄積されたエネルギで、ト
ランジスタQ1 のオフ時に、インダクタL1 →コンデン
サC1 →ダイオードD 1 →インダクタL1 の経路で、コ
ンデンサC1 を充電するという動作を繰り返す。
ランジスタQ1 のオンデューティを小さくしておき、そ
の後に徐々にオンデューティを広げることにより、電源
投入時にコンデンサC1 に突入電流が流れることを防止
することができる。この種の他の電源装置としては特開
昭59−220081号公報で提案されたものがある。
この電源装置は、図19に示すように、降圧チョッパ回
路1’の負荷2としてハーフブリッジ構成のインバータ
回路3を備え、インバータ回路3のスイッチング素子Q
3 を降圧チョッパ回路1’のスイッチング素子として兼
用したものである。
整流するダイオードブリッジDBの出力に、スイッチン
グ素子Q2 ,Q3 としてのトランジスタQ2 ,Q3 及び
コンデンサC2 ,C3 をブリッジ接続し、スイッチング
素子Q2 ,Q3 及びコンデンサC2 ,C3 の夫々の接続
点間に直列共振回路を構成するインダクタL2 とコンデ
ンサC4 との直列回路を接続し、コンデンサC4 の両端
にインバータ回路3の負荷5を接続した構成となってい
る。なお、トランジスタQ2 ,Q3 は制御回路4でオ
ン,オフするようにしてあり、コンデンサC2 ,C3 に
は両端電圧を規制するダイオードD3 ,D4 を夫々並列
に接続してある。
ッジDBの出力に並列に接続されたコンデンサC1 、イ
ンダクタL1 及びダイオードD2 と、インダクタL1 及
びダイオードD2 の接続点とトランジスタQ2 ,Q3 の
接続点との間に接続されたダイオードD1 と、上記イン
バータ回路3のトランジスタQ3 で構成されている。こ
こで、上記ダイオードD2 はアノードをダイオードブリ
ッジDBの負極側にして接続し、コンデンサC1 に充電
された電荷をインバータ回路3に電源として供給する場
合の電流ループを形成するようにしてある。また、この
降圧チョッパ回路1’のインダクタL1 は主に限流要素
として機能する。
3 がオンのとき、交流電源VS →ダイオードブリッジD
B→コンデンサC1 →インダクタL1 →ダイオードD1
→トランジスタQ3 →ダイオードブリッジDB→交流電
源VS の経路で、コンデンサC1 を充電する。インバー
タ回路3の入力電圧は、図20に示すように、ダイオー
ドブリッジDBの脈流出力の谷部(低電圧部)を埋める
形で部分平滑を行うことになる。つまり、降圧チョッパ
回路1’では、コンデンサC1 の両端電圧がダイオード
ブリッジDBの脈流出力のピーク値よりも高くならず、
ダイオードブリッジDBの出力電圧がコンデンサC1 の
両端電圧よりも高いとき(図20のT1 で示す期間)に
は、ダイオードブリッジDBからインバータ回路3に直
接に電源が供給されるため、インバータ回路3の入力電
圧は図20の波形となる。なお、図20ではコンデンサ
C1 の両端電圧がダイオードブリッジDBの出力電圧よ
りも高い期間をT 2 で示す。
ジDBあるいは降圧チョッパ回路1’の出力で、コンデ
ンサC2 ,C3 を充電し、これらコンデンサC2 ,C3
の充電電荷を電源として、トランジスタQ2 がオン、ト
ランジスタQ3 がオフのときには、コンデンサC2 →ト
ランジスタQ2 →インダクタL2 →コンデンサC4 →コ
ンデンサC2 の経路で、またトランジスタQ2 がオフ、
トランジスタQ3 がオンのときには、コンデンサC3 →
コンデンサC4 →インダクタL2 →トランジスタQ3 →
コンデンサC3 の経路で、高周波電流をインダクタL2
とコンデンサC 4 からなる直列共振回路に流す。そし
て、コンデンサC4 の両端に発生する電圧を電源として
負荷5に供給する。
たいずれの電源装置でも、ダイオードブリッジDBの出
力電圧がコンデンサC1 の両端電圧よりも高い期間しか
入力電流が流れず、入力電流の休止期間が存在し、この
ため入力歪みが大きくなるという問題がある。この入力
歪みを改善するには、別の回路手段を必要とする。ま
た、インバータ回路3の出力に交流電源VS の周波数に
応じたリップル成分が生じ、これを無くすにはインバー
タ回路3の制御がかなり複雑になるという問題があっ
た。
あり、その目的とするところは、高力率で、突入電流を
抑制する効果は維持しつつ、入力歪みを少なくできる電
源装置を提供することにある。
目的を達成するために、交流電源を整流する整流回路
と、この整流回路の出力の電圧変換を行うチョッパ回路
とを備え、電源投入時からの特定期間には、上記チョッ
パ回路を主に降圧動作させると共に、上記特定期間の経
過後主に昇降圧動作させる動作切換手段を上記チョッパ
回路に設けてある。
に、動作切換手段が、チョッパ回路のコンデンサの両端
電圧よりも整流回路の出力電圧が高いとき、チョッパ回
路を降圧動作させると共に、チョッパ回路のコンデンサ
の両端電圧が整流回路の出力電圧よりも高いとき、昇降
圧動作させるようにチョッパ回路の動作を切り換えるよ
うにすればよい。
波数に応じたリップル成分を含む電源が供給されること
を防止する場合には、請求項3に示すように、動作切換
手段が、チョッパ回路のコンデンサの両端電圧が整流回
路の出力電圧よりも高くなるまで、上記コンデンサを充
電するように動作させるようにすればよい。さらに、チ
ョッパ回路の負荷がインバータ回路である場合には、請
求項4に示すように、インバータ回路のスイッチング素
子とチョッパ回路のスイッチング素子とを兼用し、装置
全体を小型化し、安価とすることが可能である。
に、上記インバータ回路が、夫々逆並列にダイオードが
接続され交互にオン,オフされる2つのスイッチング素
子の直列回路を備えるものである場合においては、整流
回路の出力間に第1のダイオードを介して上記スイッチ
ング素子の直列回路を接続し、上記スイッチング素子の
直列回路と並列に第1のコンデンサと第2のダイオード
との直列回路を接続し、第1のコンデンサと第2のダイ
オードとの接続点と上記2つのスイッチング素子の接続
点との間に第3のダイオードとインダクタとの直列回路
を接続し、整流回路の出力端の一方と上記第3のダイオ
ードとインダクタとの接続点との間に少なくとも第2の
コンデンサを含むインピーダンス要素を接続してチョッ
パ回路を構成すればよい。
ータ回路が、交互にオン,オフされる2つのスイッチン
グ素子の直列回路を備えるものである場合、整流回路の
出力に、第1及び第2のダイオードを直列接続すると共
に、インダクタと第3のダイオードを介して上記スイッ
チング素子の直列回路を接続し、一方のスイッチング素
子の両端にコンデンサと第4のダイオードとの直列接続
し、コンデンサと第4のダイオードとの接続点と上記第
1及び第2のダイオードとの接続点とを接続し、インダ
クタと第3のダイオードとの接続点と上記スイッチング
素子の接続点との間に少なくとも第2のコンデンサを含
むインピーダンス要素を接続してチョッパ回路を構成す
るようにしてもよい。
らの特定期間には、上記チョッパ回路を主に降圧動作さ
せると共に、上記特定期間の経過後主に昇降圧動作させ
る動作切換手段をチョッパ回路に設けることにより、電
源投入時からの特定期間には、従来同様にチョッパ回路
を降圧形として動作させ、高力率化を図ると共に、入力
突入電流を抑制する機能を維持する。また、特定期間の
経過後は、チョッパ回路を昇降圧形として動作させ、こ
の種の昇降圧形のチョッパ回路のコンデンサの両端電圧
と整流回路の出力電圧との関係にかかわらず、インダク
タに電流を流すことができるという特徴を生かし、コン
デンサの両端電圧が整流回路の出力電圧よりも高いとき
にも、入力電流に休止期間が生じないようにし、入力歪
みを少なくする。
ョッパ回路のコンデンサの両端電圧よりも整流回路の出
力電圧が高いとき、チョッパ回路を降圧動作させると共
に、チョッパ回路のコンデンサの両端電圧が整流回路の
出力電圧よりも高いとき、昇降圧動作させるようにチョ
ッパ回路の動作を切り換えることにより、コンデンサの
両端電圧と整流回路の出力電圧との関係に応じて、自動
的にチョッパ回路を降圧形と昇降圧形とに切換動作さ
せ、コンデンサの充電状態に応じて自動的に入力突入電
流を抑制する動作と入力歪みを低減する動作との切換を
可能とする。
ッパ回路のコンデンサの両端電圧が整流回路の出力電圧
よりも高くなるまで、上記コンデンサを充電するように
動作させることにより、コンデンサの両端電圧に交流電
源の周波数の影響で変動しにくくして、チョッパ回路の
負荷に交流電源の周波数に応じたリップル成分を含む電
源が供給されることを防止する。
インバータ回路である場合に、インバータ回路のスイッ
チング素子とチョッパ回路のスイッチング素子とを兼用
することにより、装置全体を小型化し、安価とする。
す。本実施例の電源装置では、チョッパ回路1におい
て、ダイオードブリッジDBの正極側の出力に、ダイオ
ードブリッジDBから電流を流す方向にダイオードD5
を挿入すると共に、ダイオードD1 のアノードとコンデ
ンサC1 との間にインダクタL1 を移し、ダイオードブ
リッジDBとダイオードD5 の接続点とコンデンサC1
とインダクタL1 の接続点との間に、スイッチSWを接
続した点が図18の従来構成と異なる。なお、スイッチ
SWは、少なくともダイオードブリッジDBの正極側か
らインダクタL1 とコンデンサC1 との接続点の方向に
電流を供給するものであればよく、例えばトランジスタ
などのスイッチング素子を用いればよい。但し、リレー
などの機械式スイッチであってもよい。
オフのときには、ダイオードD5 が存在するが、基本的
には図18の降圧チョッパ回路1’と実質的には同じ構
成であるので、スイッチSWのオフ時の動作は図18の
降圧チョッパ回路1’と同様に動作する。スイッチSW
がオンのときには、トランジスタQ1 がオンすると、交
流電源V S →ダイオードブリッジDB→スイッチSW→
インダクタL1 →トランジスタQ 1 →ダイオードブリッ
ジDB→交流電源VS の経路で、入力電流が流れる。ト
ランジスタQ1 がオフのときには、インダクタL1 に蓄
積されたエネルギが、インダクタL1 →ダイオードD1
→コンデンサC1 →インダクタL1 の経路で放出され、
コンデンサC1 が充電される。
イッチSWがオフのときには、降圧形として動作し、ス
イッチSWがオンのときには昇降圧形として動作する。
ここで、昇降圧形では、交流電源VS (実際にはダイオ
ードブリッジDBの出力電圧)とコンデンサC1 の両端
電圧とに関係なく、トランジスタQ1 のオン時に入力電
流が流れるため、入力電流に休止期間が生じず、入力歪
みを少なくできる。
しては、電源投入時から一定期間には、スイッチSWを
オフし、降圧形で動作させ、入力突入電流を抑制し、そ
の後スイッチSWをオンとして、昇降圧形として動作さ
せ、入力歪みを少なくするというようにすればよい。こ
のようにすれば、高力率で、突入電流を抑制する効果は
維持しつつ、入力歪みを少なくできる。
示す。本実施例のチョッパ回路1は、実施例1のインダ
クタL1 に直列に、ダイオードブリッジDBに電流を帰
還する方向にダイオードD6 を挿入し、このダイオード
D6 とインダクタL1 の接続点と、ダイオードブリッジ
DBとダイオードD5 の接続点との間にコンデンサC5
を接続し、ダイオードD1 に並列にスイッチング素子と
してのトランジスタQ4 を接続した構成となっている。
ここで、トランジスタQ1 ,Q4 は交互にオン,オフす
る。また、コンデンサC4 の容量はコンデンサC1 の容
量に比べて小さい。例えば、コンデンサC1 を100μ
Fとした場合、コンデンサC4 は0.03μFというよ
うに数百〜数千倍程度に異ならせてある。
圧VDCはほぼ0Vである。このとき、トランジスタQ1
がオンすると、交流電源VS →ダイオードブリッジDB
→ダイオードD5 →コンデンサC1 →ダイオードD6 →
インダクタL1 →トランジスタQ1 →ダイオードブリッ
ジDB→交流電源VS の経路(図3の実線イに示す経
路)と、交流電源VS →ダイオードブリッジDB→コン
デンサC5 →インダクタL1 →トランジスタQ1 →ダイ
オードブリッジDB→交流電源VS の経路(図3の実線
ロに示す経路)との2つの経路で入力電流が流れる。但
し、このとき上述のように図3のロで示すループでも電
流が流れるが、コンデンサC5 の容量は小さいので、コ
ンデンサC5 は直ぐに充電される。ここで、このコンデ
ンサC5 の両端電圧が僅かでもコンデンサC1 の両端電
圧よりも高くなると、コンデンサC 5 →ダイオードD5
→コンデンサC1 →ダイオードD6 →コンデンサC5 の
経路(図3の破線ハで示す経路)で電流が流れる。この
ため、コンデンサC4 の両端電圧はコンデンサC1 の両
端電圧以上に上昇しない(コンデンサC4 の両端電圧は
コンデンサC1 の両端電圧にクランプされる)。
D5 ,D6 のオン電圧(順方向電圧降下)及びトランジ
スタQ1 のオン電圧を無視すると、図3に示すように、
コンデンサC1 とコンデンサC5 とは並列接続されたと
等価になる。ここで、容量的にはコンデンサC1 がコン
デンサC5 よりも充分に大きいので、図3のイで示す経
路で流れる電流が支配的となり、チョッパ回路1は降圧
形として動作していると考えて差支えない。
電された時点において、|Vin|(電源電圧の瞬時値)
>VDCのときには、上述の場合と同様にして、降圧チョ
ッパ動作する。一方、|Vin|<VDCのときには、上記
図3のイで示すループでは入力電流は流れなくなる。こ
の場合には、トランジスタQ1 がオンのとき、上述した
図3のロで示すループで電流が流れる。そして、トラン
ジスタQ1 がオフのときには、インダクタL1 に蓄積さ
れたエネルギにより、インダクタL1 →ダイオードD1
→コンデンサC1 →ダイオードD6 →インダクタL1 の
経路で電流が流れる。つまり、|Vin|<VDCのときに
は昇降圧チョッパとして動作する。
ンデンサC5 が挿入されているので、このループに流れ
る電流は、図1のコンデンサC5 の代わりにスイッチS
Wが挿入された場合に比べて小さくなる。また、コンデ
ンサC5 とインダクタL1 との共振作用により、上記ル
ープに流れる電流は丸みを帯びる。さらに、トランジス
タQ1 のオフ時に、インダクタL1 →ダイオードD1 →
コンデンサC1 →ダイオードD6 →インダクタL1 の経
路で、インダクタL1 のエネルギがすべてコンデンサC
1 に放出されると、コンデンサC5 の電荷が、コンデン
サC5 →ダイオードD5 →トランジスタQ4 →インダク
タL1 →コンデンサC5 の経路で放出される。以降、|
Vin|<VDCであれば、上述した昇降圧形の動作を繰り
返す。
と、本実施例の電源装置は図4に示すように動作するこ
とになる。つまりは、交流電源VS の瞬時値|Vin|と
コンデンサC1 の両端電圧VDCとの関係に応じて、自動
的に降圧形、昇降圧形の動作に切り換わって動作する。
なお、図4における期間Aが降圧形として動作している
期間を示し、期間Bが昇降圧形として動作している期間
を示す。
により、電源投入後にコンデンサC 1 の両端電圧VDCは
徐々に上昇する。なお、最終的に昇降圧動作により、V
DC>|Vin|max となったときには、チョッパ回路1は
昇降圧動作のみで動作することになる。本実施例によれ
ば、電源投入時には主に降圧形としてチョッパ回路1を
動作させ、入力突入電流を抑制することができ、コンデ
ンサC1 の両端電圧VDCの上昇に伴って主に昇降圧形と
して動作させ、入力電流の休止期間を短くするか、ある
いは無くすことで、入力歪みを少なくすることができ
る。
2を具体的に特定した実施例であり、本実施例の場合に
は変形ハーフブリッジ構成のインバータ回路3からなる
放電灯点灯装置を負荷2とする場合を示す。なお、本実
施例は実施例2を基本とするものであり、同一の働きを
する素子には、実施例2と同様の符号を付し、詳細な説
明は省略する。
スイッチング素子をチョッパ回路1のスイッチング素子
Q1 ,Q4 と兼用してある。また、新たな素子としてダ
イオードD7 とコンデンサC6 とを設けてある。ダイオ
ードD7 は、コンデンサC1とダイオードD6 の接続点
とダイオードブリッジDBの負極との間に、カソードを
コンデンサC1 側にして接続し、コンデンサC1 の両端
電圧を電源としてインバータ回路3に供給するループを
形成するために設けてある。さらに、コンデンサC
6 は、詳細は後述するようにインバータ回路3は回生モ
ード時に電源側に電流を回生するが、その回生電流がチ
ョッパ回路1に影響しないようにするために設けてあ
る。
してトランジスタQ4 ,Q1 とを直列に接続し、トラン
ジスタQ4 に対して並列に、インバータ回路3の負荷と
しての放電灯Laと、直流カット用のコンデンサC
7 と、インダクタL2 との直列回路を接続し、放電灯L
aのフィラメントの非電源側に並列にコンデンサC4 を
接続した構成となっている。ここで、インダクタL2 と
コンデンサC4 とが直列共振回路を構成している。ま
た、コンデンサC4 は放電灯Laのフィラメントの予熱
用コンデンサとしての機能を兼ねるものである。さら
に、トランジスタQ4 ,Q1 に夫々逆並列に接続された
ダイオードD1 ,D8 は、インダクタL2 に蓄積された
エネルギを電源側に回生するために設けてある。
4 ,Q1 を交互にオン,オフして放電灯Laに高周波電
流を供給して、放電灯Laを高周波点灯する。さらに、
具体的に動作を説明すると、トランジスタQ1 のオン時
に、チョッパ回路1あるいはダイオードブリッジDBか
ら供給される電源で、放電灯La,コンデンサC4 →コ
ンデンサC7 →インダクタL2 、トランジスタQ1 の経
路で、放電灯Laに電流を流し、この期間にコンデンサ
C7 に充電された電荷を電源として、トランジスタQ4
のオン時に、コンデンサC7 →放電灯La,コンデンサ
C4 →トランジスタQ4 →インダクタL2 →コンデンサ
C7 の経路で、放電灯Laにそれまでとは逆方向の電流
を流す。
オフに切り換わる時点においては、インダクタL2 にそ
れまでの電流を流し続ける方向で、エネルギが蓄積され
ている。そこで、このエネルギを放出するために、ダイ
オードD1 ,D8 が設けてある。いま、トランジスタQ
1 がオンからオフしたときには、インダクタL2 に蓄積
されたエネルギが、インダクタL2 →ダイオードD1 →
放電灯La,コンデンサC4 →コンデンサC7 →インダ
クタL2 の経路で放出される。また、トランジスタQ4
がオンからオフしたときには、インダクタL2 →コンデ
ンサC7 →放電灯La,コンデンサC4 →コンデンサC
6 →ダイオードD8 →インダクタL2 の経路で放出され
る。つまり、コンデンサC6 は上記回生電流による影響
がチョッパ回路1に影響しないようにするために設けて
ある。
2と同様に動作するのであるが、以下の説明では簡単に
その説明を行う。電源投入時には、トランジスタQ1 が
オンすると、交流電源VS →ダイオードブリッジDB→
ダイオードD5 →コンデンサC1 →ダイオードD6 →イ
ンダクタL1 →トランジスタQ1 →ダイオードブリッジ
DB→交流電源VS の経路で主に入力電流が流れる。そ
して、トランジスタQ 1 がオフすると、インダクタL1
に蓄積されたエネルギで、インダクタL1 →ダイオード
D1 →コンデンサC1 →ダイオードD6 →インダクタL
1 の経路で、コンデンサC1 に電流が供給されるという
動作を繰り返すことにより、降圧形として動作する。な
お、さらに詳しくは実施例2で説明したと同様に動作す
る。
デンサC1 の両端電圧が交流電源V S の瞬時電圧よりも
高くなると、その期間には、上述した交流電源VS →ダ
イオードブリッジDB→ダイオードD5 →コンデンサC
1 →ダイオードD6 →インダクタL1 →トランジスタQ
1 →ダイオードブリッジDB→交流電源VS の経路での
電流は流れなくなり、交流電源VS →ダイオードブリッ
ジDB→コンデンサC 5 →インダクタL1 →トランジス
タQ1 →ダイオードブリッジDB→交流電源V S の経路
で電流が流れる。そして、トランジスタQ1 がオフのと
きには、インダクタL1 に蓄積されたエネルギにより、
インダクタL1 →ダイオードD1 →コンデンサC1 →ダ
イオードD6 →インダクタL1 の経路で電流が流れる。
つまり、コンデンサC1 の両端電圧が交流電源VS の瞬
時電圧よりも高いときには、昇降圧チョッパとして動作
する。
で説明したと同様に、電源投入時からコンデンサC1 の
両端電圧が交流電源VS の電源電圧まで上昇する期間に
は、主に降圧形として動作し、入力突入電流を抑制する
ことができる。また、交流電源VS の電源電圧まで上昇
すると、昇降圧形として動作し、入力歪みを少なくする
ことができる。しかも、本実施例のチョッパ回路1は昇
降圧形としても動作可能であるので、コンデンサC1 の
両端電圧を交流電源VS の電源電圧以上に高くすること
もできる。このため、コンデンサC1 の両端電圧を交流
電源VS の電源電圧以上に高くすると、インバータ回路
3の入力電圧はコンデンサC1 の両端電圧のみとなり、
交流電源VS の周波数に応じたリップルが発生すること
もない。さらにまた、チョッパ回路1とインバータ回路
3とでスイッチング素子を兼用しているので、装置全体
の形状を小型化でき、安価に構成できるという利点もあ
る。
同一のもので、実施例3のトランジスタQ4 ,Q 1 の代
わりにMOSFETQ4 ’,Q1 ’を用いたものであ
る。この場合には、MOSFETQ4 ’,Q1 ’が有す
る寄生ダイオードをダイオードD1 ,D8 の代わりに利
用できるので、さらに構成を簡素にできる。
バータ回路3とで兼用するスイッチング素子を、ダイオ
ードブリッジDBの正負極に対して逆に入れ換え、コン
デンサC1 をダイオードブリッジDBの負極側に接続し
たものである。図5の実施例3の場合には、インバータ
回路3のダイオードブリッジDBの負極側のスイッチン
グ素子を、チョッパ回路1のメインスイッチング素子と
して用いていたが、本実施例の場合には、ダイオードブ
リッジDBの正極側のスイッチング素子、つまりはトラ
ンジスタQ1 をチョッパ回路1のメインスイッチング素
子として用いてある。なお、実質的な動作は実施例3と
ほぼ同様であるので、説明は省略する。
路3をハーフブリッジ構成としてあるが、実施例3と同
様に変形ハーフブリッジ構成としてもよい。 (実施例6)図8にさらに他の実施例を示す。本実施例
の場合には、図5の実施例3において、チョッパ回路1
のコンデンサC5 と直列にインダクタL3 を接続してあ
る点に特徴がある。
ダクタL3 を接続してある理由は、コンデンサC5 とイ
ンダクタL1 との直列共振回路の共振周波数がトランジ
スタQ1 のスイッチング周波数よりも高い場合、チョッ
パ回路1が進相モードで動作することになり、トランジ
スタQ4 ,Q1 に大きなストレスがかかる。そこで、コ
ンデンサC5 に直列にインダクタL3 を挿入することに
より、コンデンサC5,インダクタL1 ,L3 からなる
直列共振回路の共振周波数を低くし、トランジスタ
Q4 ,Q1 に大きなストレスがかかることを防止したも
のである。
りに、コンデンサC5 とインダクタL1 の定数またはト
ランジスタQ1 のスイッチング周波数(つまりは、イン
バータ回路3のスイッチング周波数)を調整しても同様
の効果が得られる。また、本実施例の場合には、インバ
ータ回路3として、インダクタL2 ,コンデンサC7 ,
放電灯La,コンデンサC4 からなる回路をトランジス
タQ1 に対して並列に接続した構成のものを用いてある
が、図5の実施例3あるいは図7の実施例5のインバー
タ回路3であってもよい。
るチョッパ回路1の負荷を、フルブリッジ構成のインバ
ータ回路3としたもので、チョッパ回路1は実施例3と
同様のものである。インバータ回路3は、チョッパ回路
1の出力、つまりはコンデンサC6 に並列にトランジス
タQ4 ,Q1 ,Q5 ,Q6 をブリッジ接続し、トランジ
スタQ4 ,Q1 及びトランジスタQ5 ,Q6 の接続点間
にインダクタL2 、放電灯Laの直列回路を接続し、放
電灯Laのフィラメントの非電源側にコンデンサC4 を
接続した構成となっている。ここで、インダクタL2 と
コンデンサC4 とで直列共振回路を構成し、コンデンサ
C4 は放電灯Laのフィラメントの予熱用として機能す
る。
のトランジスタQ4 ,Q6 とトランジスタQ1 ,Q5 を
組として、夫々の組毎にトランジスタQ1 ,Q4 〜Q6
を交互にオン,オフして、放電灯Laに高周波電流を流
す。 (実施例8)図10に本発明のさらに別の実施例を示
す。本実施例は、図18の従来のチョッパ回路1におい
て、インダクタL1 と直列に、負荷2側に電流を供給す
る方向でダイオードD5 を挿入すると共に、トランジス
タQ1 と直列に、ダイオードブリッジDBに電流を供給
する方向でダイオードD6 を挿入し、インダクタL1 及
びダイオードD5 の接続点とトランジスタQ1 及びダイ
オードD6 の接続点との間にスイッチSWを挿入したも
のである。なお、スイッチSWは、少なくともインダク
タL1 を介してダイオードブリッジDBの正極側からト
ランジスタQ1 とダイオードD6 との接続点の方向に電
流を供給可能なものであればよく、例えばトランジスタ
などのスイッチング素子を用いることができる。但し、
リレーなどの機械式スイッチであってもよい。
は、チョッパ回路1は図18の降圧チョッパ回路1’と
実質的に同じ構成となり、降圧形として動作する。一
方、スイッチSWがオンの状態で、トランジスタQ1 が
オンのときには、交流電源VS→ダイオードブリッジD
B→インダクタL1 →スイッチSW→トランジスタQ1
→ダイオードブリッジDB→交流電源VS の経路で、入
力電流が流れ、トランジスタQ1 がオフのときには、イ
ンダクタL1 に蓄積されたエネルギが、インダクタL1
→ダイオードD5 →コンデンサC1 →ダイオードD1 →
インダクタL1 の経路で放出され、コンデンサC1 が充
電される。つまり、スイッチSWがオンのときには昇降
圧形として動作する。
ら一定期間には、スイッチSWをオフし、降圧形で動作
させ、入力突入電流を抑制し、その後スイッチSWをオ
ンとして、昇降圧形として動作させ、入力歪みを少なく
することができる。 (実施例9)図11は実施例8のスイッチSWの代わり
にコンデンサC5 を用い、ダイオードD5 及びコンデン
サC1 の接続点と、ダイオードD6 及びトランジスタQ
1 の接続点との間にトランジスタQ4 を接続したもので
ある。また、コンデンサC4の容量はコンデンサC1 の
容量に比べて小さくしてある。つまりは、本実施例は、
実質的には、図2に示す実施例2の変形的な実施例であ
る。電源投入時には、コンデンサC1 の両端電圧VDCは
ほぼ0Vである。このとき、トランジスタQ1 がオンす
ると、交流電源VS →ダイオードブリッジDB→インダ
クタL1 →ダイオードD5 →コンデンサC1 →ダイオー
ドD6 →トランジスタQ1 →ダイオードブリッジDB→
交流電源VS の経路(図12の実線イに示す経路)と、
交流電源VS →ダイオードブリッジDB→インダクタL
1 →コンデンサC5 →トランジスタQ1 →ダイオードブ
リッジDB→交流電源VS の経路(図12の実線ロに示
す経路)との2つの経路で入力電流が流れる。但し、こ
のとき上述のように図12のロで示すループでも電流が
流れるが、コンデンサC5 の容量は小さいので、コンデ
ンサC5 は直ぐに充電される。ここで、このコンデンサ
C5 の両端電圧が僅かでもコンデンサC1 の両端電圧よ
りも高くなると、コンデンサC5 →ダイオードD5 →コ
ンデンサC1 →ダイオードD6 →コンデンサC5の経路
(図12の破線ハで示す経路)で電流が流れる。このた
め、コンデンサC 4 の両端電圧はコンデンサC1 の両端
電圧以上に上昇しない(コンデンサC4 の両端電圧はコ
ンデンサC1 の両端電圧にクランプされる)。
D5 ,D6 のオン電圧(順方向電圧降下)及びトランジ
スタQ1 のオン電圧を無視すると、図12に示すよう
に、コンデンサC1 とコンデンサC5 とは並列接続され
たと等価になる。ここで、容量的にはコンデンサC1 が
コンデンサC5 よりも充分に大きいので、図12のイで
示す経路で流れる電流が支配的となり、チョッパ回路1
は降圧形として動作すると考えて差支えない。
電された時点において、|Vin|(電源電圧の瞬時値)
>VDCのときには、上述の場合と同様にして、降圧チョ
ッパ動作する。一方、|Vin|<VDCのときには、上記
図12のイで示すループでは入力電流は流れなくなる。
この場合には、トランジスタQ1 がオンのとき、上述し
た図12のロで示すループで電流が流れる。そして、ト
ランジスタQ1 がオフのときには、インダクタL1 に蓄
積されたエネルギにより、インダクタL1 →ダイオード
D5 →コンデンサC1 →ダイオードD1 →インダクタL
1 の経路で電流が流れる。つまり、|Vin|<VDCのと
きには昇降圧チョッパとして動作する。
ンデンサC5 が入っているので、このループに流れる電
流は、コンデンサC5 とインダクタL1 との共振作用に
より、上記ループに流れる電流は丸みを帯びる。さら
に、トランジスタQ1 のオフ時に、インダクタL1 →ダ
イオードD5 →コンデンサC1 →ダイオードD1 →イン
ダクタL1 の経路で、インダクタL1 のエネルギがすべ
てコンデンサC1 に放出されると、コンデンサC5 の電
荷が、コンデンサC5 →ダイオードD5 →トランジスタ
Q4 →コンデンサC5 の経路で放出される。以降、|V
in|<VDCであれば、上述した昇降圧形の動作を繰り返
す。
と、本実施例の電源装置も実施例2における図4で説明
したと同様に、交流電源VS の瞬時値|Vin|とコンデ
ンサC 1 の両端電圧VDCとの関係に応じて、自動的に降
圧形、昇降圧形の動作に切り換わって動作する。本実施
例によれば、電源投入時には主に降圧形としてチョッパ
回路1を動作させ、突入電流を抑制することができ、コ
ンデンサC1 の両端電圧VDCの上昇に伴って主に昇降圧
形として動作させ、入力電流の休止期間を短くするか、
あるいは無くすことで、入力歪みを少なくすることがで
きる。
本実施例は、実施例9の負荷2をインバータ回路3と
し、そのインバータ回路3の負荷が放電灯Laである場
合を示し、本実施例は実施例2に対する実施例3に対応
するものである。つまりは、具体的には、インバータ回
路3のスイッチング素子とチョッパ回路1のスイッチン
グ素子とを兼用し、チョッパ回路1のコンデンサC1 の
両端電圧を電源としてインバータ回路3に供給するルー
プを形成するために、ダイオードD7 を設けるてある。
つまりは、ダイオードD1 とコンデンサC1 の接続点と
ダイオードブリッジDBの負極との間に、ダイオードD
1 側をカソードとしてダイオードD7 を接続してある。
なお、本実施例の場合には、図5に示す実施例3におい
るインバータ回路3の回線電流を流すためのコンデンサ
C6 の機能を、コンデンサC1 が兼用できるので、コン
デンサC6 は設けていない。また、トランジスタQ4 に
逆並列に接続されるダイオードに、チョッパ回路1のダ
イオードD1 を兼用させることはできないので、夫々ダ
イオードD1 ,D9 は個別に設けてある。
例9あるいは実施例3において説明した内容と同じであ
るので、説明は省略する。本実施例の場合にも、実施例
3で説明したと同様の効果が得られる。 (実施例11)図14は実施例10のコンデンサC5 と
直列にインダクタL3 を挿入し、図8に示す実施例5と
同様に、コンデンサC5 とインダクタL1 との直列共振
回路の共振周波数がトランジスタQ1 のスイッチング周
波数よりも高い場合、チョッパ回路1が進相モードで動
作することになり、トランジスタQ4 ,Q1 に大きなス
トレスがかかることを防止したものであり、直列にイン
ダクタL3 を挿入することにより、コンデンサC5 ,イ
ンダクタL1 ,L3 からなる直列共振回路の共振周波数
を低くし、トランジスタQ4 ,Q1 に大きなストレスが
かかることを防止したものである。
ンジスタQ4 ,Q1 としてMOSFETQ4 ’,Q 1 ’
を用いたもので、MOSFETQ4 ’,Q1 ’の寄生ダ
イオードをダイオードD8 ,D9 に兼用したものであ
る。 (実施例13)図16は図14に示す実施例11におい
て、チョッパ回路1とインバータ回路3とで兼用するス
イッチング素子を、ダイオードブリッジDBの正負極に
対して逆に入れ換え、コンデンサC1 をダイオードブリ
ッジDBの負極側に接続するようにしたものであり、イ
ンバータ回路3のインダクタL2 ,コンデンサC7 ,放
電灯La,コンデンサC4 からなる回路をトランジスタ
Q1 に対して並列に接続したものを用いたものである。
例11において、インダクタL3 とコンデンサC5から
なる直列回路を、ダイオードブリッジDBの正極側の出
力とインダクタL1の接続点とトランジスタQ4 ,Q1
の接続点との間に挿入したもので、コンデンサC5 の充
電電荷の放出ループ内にインダクタL1 が入るようにし
たものである。このようにしても、実質的には、実施例
11と同様に動作する。
入時からの特定期間には、上記チョッパ回路を主に降圧
動作させると共に、上記特定期間の経過後主に昇降圧動
作させる動作切換手段をチョッパ回路に設けてあるの
で、電源投入時からの特定期間には、従来同様にチョッ
パ回路を降圧形として動作させることができ、高力率化
を図ると共に、入力突入電流を抑制する機能を維持する
ことができ、また特定期間の経過後は、チョッパ回路を
昇降圧形として動作させ、この種の昇降圧形のチョッパ
回路のコンデンサの両端電圧と整流回路の出力電圧との
関係にかかわらず、インダクタに電流を流すことができ
るという特徴を生かし、コンデンサの両端電圧が整流回
路の出力電圧よりも高いときにも、入力電流に休止期間
が生じないようにすることができ、入力歪みを少なくす
ることができる。
ョッパ回路のコンデンサの両端電圧よりも整流回路の出
力電圧が高いとき、チョッパ回路を降圧動作させると共
に、チョッパ回路のコンデンサの両端電圧が整流回路の
出力電圧よりも高いとき、昇降圧動作させるようにチョ
ッパ回路の動作を切り換えるようにしてあるので、コン
デンサの両端電圧と整流回路の出力電圧との関係に応じ
て、自動的にチョッパ回路を降圧形と昇降圧形とに切換
動作させることができ、コンデンサの充電状態に応じて
自動的に入力突入電流を抑制する動作と入力歪みを低減
する動作とに切り換えることができる。
ッパ回路のコンデンサの両端電圧が整流回路の出力電圧
よりも高くなるまで、上記コンデンサを充電するように
動作させているので、コンデンサの両端電圧に交流電源
の周波数の影響で変動しにくくでき、チョッパ回路の負
荷に交流電源の周波数に応じたリップル成分を含む電源
が供給されることを防止することができる。
インバータ回路である場合に、インバータ回路のスイッ
チング素子とチョッパ回路のスイッチング素子とを兼用
しているので、装置全体を小型化し、安価とすることが
できる。
説明図である。
を示す説明図である。
の説明図である。
Claims (6)
- 【請求項1】 交流電源を整流する整流回路と、この整
流回路の出力の電圧変換を行うチョッパ回路とを備え、
電源投入時からの特定期間には、上記チョッパ回路を主
に降圧動作させると共に、上記特定期間の経過後主に昇
降圧動作させる動作切換手段を上記チョッパ回路に設け
て成ることを特徴とする電源装置。 - 【請求項2】 上記動作切換手段が、チョッパ回路のコ
ンデンサの両端電圧よりも整流回路の出力電圧が高いと
き、チョッパ回路を降圧動作させると共に、チョッパ回
路のコンデンサの両端電圧が整流回路の出力電圧よりも
高いとき、昇降圧動作させるようにチョッパ回路の動作
を切り換えて成ることを特徴とする請求項1記載の電源
装置。 - 【請求項3】 上記動作切換手段が、チョッパ回路のコ
ンデンサの両端電圧が整流回路の出力電圧よりも高くな
るまで、上記コンデンサを充電するように動作して成る
ことを特徴とする請求項2記載の電源装置。 - 【請求項4】 上記チョッパ回路の負荷がインバータ回
路であり、このインバータ回路のスイッチング素子とチ
ョッパ回路のスイッチング素子とを兼用して成ることを
特徴とする請求項1乃至請求項3のいずれかに記載の電
源装置。 - 【請求項5】 上記インバータ回路が、夫々逆並列にダ
イオードが接続され交互にオン,オフされる2つのスイ
ッチング素子の直列回路を備えるものであり、整流回路
の出力間に第1のダイオードを介して上記スイッチング
素子の直列回路を接続し、上記スイッチング素子の直列
回路と並列に第1のコンデンサと第2のダイオードとの
直列回路を接続し、第1のコンデンサと第2のダイオー
ドとの接続点と上記2つのスイッチング素子の接続点と
の間に第3のダイオードとインダクタとの直列回路を接
続し、整流回路の出力端の一方と上記第3のダイオード
とインダクタとの接続点との間に少なくとも第2のコン
デンサを含むインピーダンス要素を接続してチョッパ回
路を構成して成ることを特徴とする請求項4記載の電源
装置。 - 【請求項6】 上記インバータ回路が、交互にオン,オ
フされる2つのスイッチング素子の直列回路を備えるも
のであり、整流回路の出力に、第1及び第2のダイオー
ドを直列接続すると共に、インダクタと第3のダイオー
ドを介して上記スイッチング素子の直列回路を接続し、
一方のスイッチング素子の両端にコンデンサと第4のダ
イオードとの直列接続し、コンデンサと第4のダイオー
ドとの接続点と上記第1及び第2のダイオードとの接続
点とを接続し、インダクタと第3のダイオードとの接続
点と上記スイッチング素子の接続点との間に少なくとも
第2のコンデンサを含むインピーダンス要素を接続して
チョッパ回路を構成して成ることを特徴とする請求項4
記載の電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17564293A JP3430420B2 (ja) | 1993-07-15 | 1993-07-15 | 電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17564293A JP3430420B2 (ja) | 1993-07-15 | 1993-07-15 | 電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0739142A true JPH0739142A (ja) | 1995-02-07 |
JP3430420B2 JP3430420B2 (ja) | 2003-07-28 |
Family
ID=15999661
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17564293A Expired - Lifetime JP3430420B2 (ja) | 1993-07-15 | 1993-07-15 | 電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3430420B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07123735A (ja) * | 1993-10-26 | 1995-05-12 | Matsushita Electric Works Ltd | 電源装置 |
JPH08223913A (ja) * | 1995-02-10 | 1996-08-30 | Toshiba Corp | 交流直流変換電源回路 |
JP2000164382A (ja) * | 1998-11-25 | 2000-06-16 | Matsushita Electric Works Ltd | 放電灯点灯装置 |
JP2002542757A (ja) * | 1999-03-30 | 2002-12-10 | パテント−トロイハント−ゲゼルシヤフト フユール エレクトリツシエ グリユーラムペン ミツト ベシユレンクテル ハフツング | 力率補正回路 |
KR20020095008A (ko) * | 2001-06-07 | 2002-12-20 | 박찬홍 | 다이오드와 콘덴서를 이용한 전압 변환 장치 |
JP2016144351A (ja) * | 2015-02-04 | 2016-08-08 | 矢崎総業株式会社 | 突入電流抑制回路 |
JP2018148511A (ja) * | 2017-03-09 | 2018-09-20 | オムロン株式会社 | 突入電流抑制回路および電源回路 |
-
1993
- 1993-07-15 JP JP17564293A patent/JP3430420B2/ja not_active Expired - Lifetime
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07123735A (ja) * | 1993-10-26 | 1995-05-12 | Matsushita Electric Works Ltd | 電源装置 |
JPH08223913A (ja) * | 1995-02-10 | 1996-08-30 | Toshiba Corp | 交流直流変換電源回路 |
JP2000164382A (ja) * | 1998-11-25 | 2000-06-16 | Matsushita Electric Works Ltd | 放電灯点灯装置 |
JP2002542757A (ja) * | 1999-03-30 | 2002-12-10 | パテント−トロイハント−ゲゼルシヤフト フユール エレクトリツシエ グリユーラムペン ミツト ベシユレンクテル ハフツング | 力率補正回路 |
KR20020095008A (ko) * | 2001-06-07 | 2002-12-20 | 박찬홍 | 다이오드와 콘덴서를 이용한 전압 변환 장치 |
JP2016144351A (ja) * | 2015-02-04 | 2016-08-08 | 矢崎総業株式会社 | 突入電流抑制回路 |
JP2018148511A (ja) * | 2017-03-09 | 2018-09-20 | オムロン株式会社 | 突入電流抑制回路および電源回路 |
Also Published As
Publication number | Publication date |
---|---|
JP3430420B2 (ja) | 2003-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5303140A (en) | Power source circuit | |
KR0155147B1 (ko) | 인버터 장치 | |
WO2001084699A1 (fr) | Dispositif de conversion de puissance | |
JP3699082B2 (ja) | スイッチング電源回路 | |
JP3829846B2 (ja) | 無停電電源装置 | |
JPH06245530A (ja) | 電源装置 | |
JP3430420B2 (ja) | 電源装置 | |
JP2001006890A (ja) | 放電灯点灯回路 | |
JPH113789A (ja) | 放電灯の点灯回路 | |
JP3680147B2 (ja) | 電源装置 | |
JP7243838B2 (ja) | Dc-dcコンバータ | |
JPH0898509A (ja) | 電源装置 | |
JPH10247594A (ja) | ガス放電ランプ用安定器 | |
JPH07222369A (ja) | 蓄電池充放電装置 | |
JP3332295B2 (ja) | 電源装置 | |
JPH048175A (ja) | 電源装置 | |
JP3427142B2 (ja) | 電源装置 | |
JP3389932B2 (ja) | インバータ装置 | |
JP3400592B2 (ja) | 電源装置 | |
JP3235295B2 (ja) | 電源装置 | |
JP3413966B2 (ja) | インバータ装置 | |
JPH0556659A (ja) | 電源装置 | |
JP2001035681A (ja) | 放電灯点灯装置 | |
JPH11204284A (ja) | 放電灯点灯装置 | |
JP2000217366A (ja) | 電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030415 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080523 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 6 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 10 |
|
EXPY | Cancellation because of completion of term |