JPH07302792A - 高性能薄膜構造用ヒロック・フリー多層メタル線 - Google Patents
高性能薄膜構造用ヒロック・フリー多層メタル線Info
- Publication number
- JPH07302792A JPH07302792A JP9523195A JP9523195A JPH07302792A JP H07302792 A JPH07302792 A JP H07302792A JP 9523195 A JP9523195 A JP 9523195A JP 9523195 A JP9523195 A JP 9523195A JP H07302792 A JPH07302792 A JP H07302792A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- layer
- thin film
- layers
- base metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12736—Al-base component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12736—Al-base component
- Y10T428/12743—Next to refractory [Group IVB, VB, or VIB] metal-base component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
- Y10T428/2495—Thickness [relative or absolute]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
- Y10T428/2495—Thickness [relative or absolute]
- Y10T428/24967—Absolute thicknesses specified
- Y10T428/24975—No layer or component greater than 5 mils thick
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/31504—Composite [nonstructural laminate]
- Y10T428/31678—Of metal
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】 メタル層の抵抗率を縮小することなくメタル
層におけるヒロックスを阻止することができる薄膜構造
を提供する。 【構成】 基板と、ベースメタル及びバリアメタルの複
数の交互層とを備え、複数の層は、ベースメタルの各層
が最大温度に対する臨界厚みよりも薄くかつバリアメタ
ルの層が該ベースメタルのあらゆる二つの層の間に挿入
されるように、基板上に支持される。
層におけるヒロックスを阻止することができる薄膜構造
を提供する。 【構成】 基板と、ベースメタル及びバリアメタルの複
数の交互層とを備え、複数の層は、ベースメタルの各層
が最大温度に対する臨界厚みよりも薄くかつバリアメタ
ルの層が該ベースメタルのあらゆる二つの層の間に挿入
されるように、基板上に支持される。
Description
【０００１】
【産業上の利用分野】本発明は、一般にヒロックの形成
を阻止するために設計された多層メタル線に関し、特
に、高性能薄膜構造に用いられるヒロック・フリー多層
メタル線に関する。
を阻止するために設計された多層メタル線に関し、特
に、高性能薄膜構造に用いられるヒロック・フリー多層
メタル線に関する。
【０００２】
【従来の技術】薄膜構造を用いている多くのアプリケー
ション（例えば、集積回路（ICs)、アクティブマトリク
ス液晶ディスプレイ(AMLCDs)等）において、それらの構
造におけるメタル線の低抵抗率は、高性能に対して重要
である。メタル線における低抵抗率は、例えば、AMLCDs
に対するより速い画面リフレッシュ速度に変換する、Ｒ
Ｃ遅延を最小にする。クロミウム(Cr)、モリブデン(M
o)、タンタル(Ta)、及びタングステン(W) のような、超
硬合金は、高性能ディスプレイにおける使用に対してあ
まりにも高い抵抗を有する。加えて、標準メタル線とし
ての超硬合金のコストは、他の非超硬合金よりも大き
い。低抵抗及びコストの視点から、アルミニウムが望ま
しい線メタルである。アルミニウムは、しかしながら、
ある一定の被着条件下で、“ヒロックス(hillocks)”と
呼ばれる、欠陥を形成する不利な傾向を有する。これら
の欠陥は、基板に並行でかつそれから離れてアルミニウ
ムの側面上に形成する突起によって特徴付けられる。突
起がアルミニウムの上に横たわっている複数の層を通っ
て“パンチ(punch) ”しうる（穴をあけうる）ので、ヒ
ロックスは、しばしばＩＣまたはアクディブマトリクス
の正確な動作に対して致命的である。これらの理由によ
り、製造工程中にヒロックスの形成を阻止するために多
くの試みがなされている。
ション（例えば、集積回路（ICs)、アクティブマトリク
ス液晶ディスプレイ(AMLCDs)等）において、それらの構
造におけるメタル線の低抵抗率は、高性能に対して重要
である。メタル線における低抵抗率は、例えば、AMLCDs
に対するより速い画面リフレッシュ速度に変換する、Ｒ
Ｃ遅延を最小にする。クロミウム(Cr)、モリブデン(M
o)、タンタル(Ta)、及びタングステン(W) のような、超
硬合金は、高性能ディスプレイにおける使用に対してあ
まりにも高い抵抗を有する。加えて、標準メタル線とし
ての超硬合金のコストは、他の非超硬合金よりも大き
い。低抵抗及びコストの視点から、アルミニウムが望ま
しい線メタルである。アルミニウムは、しかしながら、
ある一定の被着条件下で、“ヒロックス(hillocks)”と
呼ばれる、欠陥を形成する不利な傾向を有する。これら
の欠陥は、基板に並行でかつそれから離れてアルミニウ
ムの側面上に形成する突起によって特徴付けられる。突
起がアルミニウムの上に横たわっている複数の層を通っ
て“パンチ(punch) ”しうる（穴をあけうる）ので、ヒ
ロックスは、しばしばＩＣまたはアクディブマトリクス
の正確な動作に対して致命的である。これらの理由によ
り、製造工程中にヒロックスの形成を阻止するために多
くの試みがなされている。
【０００３】第１のこれらの技術は、アルミニウム・メ
タル上に個別メタル（タンタルのような）キャッピング
層(capping layer) を採り入れる。この技術は、製造工
程におけるヒロックスの形成を制御するためには成功で
あると考えられていた。しかしながら、一つの欠点は、
キャッピング・メタルをパターン化するために個別マス
キング製造工程が必要であることである − さもなけ
れば、全プレート上に延伸している、キャッピング・メ
タル層は、ショートの原因になるであろう。これは、そ
のような電気的ショートを回避するためにパターン化さ
れる必要がない絶縁キャッピング層とは対照的である。
このキャッピング・メタルに対する追加のマスキング段
階は、製造及び製品の総コストに加えられる。この技術
に対する別の欠点は、合成キャップド構造のより大きな
線幅である。キャッピングがヒロックスの形成を成功裏
に回避するためには、キャッピング層は、全側面上でア
ルミニウムを正確に突合わせなければならない。キャッ
ピング・メタルの位置合せ(registration)が正確に行わ
れなかったならば、ヒロックスが形成することが知られ
ている。フォトリソグフィの現在の誤差許容範囲で、キ
ャッピング・メタルの追加の厚みは、全線幅のかなり大
きな割合いを消費する。キャッピング・メタルは、一般
にアルミニウムのような良好な導体ではないでので、キ
ャップドメタル線の抵抗率は、同じ幅のアルミニウムの
線に対するよりも大きい。
タル上に個別メタル（タンタルのような）キャッピング
層(capping layer) を採り入れる。この技術は、製造工
程におけるヒロックスの形成を制御するためには成功で
あると考えられていた。しかしながら、一つの欠点は、
キャッピング・メタルをパターン化するために個別マス
キング製造工程が必要であることである − さもなけ
れば、全プレート上に延伸している、キャッピング・メ
タル層は、ショートの原因になるであろう。これは、そ
のような電気的ショートを回避するためにパターン化さ
れる必要がない絶縁キャッピング層とは対照的である。
このキャッピング・メタルに対する追加のマスキング段
階は、製造及び製品の総コストに加えられる。この技術
に対する別の欠点は、合成キャップド構造のより大きな
線幅である。キャッピングがヒロックスの形成を成功裏
に回避するためには、キャッピング層は、全側面上でア
ルミニウムを正確に突合わせなければならない。キャッ
ピング・メタルの位置合せ(registration)が正確に行わ
れなかったならば、ヒロックスが形成することが知られ
ている。フォトリソグフィの現在の誤差許容範囲で、キ
ャッピング・メタルの追加の厚みは、全線幅のかなり大
きな割合いを消費する。キャッピング・メタルは、一般
にアルミニウムのような良好な導体ではないでので、キ
ャップドメタル線の抵抗率は、同じ幅のアルミニウムの
線に対するよりも大きい。
【０００４】第２の技術は、陽極工程により酸化層でメ
タルをキャップする。一つのそのような試みは、ＳＩＤ
９３ダイジェストの４６７頁に示されたシマダ（島田）
等による論文：“Ｐ−６：ＴＦＴゲート線用低抵抗率タ
ンタル膜”に記載されている。シマダ等は、ＳｉＮX の
層によって追加的にキャップされるタンタル上のタンタ
ル酸化層の陽極成長を記載している。アルミニウム上に
酸化アルミニウムの層を成長させるために同じ陽極工程
が用いられていた。そのような酸化物に伴う問題は、プ
ア・インシュレーアであると同時にヒロック(hillock)
形成のプア・サプレッサであるとそれらが一般に考えら
れていることである。それを通ってヒロックスが突起し
うる、小さな欠陥（“ピンホールズ”）が酸化層に形成
されうることが報告されている。陽極酸化物の使用に伴
う別の欠点は、陽極工程が可能的に汚染されている電解
溶液の使用を一般に必要としかつ同時に全ての線上で陽
極成長を達成するために全てのパターン化された線を接
続する手段を必要とすることである。加えて、同時にヒ
ロックスを制御する上記方法のいずれも、低抵抗メタル
層を製造することの懸念(concern) をアドレスしない。
同時に両方の懸念をアドレスするために、ヒロックスの
形成に関与している因子（例えば、もっと後の製造段階
の温度、メタル層の厚み、等）が考慮されなければなら
ない。本来（本質的に）、アルミニウムのような、メタ
ルは、物理蒸着(physical vapor deposition)（即ち、
蒸発及びスパッタリング）によって被着される。アルミ
ニウム被着中の基板の温度は、アルミニウムの所望の特
性(desired properties)によって変化されうる。例え
ば、より高い被着温度では、アルミニウムの抵抗率は、
減少しかつその粒子サイズ(grain size)は、増大する。
タルをキャップする。一つのそのような試みは、ＳＩＤ
９３ダイジェストの４６７頁に示されたシマダ（島田）
等による論文：“Ｐ−６：ＴＦＴゲート線用低抵抗率タ
ンタル膜”に記載されている。シマダ等は、ＳｉＮX の
層によって追加的にキャップされるタンタル上のタンタ
ル酸化層の陽極成長を記載している。アルミニウム上に
酸化アルミニウムの層を成長させるために同じ陽極工程
が用いられていた。そのような酸化物に伴う問題は、プ
ア・インシュレーアであると同時にヒロック(hillock)
形成のプア・サプレッサであるとそれらが一般に考えら
れていることである。それを通ってヒロックスが突起し
うる、小さな欠陥（“ピンホールズ”）が酸化層に形成
されうることが報告されている。陽極酸化物の使用に伴
う別の欠点は、陽極工程が可能的に汚染されている電解
溶液の使用を一般に必要としかつ同時に全ての線上で陽
極成長を達成するために全てのパターン化された線を接
続する手段を必要とすることである。加えて、同時にヒ
ロックスを制御する上記方法のいずれも、低抵抗メタル
層を製造することの懸念(concern) をアドレスしない。
同時に両方の懸念をアドレスするために、ヒロックスの
形成に関与している因子（例えば、もっと後の製造段階
の温度、メタル層の厚み、等）が考慮されなければなら
ない。本来（本質的に）、アルミニウムのような、メタ
ルは、物理蒸着(physical vapor deposition)（即ち、
蒸発及びスパッタリング）によって被着される。アルミ
ニウム被着中の基板の温度は、アルミニウムの所望の特
性(desired properties)によって変化されうる。例え
ば、より高い被着温度では、アルミニウムの抵抗率は、
減少しかつその粒子サイズ(grain size)は、増大する。
【０００５】アルミニウムのパターン化は、標準リソグ
ラフィック工程によって室温（常温）で行われる。パタ
ーン化の後、ＳｉＮ（窒化ケイ素）層のような絶縁層
は、３００〜３８０°Ｃの範囲における温度で被着され
る。この高温は、良好な絶縁特性を達成するために一般
に必要である。基板（アクティブマトリクス液晶ディス
プレイでは通常、ガラスである）とアルミニウムの間の
熱膨張係数における不整合により、この再加熱は、アル
ミニウム・メタルにおける応力(stress)の原因になる。
追加の応力は、その成長が数１０分の一マイクロンから
数マイクロンの大きさで計測されうる、ヒロックスの形
式で除去される。
ラフィック工程によって室温（常温）で行われる。パタ
ーン化の後、ＳｉＮ（窒化ケイ素）層のような絶縁層
は、３００〜３８０°Ｃの範囲における温度で被着され
る。この高温は、良好な絶縁特性を達成するために一般
に必要である。基板（アクティブマトリクス液晶ディス
プレイでは通常、ガラスである）とアルミニウムの間の
熱膨張係数における不整合により、この再加熱は、アル
ミニウム・メタルにおける応力(stress)の原因になる。
追加の応力は、その成長が数１０分の一マイクロンから
数マイクロンの大きさで計測されうる、ヒロックスの形
式で除去される。
【０００６】
【発明が解決しようとする課題】温度とは別に、ヒロッ
クスの成長は、被着メタル層の厚みにも依存する。一般
規則として、層の厚みが厚くなると、膜のひずみエネル
ギーが大きくなり、そしてヒロックスが所与の温度で形
成される可能性が高くなる。それゆえに、問題となるメ
タル層の厚みを縮小することによって所与温度でのヒロ
ック形成の量を縮小することが可能である。所与温度に
対して、それ以下ではヒロックスが形成されそうにない
−“臨界”厚みが存在することがよく知られている。臨
界厚み以下にメタル層の厚みを縮小することは、しかし
ながら、比較的薄いメタル層は、比較的高い抵抗率を有
するという、一つの大きな欠点を有する。高性能薄膜構
造の目的に対して、薄いメタル層は、一般に受け入れら
れない。それゆえに、メタル層の抵抗率を縮小すること
なくメタル層におけるヒロックスを阻止することが必要
である。
クスの成長は、被着メタル層の厚みにも依存する。一般
規則として、層の厚みが厚くなると、膜のひずみエネル
ギーが大きくなり、そしてヒロックスが所与の温度で形
成される可能性が高くなる。それゆえに、問題となるメ
タル層の厚みを縮小することによって所与温度でのヒロ
ック形成の量を縮小することが可能である。所与温度に
対して、それ以下ではヒロックスが形成されそうにない
−“臨界”厚みが存在することがよく知られている。臨
界厚み以下にメタル層の厚みを縮小することは、しかし
ながら、比較的薄いメタル層は、比較的高い抵抗率を有
するという、一つの大きな欠点を有する。高性能薄膜構
造の目的に対して、薄いメタル層は、一般に受け入れら
れない。それゆえに、メタル層の抵抗率を縮小すること
なくメタル層におけるヒロックスを阻止することが必要
である。
【０００７】
【課題を解決するための手段】本発明は、最大温度を有
している製造工程によって構成された薄膜構造であっ
て、基板と、ベースメタル及びバリアメタルの複数の交
互層とを備え、複数の層は、ベースメタルの各層が最大
温度に対する臨界厚みよりも薄くかつバリアメタルの層
がベースメタルのあらゆる二つの層の間に挿入されるよ
うに、基板上に支持される薄膜構造によって達成され
る。本発明では、ベースメタルは、アルミニウムを含む
ように構成してもよい。本発明では、ベースメタルは、
アルミニウム及びアルミニウム合金を含んでいる一群か
ら選択されるように構成してもよい。
している製造工程によって構成された薄膜構造であっ
て、基板と、ベースメタル及びバリアメタルの複数の交
互層とを備え、複数の層は、ベースメタルの各層が最大
温度に対する臨界厚みよりも薄くかつバリアメタルの層
がベースメタルのあらゆる二つの層の間に挿入されるよ
うに、基板上に支持される薄膜構造によって達成され
る。本発明では、ベースメタルは、アルミニウムを含む
ように構成してもよい。本発明では、ベースメタルは、
アルミニウム及びアルミニウム合金を含んでいる一群か
ら選択されるように構成してもよい。
【０００８】
【作用】本発明は、ベースメタルとバリアメタルの交互
層を備えている新規の多層構造である。ベースメタル
は、所与の層において、それを越えるとヒロックスが所
与の温度に対して形成される可能性が高い厚みである、
ヒロック形成に対するその臨界厚み、よりも少ない厚み
に被着される。ベースメタルの各そのような層の間に、
バリアメタルの層が挿入される。バリアメタルの介在層
(intervening layer) は、ベースメタルを互いに隔離す
べく作用する。各層は、臨界厚み下であるので、ヒロッ
クスが形成されない。本発明の目的及び利点は、当業者
には、添付した図面に関する以下の詳細の説明から明ら
かであろう。
層を備えている新規の多層構造である。ベースメタル
は、所与の層において、それを越えるとヒロックスが所
与の温度に対して形成される可能性が高い厚みである、
ヒロック形成に対するその臨界厚み、よりも少ない厚み
に被着される。ベースメタルの各そのような層の間に、
バリアメタルの層が挿入される。バリアメタルの介在層
(intervening layer) は、ベースメタルを互いに隔離す
べく作用する。各層は、臨界厚み下であるので、ヒロッ
クスが形成されない。本発明の目的及び利点は、当業者
には、添付した図面に関する以下の詳細の説明から明ら
かであろう。
【０００９】
【実施例】以下の記載は、当業者に本発明を作らせかつ
使用させるべく現されており、かつ特定のアプリケーシ
ョン及びその要求事項のコンテキストで提供される。好
ましい実施例に対する種々の変更は、当業者にとって容
易に理解されるであろうし、ここに規定された一般原理
は、添付した特許請求の範囲によって規定された本発明
の精神及び範囲から逸脱することなく他の実施例及びア
プリケーションに適用されうる。それゆえに、本発明
は、示された実施例に限定されることを企図していない
が、しかしここに開示された原理及び特徴で構成された
最も広い範囲によるものである。ここで、図１を参照す
ると、ヒロックの形成が、構造１０のような薄膜構造に
示されている。複数の特定層を備えている構造１０が示
されているが、特定層の選択は、説明を目的としてのみ
なされたものであり、更に、メタル層におけるヒロック
形成の問題は、種々の材料を用いている種々の構造に対
しても共通であるということは、理解されるであろう。
加えて、構造１０は、製造において薄膜トランジスタ
（ＴＦＴ）に似ているが、ヒロック形成の問題は、メタ
ル線クロスオーバ形成、コンデンサ、または層のインテ
グリティ（一貫性）のブリーチ（裂け目）がオペレーシ
ョナル・マルファンクションの原因となりうるあらゆる
他の構造に対しても致命的である。
使用させるべく現されており、かつ特定のアプリケーシ
ョン及びその要求事項のコンテキストで提供される。好
ましい実施例に対する種々の変更は、当業者にとって容
易に理解されるであろうし、ここに規定された一般原理
は、添付した特許請求の範囲によって規定された本発明
の精神及び範囲から逸脱することなく他の実施例及びア
プリケーションに適用されうる。それゆえに、本発明
は、示された実施例に限定されることを企図していない
が、しかしここに開示された原理及び特徴で構成された
最も広い範囲によるものである。ここで、図１を参照す
ると、ヒロックの形成が、構造１０のような薄膜構造に
示されている。複数の特定層を備えている構造１０が示
されているが、特定層の選択は、説明を目的としてのみ
なされたものであり、更に、メタル層におけるヒロック
形成の問題は、種々の材料を用いている種々の構造に対
しても共通であるということは、理解されるであろう。
加えて、構造１０は、製造において薄膜トランジスタ
（ＴＦＴ）に似ているが、ヒロック形成の問題は、メタ
ル線クロスオーバ形成、コンデンサ、または層のインテ
グリティ（一貫性）のブリーチ（裂け目）がオペレーシ
ョナル・マルファンクションの原因となりうるあらゆる
他の構造に対しても致命的である。
【００１０】構造１０は、その上にメタル層１４（例え
ば、アルミニウム）が被着されかつパターン化される基
板１２（通常はガラス）を備えている。底部絶縁層１６
（ＳｉＮ、等からなる）は、メタル層１４と活性層１８
の間の介在絶縁物(intervening insulator) として作用
する。頂部絶縁層２０及び他のメタル線２２は、活性層
１８の頂上に被着される。図１から分かるように、ヒロ
ック２４は、メタル層１４から形成されかつ複数の層
（層１６、１８、２０、及び２２）を通して“パンチ”
されて（穴が開けられて）、メタル層１４とメタル層２
２の間で“ショート”を生成する。図に示したような、
欠陥は、構造の正確な動作に対して致命的でありうる。
ヒロックスは、薄膜構造の動作にそのような破壊的影響
を有しうるので、製造工程におけるそれらの成長を制御
または阻止するために多くの試みがなされた。図２及び
図３は、二つのそのような試みを示す。図２は、両方が
基板３２上に被着された、タンタルのような別のメタル
層３６による、アルミニウムのようなベースメタル層３
４のキャッピングを示す。メタル層３４の表面における
微切り上り(slight raise)３８で示されるように、この
方法は、ヒロックスの阻止において相対的に成功するこ
とが一般に知られている。この特定な方法での一つの欠
点は、しかしながら、製造コストの増大である。追加の
メタル・キャッピング層は、個別マスキング段階を一般
に必要とする。マスキングは、高価な製造段階であるこ
とが一般に知られている。
ば、アルミニウム）が被着されかつパターン化される基
板１２（通常はガラス）を備えている。底部絶縁層１６
（ＳｉＮ、等からなる）は、メタル層１４と活性層１８
の間の介在絶縁物(intervening insulator) として作用
する。頂部絶縁層２０及び他のメタル線２２は、活性層
１８の頂上に被着される。図１から分かるように、ヒロ
ック２４は、メタル層１４から形成されかつ複数の層
（層１６、１８、２０、及び２２）を通して“パンチ”
されて（穴が開けられて）、メタル層１４とメタル層２
２の間で“ショート”を生成する。図に示したような、
欠陥は、構造の正確な動作に対して致命的でありうる。
ヒロックスは、薄膜構造の動作にそのような破壊的影響
を有しうるので、製造工程におけるそれらの成長を制御
または阻止するために多くの試みがなされた。図２及び
図３は、二つのそのような試みを示す。図２は、両方が
基板３２上に被着された、タンタルのような別のメタル
層３６による、アルミニウムのようなベースメタル層３
４のキャッピングを示す。メタル層３４の表面における
微切り上り(slight raise)３８で示されるように、この
方法は、ヒロックスの阻止において相対的に成功するこ
とが一般に知られている。この特定な方法での一つの欠
点は、しかしながら、製造コストの増大である。追加の
メタル・キャッピング層は、個別マスキング段階を一般
に必要とする。マスキングは、高価な製造段階であるこ
とが一般に知られている。
【００１１】この方法の別の欠点−増大した線幅も図２
に示す。メタル層３６はキャッピング層であるので、そ
れは、延伸しかつベースメタル３４の全側面と正確に位
置合せされなければならない。ベースメタルとのキャッ
ピング・メタルの側面位置合せは、間隔（ディスタン
ス）３７と３９の合計に等しい追加の幅を加える。この
追加の幅は、現行フォトリソグラフィック方法の誤り許
容範囲以下に制限するので、この追加の幅は、総合幅に
対してかなりの割合いを加える。加えて、キャッピング
・メタルは、通常、ベースメタルよりも高い抵抗率なの
で、線の抵抗率は、ベースメタルだけからなる同じ幅の
線よりも大きい。図３は、ヒロックスの形成を阻止する
ことの第２の試みを示す。メタル層４４は、基板４２上
に被着されかつパターン化される。そして、メタル層の
上に、陽極工程（電気メッキに類似する）により酸化層
がメタル自体の上に形成される。この方法は、例えば、
上記で参照したシマダ（島田）等による論文に記載され
ているように、タンタル・メタル線上に採り入れられ
る。陽極工程自体は製造コストを増加するだけでなく、
それは混合した結果と合致する。図３に示すように、小
さなヒロックスは、酸化層の表面に発生している欠陥
（“ピンホールズ”と称される）において形成しうると
いうことが知られている。ヒロック４８のような、ヒロ
ックスは、キャッピング層としての酸化物の所望の効果
を効果的に帳消しにする−そのようなピンホール欠陥を
形成することが知られている。
に示す。メタル層３６はキャッピング層であるので、そ
れは、延伸しかつベースメタル３４の全側面と正確に位
置合せされなければならない。ベースメタルとのキャッ
ピング・メタルの側面位置合せは、間隔（ディスタン
ス）３７と３９の合計に等しい追加の幅を加える。この
追加の幅は、現行フォトリソグラフィック方法の誤り許
容範囲以下に制限するので、この追加の幅は、総合幅に
対してかなりの割合いを加える。加えて、キャッピング
・メタルは、通常、ベースメタルよりも高い抵抗率なの
で、線の抵抗率は、ベースメタルだけからなる同じ幅の
線よりも大きい。図３は、ヒロックスの形成を阻止する
ことの第２の試みを示す。メタル層４４は、基板４２上
に被着されかつパターン化される。そして、メタル層の
上に、陽極工程（電気メッキに類似する）により酸化層
がメタル自体の上に形成される。この方法は、例えば、
上記で参照したシマダ（島田）等による論文に記載され
ているように、タンタル・メタル線上に採り入れられ
る。陽極工程自体は製造コストを増加するだけでなく、
それは混合した結果と合致する。図３に示すように、小
さなヒロックスは、酸化層の表面に発生している欠陥
（“ピンホールズ”と称される）において形成しうると
いうことが知られている。ヒロック４８のような、ヒロ
ックスは、キャッピング層としての酸化物の所望の効果
を効果的に帳消しにする−そのようなピンホール欠陥を
形成することが知られている。
【００１２】本発明は、ベースメタルとバリアメタルの
交互層を備えている新規の多層構造である。ベースメタ
ルは、所与の層において、それを越えるとヒロックスが
所与の温度に対して形成される可能性が高い厚みであ
る、ヒロック形成に対するその臨界厚み、よりも少ない
厚みに被着される。ベースメタルの各そのような層の間
に、バリアメタルの層が挿入される。バリアメタルの介
在層(intervening layer) は、ベースメタルを互いに隔
離すべく作用する。各層は、臨界厚み下であるので、ヒ
ロックスが形成されない。本発明の一つの利点は、高性
能薄膜構造に対する低抵抗メタル線を生成することであ
る。線の抵抗率がメタル層の断面に反比例するので、本
発明の多層構造は、ヒロックスの形成を阻止すると同時
に、ベースメタルの単一層よりも大きなベースメタルの
総断面を提供する。本発明の別の利点は、小さな線幅で
ある。本発明のバリアメタルは、ベースメタル上に層を
なし、かつベースメタルをキャッピングしないので、線
には追加の幅が加えられない。図４は、高性能薄膜構造
に対して、本発明の原理に従って作られた、多層構造５
０を示す。基板５２上に、ベースメタル５４とバリアメ
タル５６の交互サブ層(alternating sublayers) が被着
されている。本発明の一実施例では、ベースメタルは、
アルミニウム（Ａｌ）であり、バリアメタルは、超硬合
金またはタングステン・タイタニウム（ＴｉＷ）のよう
なそのある合金を含む。
交互層を備えている新規の多層構造である。ベースメタ
ルは、所与の層において、それを越えるとヒロックスが
所与の温度に対して形成される可能性が高い厚みであ
る、ヒロック形成に対するその臨界厚み、よりも少ない
厚みに被着される。ベースメタルの各そのような層の間
に、バリアメタルの層が挿入される。バリアメタルの介
在層(intervening layer) は、ベースメタルを互いに隔
離すべく作用する。各層は、臨界厚み下であるので、ヒ
ロックスが形成されない。本発明の一つの利点は、高性
能薄膜構造に対する低抵抗メタル線を生成することであ
る。線の抵抗率がメタル層の断面に反比例するので、本
発明の多層構造は、ヒロックスの形成を阻止すると同時
に、ベースメタルの単一層よりも大きなベースメタルの
総断面を提供する。本発明の別の利点は、小さな線幅で
ある。本発明のバリアメタルは、ベースメタル上に層を
なし、かつベースメタルをキャッピングしないので、線
には追加の幅が加えられない。図４は、高性能薄膜構造
に対して、本発明の原理に従って作られた、多層構造５
０を示す。基板５２上に、ベースメタル５４とバリアメ
タル５６の交互サブ層(alternating sublayers) が被着
されている。本発明の一実施例では、ベースメタルは、
アルミニウム（Ａｌ）であり、バリアメタルは、超硬合
金またはタングステン・タイタニウム（ＴｉＷ）のよう
なそのある合金を含む。
【００１３】薄膜構造は、多数の製造段階を含む製造工
程によって構築される。各段階は、対応付けられた温度
を有する。それゆえに、Ａｌ（アルミニウム）が露出さ
れる全製造工程に対する知られた最大温度（maximum te
mperature)がある。従って、Ａｌ層の各被着がその最大
温度に対して決定された臨界厚みよりも薄いということ
が確保される。バリアメタルは、隣接するＡｌ層を互い
に併合することから防止するために用いられる。Ｔｉ
Ｗ、Ｗ及びＴｉＮ（窒化タイタニウム）は、５５０°Ｃ
までＡｌに対する許容バリア(acceptable barriers) で
ある。図４に示した多層構造は、二つよりも多くの数の
層を有しうるしかつ所望した特定の順序で開始しうる
（例えば、最初にバリアメタルまたは最初にベースメタ
ルのいずれか）ということに注目すべきである。加え
て、バリアメタル層の全てが単一のメタルまたは合金で
作られることは、重要ではない。本発明の重要な態様
は、ベースメタルのあらゆる層が臨界厚みより少ない
（薄い）ことでありかつベースメタルのあらゆる二つの
隣接する層がある形式のバリアメタルによって分離され
ていることである。あらゆる所与の製造条件に対する臨
界厚みが当業者に周知であるということも注目すべきで
ある。アルミニウムに対して、この臨界厚みは、特定の
製造条件により、約３００〜８００Å（オングストロー
ム）であることが知られている。現在クレームされた構
造の製造の追加の議論は、同一出願人による米国特許出
願（発明の名称“Thin-Film Structure with Tapered F
eature”）に開示される。
程によって構築される。各段階は、対応付けられた温度
を有する。それゆえに、Ａｌ（アルミニウム）が露出さ
れる全製造工程に対する知られた最大温度（maximum te
mperature)がある。従って、Ａｌ層の各被着がその最大
温度に対して決定された臨界厚みよりも薄いということ
が確保される。バリアメタルは、隣接するＡｌ層を互い
に併合することから防止するために用いられる。Ｔｉ
Ｗ、Ｗ及びＴｉＮ（窒化タイタニウム）は、５５０°Ｃ
までＡｌに対する許容バリア(acceptable barriers) で
ある。図４に示した多層構造は、二つよりも多くの数の
層を有しうるしかつ所望した特定の順序で開始しうる
（例えば、最初にバリアメタルまたは最初にベースメタ
ルのいずれか）ということに注目すべきである。加え
て、バリアメタル層の全てが単一のメタルまたは合金で
作られることは、重要ではない。本発明の重要な態様
は、ベースメタルのあらゆる層が臨界厚みより少ない
（薄い）ことでありかつベースメタルのあらゆる二つの
隣接する層がある形式のバリアメタルによって分離され
ていることである。あらゆる所与の製造条件に対する臨
界厚みが当業者に周知であるということも注目すべきで
ある。アルミニウムに対して、この臨界厚みは、特定の
製造条件により、約３００〜８００Å（オングストロー
ム）であることが知られている。現在クレームされた構
造の製造の追加の議論は、同一出願人による米国特許出
願（発明の名称“Thin-Film Structure with Tapered F
eature”）に開示される。
【００１４】ＳｉＯ2 （二酸化ケイ素）の基板上に６０
０ÅのＡｌ、１５０ÅのＴｉＷ及び６００ÅのＡｌを備
えている３層スパッタ被膜(three layer sputter depos
itedfilm)は、ヒロック形成なしで一時間の間４００°
Ｃに耐えうることが示された。この膜スタックのシート
抵抗率は、同じ厚みのＡｌ膜（２％銅を含んでいる）に
ついて０．２５オーム／sq. であるのに対し、０．３６
オーム／sq. であることが計測された。本発明は、ベー
スメタルと一群のバリアメタルから選択されたメタルの
交互層を備えている新規の多層構造である。ベースメタ
ルは、所与の層において、それを越えるとヒロックスが
所与の温度に対して形成される可能性が高い厚みであ
る、ヒロック形成に対するその臨界厚み、よりも少ない
厚みに被着される。ベースメタルの各そのような層の間
に、バリアメタルの層が挿入される。バリアメタルの介
在層は、ベースメタルを互いに分離すべく作用する。そ
れゆえに、臨界厚み以下に各ベースメタル層の実効厚み
を維持する。
０ÅのＡｌ、１５０ÅのＴｉＷ及び６００ÅのＡｌを備
えている３層スパッタ被膜(three layer sputter depos
itedfilm)は、ヒロック形成なしで一時間の間４００°
Ｃに耐えうることが示された。この膜スタックのシート
抵抗率は、同じ厚みのＡｌ膜（２％銅を含んでいる）に
ついて０．２５オーム／sq. であるのに対し、０．３６
オーム／sq. であることが計測された。本発明は、ベー
スメタルと一群のバリアメタルから選択されたメタルの
交互層を備えている新規の多層構造である。ベースメタ
ルは、所与の層において、それを越えるとヒロックスが
所与の温度に対して形成される可能性が高い厚みであ
る、ヒロック形成に対するその臨界厚み、よりも少ない
厚みに被着される。ベースメタルの各そのような層の間
に、バリアメタルの層が挿入される。バリアメタルの介
在層は、ベースメタルを互いに分離すべく作用する。そ
れゆえに、臨界厚み以下に各ベースメタル層の実効厚み
を維持する。
【００１５】
【発明の効果】本発明の薄膜構造は、最大温度を有して
いる製造工程によって構成された薄膜構造であって、基
板と、ベースメタル及びバリアメタルの複数の交互層と
を備え、複数の層は、ベースメタルの各層が最大温度に
対する臨界厚みよりも薄くかつバリアメタルの層がベー
スメタルのあらゆる二つの層の間に挿入されるように、
基板上に支持されるので、高性能薄膜構造に対して低抵
抗メタル線を生成することである。また、線の抵抗率
は、メタル層の断面に反比例するので、本発明の多層構
造では、ヒロックスの形成を阻止すると同時に、ベース
メタルの単一層よりも大きいベースメタルの総断面を提
供する。更に、本発明のバリアメタルは、ベースメタル
上に層をなし、かつベースメタルをキャッピングしない
ので、追加の幅が線に加わらない。即ち、小さな線幅を
有することができる。
いる製造工程によって構成された薄膜構造であって、基
板と、ベースメタル及びバリアメタルの複数の交互層と
を備え、複数の層は、ベースメタルの各層が最大温度に
対する臨界厚みよりも薄くかつバリアメタルの層がベー
スメタルのあらゆる二つの層の間に挿入されるように、
基板上に支持されるので、高性能薄膜構造に対して低抵
抗メタル線を生成することである。また、線の抵抗率
は、メタル層の断面に反比例するので、本発明の多層構
造では、ヒロックスの形成を阻止すると同時に、ベース
メタルの単一層よりも大きいベースメタルの総断面を提
供する。更に、本発明のバリアメタルは、ベースメタル
上に層をなし、かつベースメタルをキャッピングしない
ので、追加の幅が線に加わらない。即ち、小さな線幅を
有することができる。
【図面の簡単な説明】
【図１】製造工程中のメタル層におけるヒロックの形成
を示す図である。
を示す図である。
【図２】メタル層におけるヒロックスの成長を制御する
ための二つの別々な試みの内の一つを示す図である。
ための二つの別々な試みの内の一つを示す図である。
【図３】メタル層におけるヒロックスの成長を制御する
ための二つの別々な試みの内の他の一つを示す図であ
る。
ための二つの別々な試みの内の他の一つを示す図であ
る。
【図４】本発明の原理に基づいて作られた多層構造を示
す図である。
す図である。
５０ 多層構造 ５２ 基板 ５４ ベースメタル ５６ バリアメタル
フロントページの続き (72)発明者 ロナルド ティー フルクス アメリカ合衆国 カリフォルニア州 94040 マウンテン ヴィュー リー ド ライヴ 1672 (72)発明者 ツー チン チュアン アメリカ合衆国 カリフォルニア州 95070 サラトガ アローヘッド レーン 21451
Claims (3)
- 【請求項１】 最大温度を有している製造工程によって
構成された薄膜構造であって、基板と、ベースメタル及
びバリアメタルの複数の交互層とを備え、前記複数の層
は、前記ベースメタルの各層が前記最大温度に対する臨
界厚みよりも薄くかつ前記バリアメタルの層が該ベース
メタルのあらゆる二つの層の間に挿入されるように、前
記基板上に支持されることを特徴とする薄膜構造。 - 【請求項２】 前記ベースメタルは、アルミニウムを含
むことを特徴とする請求項１に記載の薄膜構造。 - 【請求項３】 前記ベースメタルは、アルミニウム及び
アルミニウム合金を含んでいる一群から選択されること
を特徴とする請求項１に記載の薄膜構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/234897 | 1994-04-28 | ||
| US08/234,897 US5518805A (en) | 1994-04-28 | 1994-04-28 | Hillock-free multilayer metal lines for high performance thin film structures |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008290125A Division JP2009044194A (ja) | 1994-04-28 | 2008-11-12 | 多層メタル線を有する薄膜構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07302792A true JPH07302792A (ja) | 1995-11-14 |
Family
ID=22883263
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9523195A Pending JPH07302792A (ja) | 1994-04-28 | 1995-04-20 | 高性能薄膜構造用ヒロック・フリー多層メタル線 |
| JP2008290125A Pending JP2009044194A (ja) | 1994-04-28 | 2008-11-12 | 多層メタル線を有する薄膜構造 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008290125A Pending JP2009044194A (ja) | 1994-04-28 | 2008-11-12 | 多層メタル線を有する薄膜構造 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5518805A (ja) |
| EP (1) | EP0681328B1 (ja) |
| JP (2) | JPH07302792A (ja) |
| DE (1) | DE69525100T2 (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5693983A (en) * | 1994-04-28 | 1997-12-02 | Xerox Corporation | Thin-film structure with conductive molybdenum-chromium line |
| JPH0843860A (ja) * | 1994-04-28 | 1996-02-16 | Xerox Corp | 低電圧駆動アクティブ・マトリックス液晶ディスプレイにおける電気的に分離されたピクセル・エレメント |
| JP3403812B2 (ja) * | 1994-05-31 | 2003-05-06 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタを用いた半導体装置の作製方法 |
| US5608557A (en) * | 1995-01-03 | 1997-03-04 | Xerox Corporation | Circuitry with gate line crossing semiconductor line at two or more channels |
| US5693567A (en) * | 1995-06-07 | 1997-12-02 | Xerox Corporation | Separately etching insulating layer for contacts within array and for peripheral pads |
| US5648674A (en) * | 1995-06-07 | 1997-07-15 | Xerox Corporation | Array circuitry with conductive lines, contact leads, and storage capacitor electrode all formed in layer that includes highly conductive metal |
| US5731216A (en) * | 1996-03-27 | 1998-03-24 | Image Quest Technologies, Inc. | Method of making an active matrix display incorporating an improved TFT |
| JPH10163501A (ja) | 1996-11-29 | 1998-06-19 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型トランジスタ |
| FR2756572B1 (fr) | 1996-12-04 | 1999-01-08 | Pechiney Aluminium | Alliages d'aluminium a temperature de recristallisation elevee utilisee dans les cibles de pulverisation cathodiques |
| KR100229613B1 (ko) * | 1996-12-30 | 1999-11-15 | 구자홍 | 액정 표시 장치 및 제조 방법 |
| US6154188A (en) * | 1997-04-30 | 2000-11-28 | Candescent Technologies Corporation | Integrated metallization for displays |
| US5969423A (en) | 1997-07-15 | 1999-10-19 | Micron Technology, Inc. | Aluminum-containing films derived from using hydrogen and oxygen gas in sputter deposition |
| US6222271B1 (en) | 1997-07-15 | 2001-04-24 | Micron Technology, Inc. | Method of using hydrogen gas in sputter deposition of aluminum-containing films and aluminum-containing films derived therefrom |
| US6149792A (en) * | 1997-09-30 | 2000-11-21 | Candescent Technologies Corporation | Row electrode anodization |
| JPH11265938A (ja) * | 1998-03-18 | 1999-09-28 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6057238A (en) * | 1998-03-20 | 2000-05-02 | Micron Technology, Inc. | Method of using hydrogen and oxygen gas in sputter deposition of aluminum-containing films and aluminum-containing films derived therefrom |
| US6396147B1 (en) | 1998-05-16 | 2002-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with metal-oxide conductors |
| US6380627B1 (en) * | 1998-06-26 | 2002-04-30 | The Regents Of The University Of California | Low resistance barrier layer for isolating, adhering, and passivating copper metal in semiconductor fabrication |
| KR100361570B1 (ko) * | 1999-12-23 | 2002-11-21 | 아남반도체 주식회사 | 반사형 마이크로 액정 표시 장치용 기판 제조 방법 |
| US6780687B2 (en) * | 2000-01-28 | 2004-08-24 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device having a heat absorbing layer |
| KR100507343B1 (ko) * | 2001-11-28 | 2005-08-08 | 삼성에스디아이 주식회사 | 박막트랜지스터용 금속배선구조 및 그의 형성방법 |
| US7371427B2 (en) * | 2003-05-20 | 2008-05-13 | Applied Materials, Inc. | Reduction of hillocks prior to dielectric barrier deposition in Cu damascene |
| US7723228B2 (en) * | 2003-05-20 | 2010-05-25 | Applied Materials, Inc. | Reduction of hillocks prior to dielectric barrier deposition in Cu damascene |
| JP4729661B2 (ja) * | 2003-07-11 | 2011-07-20 | 奇美電子股▲ふん▼有限公司 | ヒロックが無いアルミニウム層及びその形成方法 |
| DE102004036142B4 (de) * | 2004-07-26 | 2009-04-09 | Infineon Technologies Ag | Halbleiterbauelement mit einer Metallisierung mit mehreren durch zumindest eine Barriereschicht getrennten Metallisierungsschichten sowie Verfahren zu dessen Herstellung |
| DE102004036140A1 (de) * | 2004-07-26 | 2006-03-23 | Infineon Technologies Ag | Halbleiterbauelement |
| US9024327B2 (en) * | 2007-12-14 | 2015-05-05 | Cree, Inc. | Metallization structure for high power microelectronic devices |
| US8822336B2 (en) | 2011-06-16 | 2014-09-02 | United Microelectronics Corp. | Through-silicon via forming method |
| US9018108B2 (en) | 2013-01-25 | 2015-04-28 | Applied Materials, Inc. | Low shrinkage dielectric films |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4522890A (en) * | 1979-10-31 | 1985-06-11 | Illinois Tool Works Inc. | Multilayer high attenuation shielding structure |
| US4673623A (en) * | 1985-05-06 | 1987-06-16 | The Board Of Trustees Of The Leland Stanford Junior University | Layered and homogeneous films of aluminum and aluminum/silicon with titanium and tungsten for multilevel interconnects |
| JPS6329548A (ja) * | 1986-07-09 | 1988-02-08 | シ−メンス、アクチエンゲゼルシヤフト | 集積回路の金属化部 |
| JP2511892B2 (ja) * | 1986-08-08 | 1996-07-03 | 松下電器産業株式会社 | 多層薄膜配線及びその形成方法 |
| EP0256557B1 (en) * | 1986-08-19 | 1993-01-07 | Fujitsu Limited | Semiconductor device having thin film wiring layer and method of forming thin wiring layer |
| JPS63155743A (ja) * | 1986-12-19 | 1988-06-28 | Fujitsu Ltd | 半導体装置 |
| US4980752A (en) * | 1986-12-29 | 1990-12-25 | Inmos Corporation | Transition metal clad interconnect for integrated circuits |
| US4910580A (en) * | 1987-08-27 | 1990-03-20 | Siemens Aktiengesellschaft | Method for manufacturing a low-impedance, planar metallization composed of aluminum or of an aluminum alloy |
| US5071714A (en) * | 1989-04-17 | 1991-12-10 | International Business Machines Corporation | Multilayered intermetallic connection for semiconductor devices |
| JPH03222333A (ja) * | 1990-01-26 | 1991-10-01 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
-
1994
- 1994-04-28 US US08/234,897 patent/US5518805A/en not_active Expired - Lifetime
-
1995
- 1995-04-20 JP JP9523195A patent/JPH07302792A/ja active Pending
- 1995-04-26 DE DE69525100T patent/DE69525100T2/de not_active Expired - Lifetime
- 1995-04-26 EP EP19950302791 patent/EP0681328B1/en not_active Expired - Lifetime
-
2008
- 2008-11-12 JP JP2008290125A patent/JP2009044194A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0681328B1 (en) | 2002-01-23 |
| EP0681328A2 (en) | 1995-11-08 |
| JP2009044194A (ja) | 2009-02-26 |
| DE69525100D1 (de) | 2002-03-14 |
| DE69525100T2 (de) | 2002-07-18 |
| US5518805A (en) | 1996-05-21 |
| EP0681328A3 (en) | 1997-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07302792A (ja) | 高性能薄膜構造用ヒロック・フリー多層メタル線 | |
| KR20070003719A (ko) | 박막 트랜지스터 회로 장치의 제조 방법 | |
| JP2005222065A (ja) | 薄膜トランジスタ液晶表示装置（ｔｆｔｌｃｄ）用基板のアルミニウム配線形成方法とこれにより製造されたｔｆｔｌｃｄ基板 | |
| US6140701A (en) | Suppression of hillock formation in thin aluminum films | |
| EP0922301B1 (en) | Substrate with conductor formed of low-resistance aluminum alloy | |
| TWI312578B (en) | Thin film transistor substrate | |
| JPH04336530A (ja) | 液晶ディスプレイ | |
| JPH1065174A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH04188770A (ja) | 薄膜トランジスタ | |
| US20030186074A1 (en) | Metal electrode using molybdenum-tungsten alloy as barrier layers and the fabrication method of the same | |
| JP2809153B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP2740591B2 (ja) | 半導体装置の製造方法 | |
| US7800109B2 (en) | Thin film transistor with electrodes resistant to oxidation and erosion | |
| JP3035101B2 (ja) | 電極基板及びその製造方法 | |
| JPH03293329A (ja) | 配線材料及び液晶表示装置 | |
| JPH07302893A (ja) | 薄膜構造のメタル層におけるヒロック阻止用双対絶縁キャッピング層 | |
| JP2000147550A (ja) | アクティブマトリクス基板 | |
| JPH0671082B2 (ja) | 薄膜トランジスタ | |
| JPS62219921A (ja) | 半導体装置 | |
| JPH09197436A (ja) | アクティブマトリクス基板 | |
| KR100752371B1 (ko) | 박막트랜지스터 및 그의 제조방법 | |
| JPH04313266A (ja) | 薄膜半導体装置 | |
| JP2000353704A (ja) | 配線及びそれを用いた表示装置並びにそれらの製造方法 | |
| JPS6265468A (ja) | 表示装置 | |
| JPH05265041A (ja) | 液晶表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050530 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050830 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070420 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070605 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070914 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080811 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080814 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081112 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090515 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090520 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090515 |