JP2009044194A - 多層メタル線を有する薄膜構造 - Google Patents

多層メタル線を有する薄膜構造 Download PDF

Info

Publication number
JP2009044194A
JP2009044194A JP2008290125A JP2008290125A JP2009044194A JP 2009044194 A JP2009044194 A JP 2009044194A JP 2008290125 A JP2008290125 A JP 2008290125A JP 2008290125 A JP2008290125 A JP 2008290125A JP 2009044194 A JP2009044194 A JP 2009044194A
Authority
JP
Japan
Prior art keywords
metal
layer
layers
base metal
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008290125A
Other languages
English (en)
Inventor
Jackson H Ho
エイチ ホー ジャクソン
Ronald T Fulks
ティー フルクス ロナルド
Tzu-Chin Chuang
チン チュアン ツー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xerox Corp
Original Assignee
Xerox Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xerox Corp filed Critical Xerox Corp
Publication of JP2009044194A publication Critical patent/JP2009044194A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12736Al-base component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12736Al-base component
    • Y10T428/12743Next to refractory [Group IVB, VB, or VIB] metal-base component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495Thickness [relative or absolute]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495Thickness [relative or absolute]
    • Y10T428/24967Absolute thicknesses specified
    • Y10T428/24975No layer or component greater than 5 mils thick
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/31504Composite [nonstructural laminate]
    • Y10T428/31678Of metal

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】メタル層の抵抗率を小さくすることなくメタル層におけるヒロックを阻止することができる薄膜構造を提供する。
【解決手段】薄膜構造50は、基板52と、ベースメタル層54及びバリアメタル層56の複数の交互層とを備え、複数の層は、ベースメタルの各層が最大温度に対する臨界厚みよりも薄くかつバリアメタル層56がベースメタル層54の二つの層の間に挿入されるように、基板52上に支持され、メタル層の抵抗率を小さくすることなくメタル層におけるヒロックを阻止する。
【選択図】図4

Description

本発明は、一般にヒロックの形成を阻止するために設計された多層メタル線に関し、特に、高性能薄膜構造に用いられるヒロック・フリー多層メタル線に関する。
薄膜構造を用いている多くのアプリケーション(例えば、集積回路(ICs)、アクティブマトリクス液晶ディスプレイ(AMLCDs)等)において、それらの構造におけるメタル線の低抵抗率は、高性能に対して重要である。メタル線における低抵抗率は、例えば、AMLCDsに対するより速い画面リフレッシュ速度に変換する、RC遅延を最小にする。クロミウム(Cr)、モリブデン(Mo)、タンタル(Ta)、及びタングステン(W) のような、超硬合金は、高性能ディスプレイにおける使用に対してあまりにも高い抵抗を有する。加えて、標準メタル線としての超硬合金のコストは、他の非超硬合金よりも大きい。低抵抗及びコストの視点から、アルミニウムが望ましい線メタルである。
アルミニウムは、しかしながら、ある一定の被着条件下で、“ヒロックス(hillocks)”と呼ばれる、欠陥を形成する不利な傾向を有する。これらの欠陥は、基板に並行でかつそれから離れてアルミニウムの側面上に形成する突起によって特徴付けられる。突起がアルミニウムの上に横たわっている複数の層を通って“パンチ(punch) ”しうる(穴をあけうる)ので、ヒロックスは、しばしばICまたはアクディブマトリクスの正確な動作に対して致命的である。これらの理由により、製造工程中にヒロックスの形成を阻止するために多くの試みがなされている。
第1のこれらの技術は、アルミニウム・メタル上に個別メタル(タンタルのような)キャッピング層(capping layer) を採り入れる。この技術は、製造工程におけるヒロックスの形成を制御するためには成功であると考えられていた。しかしながら、一つの欠点は、キャッピング・メタルをパターン化するために個別マスキング製造工程が必要であることである − さもなければ、全プレート上に延伸している、キャッピング・メタル層は、ショートの原因になるであろう。これは、そのような電気的ショートを回避するためにパターン化される必要がない絶縁キャッピング層とは対照的である。このキャッピング・メタルに対する追加のマスキング段階は、製造及び製品の総コストに加えられる。
この技術に対する別の欠点は、合成キャップド構造のより大きな線幅である。
キャッピングがヒロックスの形成を成功裏に回避するためには、キャッピング層は、全側面上でアルミニウムを正確に突合わせなければならない。キャッピング・メタルの位置合せ(registration)が正確に行われなかったならば、ヒロックスが形成することが知られている。フォトリソグフィの現在の誤差許容範囲で、キャッピング・メタルの追加の厚みは、全線幅のかなり大きな割合いを消費する。キャッピング・メタルは、一般にアルミニウムのような良好な導体ではないでので、キャップドメタル線の抵抗率は、同じ幅のアルミニウムの線に対するよりも大きい。
第2の技術は、陽極工程により酸化層でメタルをキャップする。一つのそのような試みは、SID93ダイジェストの467頁に示されたシマダ(島田)等による論文:“P−6:TFTゲート線用低抵抗率タンタル膜”に記載されている。シマダ等は、SiNX の層によって追加的にキャップされるタンタル上のタンタル酸化層の陽極成長を記載している。
アルミニウム上に酸化アルミニウムの層を成長させるために同じ陽極工程が用いられていた。そのような酸化物に伴う問題は、プア・インシュレーアであると同時にヒロック(hillock) 形成のプア・サプレッサであるとそれらが一般に考えられていることである。それを通ってヒロックスが突起しうる、小さな欠陥(“ピンホールズ”)が酸化層に形成されうることが報告されている。陽極酸化物の使用に伴う別の欠点は、陽極工程が可能的に汚染されている電解溶液の使用を一般に必要としかつ同時に全ての線上で陽極成長を達成するために全てのパターン化された線を接続する手段を必要とすることである。
加えて、同時にヒロックスを制御する上記方法のいずれも、低抵抗メタル層を製造することの懸念(concern) をアドレスしない。同時に両方の懸念をアドレスするために、ヒロックスの形成に関与している因子(例えば、もっと後の製造段階の温度、メタル層の厚み、等)が考慮されなければならない。本来(本質的に)、アルミニウムのような、メタルは、物理蒸着(physical vapor deposition) (即ち、蒸発及びスパッタリング)によって被着される。アルミニウム被着中の基板の温度は、アルミニウムの所望の特性(desired properties)によって変化されうる。例えば、より高い被着温度では、アルミニウムの抵抗率は、減少しかつその粒子サイズ(grain size)は、増大する。
アルミニウムのパターン化は、標準リソグラフィック工程によって室温(常温)で行われる。パターン化の後、SiN(窒化ケイ素)層のような絶縁層は、300〜380°Cの範囲における温度で被着される。この高温は、良好な絶縁特性を達成するために一般に必要である。基板(アクティブマトリクス液晶ディスプレイでは通常、ガラスである)とアルミニウムの間の熱膨張係数における不整合により、この再加熱は、アルミニウム・メタルにおける応力(stress)の原因になる。追加の応力は、その成長が数10分の一マイクロンから数マイクロンの大きさで計測されうる、ヒロックスの形式で除去される。
特開昭63−155743号公報 特開昭63−43349号公報 特開昭63−29548号公報 特開平3−222333号公報 特開昭64−45163号公報
温度とは別に、ヒロックスの成長は、被着メタル層の厚みにも依存する。一般規則として、層の厚みが厚くなると、膜のひずみエネルギーが大きくなり、そしてヒロックスが所与の温度で形成される可能性が高くなる。それゆえに、問題となるメタル層の厚みを縮小することによって所与の温度におけるヒロック形成の量を縮小することが可能である。所与温度に対して、それ以下ではヒロックスが形成されにくい−“臨界”厚みが存在することがよく知られている。
しかしながら、臨界厚み以下にメタル層の厚みを縮小することは、比較的薄いメタル層は、比較的高い抵抗率を有するという、一つの大きな欠点を有する。高性能薄膜構造の目的に対して、薄いメタル層は、一般に受け入れられない。
それゆえに、メタル層の抵抗率を縮小することなくメタル層におけるヒロックスを阻止することが必要である。
本発明は、最大温度を有している製造工程によって構成された薄膜構造であって、基板と、ベースメタル及びバリアメタルの複数の交互層とを備え、複数の層は、ベースメタルの各層が最大温度に対する臨界厚みよりも薄くかつバリアメタルの層がベースメタルのあらゆる二つの層の間に挿入されるように、基板上に支持される薄膜構造によって達成される。
本発明では、ベースメタルは、アルミニウムを含むように構成してもよい。
本発明では、ベースメタルは、アルミニウム及びアルミニウム合金を含んでいる一群から選択されるように構成してもよい。
(作用)
本発明は、ベースメタルとバリアメタルの交互層を備えている新規の多層構造である。ベースメタルは、所与の層において、それを越えるとヒロックスが所与の温度に対して形成されやすい、ヒロック形成に対するその臨界厚みよりも少ない厚みに被着される。ベースメタルの各そのような層の間に、バリアメタルの層が挿入される。バリアメタルの介在層(intervening layer) は、ベースメタルを互いに隔離すべく作用する。各層は、臨界厚み下であるので、ヒロックスが形成されない。
本発明の薄膜構造は、最大温度を有している製造工程によって構成された薄膜構造であって、基板と、ベースメタル及びバリアメタルの複数の交互層とを備え、複数の層は、ベースメタルの各層が最大温度に対する臨界厚みよりも薄くかつバリアメタルの層がベースメタルのあらゆる二つの層の間に挿入されるように、基板上に支持されるので、高性能薄膜構造に対して低抵抗メタル線を生成することである。また、線の抵抗率は、メタル層の断面に反比例するので、本発明の多層構造では、ヒロックスの形成を阻止すると同時に、ベースメタルの単一層よりも大きいベースメタルの総断面を提供する。更に、本発明のバリアメタルは、ベースメタル上に層をなし、かつベースメタルをキャッピングしないので、追加の幅が線に加わらない。即ち、小さな線幅を有することができる。
本発明の目的及び利点は、当業者には、添付した図面に関する以下の詳細の説明から明らかであろう。
以下の記載は、当業者に本発明を作らせかつ使用させるべく現されており、かつ特定のアプリケーション及びその要求事項のコンテキストで提供される。好ましい実施例に対する種々の変更は、当業者にとって容易に理解されるであろうし、ここに規定された一般原理は、添付した特許請求の範囲によって規定された本発明の精神及び範囲から逸脱することなく他の実施例及びアプリケーションに適用されうる。それゆえに、本発明は、示された実施例に限定されることを企図していないが、しかしここに開示された原理及び特徴で構成された最も広い範囲によるものである。
ここで、図1を参照すると、ヒロックの形成が、構造10のような薄膜構造に示されている。複数の特定層を備えている構造10が示されているが、特定層の選択は、説明を目的としてのみなされたものであり、更に、メタル層におけるヒロック形成の問題は、種々の材料を用いている種々の構造に対しても共通であるということは、理解されるであろう。加えて、構造10は、製造において薄膜トランジスタ(TFT)に似ているが、ヒロック形成の問題は、メタル線クロスオーバ形成、コンデンサ、または層のインテグリティ(一貫性)のブリーチ(裂け目)がオペレーショナル・マルファンクションの原因となりうるあらゆる他の構造に対しても致命的である。
構造10は、その上にメタル層14(例えば、アルミニウム)が被着されかつパターン化される基板12(通常はガラス)を備えている。底部絶縁層16(SiN、等からなる)は、メタル層14と活性層18の間の介在絶縁物(intervening insulator) として作用する。頂部絶縁層20及び他のメタル線22は、活性層18の頂上に被着される。図1から分かるように、ヒロック24は、メタル層14から形成されかつ複数の層(層16、18、20、及び22)を通して“パンチ”されて(穴が開けられて)、メタル層14とメタル層22の間で“ショート”を生成する。図に示したような、欠陥は、構造の正確な動作に対して致命的でありうる。
ヒロックスは、薄膜構造の動作にそのような破壊的影響を有しうるので、製造工程におけるそれらの成長を制御または阻止するために多くの試みがなされた。図2及び図3は、二つのそのような試みを示す。図2は、両方が基板32上に被着された、タンタルのような別のメタル層36による、アルミニウムのようなベースメタル層34のキャッピングを示す。メタル層34の表面における微切り上り(slight raise)38で示されるように、この方法は、ヒロックスの阻止において相対的に成功することが一般に知られている。この特定な方法での一つの欠点は、しかしながら、製造コストの増大である。追加のメタル・キャッピング層は、個別マスキング段階を一般に必要とする。マスキングは、高価な製造段階であることが一般に知られている。
この方法の別の欠点−増大した線幅も図2に示す。メタル層36はキャッピング層であるので、それは、延伸しかつベースメタル34の全側面と正確に位置合せされなければならない。ベースメタルとのキャッピング・メタルの側面位置合せは、間隔(ディスタンス)37と39の合計に等しい追加の幅を加える。この追加の幅は、現行フォトリソグラフィック方法の誤り許容範囲以下に制限するので、この追加の幅は、総合幅に対してかなりの割合いを加える。加えて、キャッピング・メタルは、通常、ベースメタルよりも高い抵抗率なので、線の抵抗率は、ベースメタルだけからなる同じ幅の線よりも大きい。
図3は、ヒロックスの形成を阻止することの第2の試みを示す。メタル層44は、基板42上に被着されかつパターン化される。そして、メタル層の上に、陽極工程(電気メッキに類似する)により酸化層がメタル自体の上に形成される。この方法は、例えば、上記で参照したシマダ(島田)等による論文に記載されているように、タンタル・メタル線上に採り入れられる。
陽極工程自体は製造コストを増加するだけでなく、それは混合した結果と合致する。図3に示すように、小さなヒロックスは、酸化層の表面に発生している欠陥(“ピンホールズ”と称される)において形成しうるということが知られている。ヒロック48のような、ヒロックスは、キャッピング層としての酸化物の所望の効果を効果的に帳消しにする−そのようなピンホール欠陥を形成することが知られている。
本発明は、ベースメタルとバリアメタルの交互層を備えている新規の多層構造である。ベースメタルは、所与の層において、それを越えるとヒロックスが所与の温度に対して形成される可能性が高い厚みである、ヒロック形成に対するその臨界厚み、よりも少ない厚みに被着される。ベースメタルの各そのような層の間に、バリアメタルの層が挿入される。バリアメタルの介在層(intervening layer) は、ベースメタルを互いに隔離すべく作用する。各層は、臨界厚み下であるので、ヒロックスが形成されない。本発明の一つの利点は、高性能薄膜構造に対する低抵抗メタル線を生成することである。線の抵抗率がメタル層の断面に反比例するので、本発明の多層構造は、ヒロックスの形成を阻止すると同時に、ベースメタルの単一層よりも大きなベースメタルの総断面を提供する。本発明の別の利点は、小さな線幅である。本発明のバリアメタルは、ベースメタル上に層をなし、かつベースメタルをキャッピングしないので、線には追加の幅が加えられない。
図4は、高性能薄膜構造に対して、本発明の原理に従って作られた、多層構造50を示す。基板52上に、ベースメタル54とバリアメタル56の交互サブ層(alternating sublayers) が被着されている。本発明の一実施例では、ベースメタルは、アルミニウム(Al)であり、バリアメタルは、超硬合金またはタングステン・タイタニウム(TiW)のようなそのある合金を含む。
薄膜構造は、多数の製造段階を含む製造工程によって構築される。各段階は、対応付けられた温度を有する。それゆえに、Al(アルミニウム)が露出される全製造工程に対する知られた最大温度(maximum temperature)がある。従って、Al層の各被着がその最大温度に対して決定された臨界厚みよりも薄いということが確保される。バリアメタルは、隣接するAl層を互いに併合することから防止するために用いられる。TiW、W及びTiN(窒化タイタニウム)は、550℃までAlに対する許容バリア(acceptable barriers) である。
図4に示した多層構造は、二つよりも多くの数の層を有しうるしかつ所望した特定の順序で開始しうる(例えば、最初にバリアメタルまたは最初にベースメタルのいずれか)ということに注目すべきである。加えて、バリアメタル層の全てが単一のメタルまたは合金で作られることは、重要ではない。本発明の重要な態様は、ベースメタルのあらゆる層が臨界厚みより少ない(薄い)ことでありかつベースメタルのあらゆる二つの隣接する層がある形式のバリアメタルによって分離されていることである。
あらゆる所与の製造条件に対する臨界厚みが当業者に周知であるということも注目すべきである。アルミニウムに対して、この臨界厚みは、特定の製造条件により、約300〜800Å(オングストローム)であることが知られている。現在クレームされた構造の製造の追加の議論は、同一出願人による米国特許出願(発明の名称“Thin-Film Structure with Tapered Feature”)に開示される。
SiO2 (二酸化ケイ素)の基板上に600Å(オングストローム)のAl、150Å(オングストローム)のTiW及び600Å(オングストローム)のAlを備えている3層スパッタ被膜(three layer sputter depositedfilm)は、ヒロック形成なしで一時間の間400℃に耐えうることが示された。この膜スタックのシート抵抗率は、同じ厚みのAl膜(2%銅を含んでいる)について0.25オーム/sq.であるのに対し、0.36オーム/sq.であることが計測された。本発明は、ベースメタルと一群のバリアメタルから選択されたメタルの交互層を備えている新規の多層構造である。ベースメタルは、所与の層において、それを越えるとヒロックスが所与の温度に対して形成される可能性が高い厚みである、ヒロック形成に対するその臨界厚み、よりも少ない厚みに被着される。ベースメタルの各そのような層の間に、バリアメタルの層が挿入される。バリアメタルの介在層は、ベースメタルを互いに分離すべく作用する。それゆえに、臨界厚み以下に各ベースメタル層の実効厚みを維持する。
製造工程中のメタル層におけるヒロックの形成を示す図である。 メタル層におけるヒロックスの成長を制御するための二つの別々な試みの内の一つを示す図である。 メタル層におけるヒロックスの成長を制御するための二つの別々な試みの内の他の一つを示す図である。 本発明の原理に基づいて作られた多層構造を示す図である。
符号の説明
50 多層構造
52 基板
54 ベースメタル
56 バリアメタル

Claims (2)

  1. 製造工程によって組み立てられる薄膜構造であって、
    基板と、
    ベースメタル及びバリアメタルの複数の交互層とを備え、
    前記複数の層は、前記基板上に支持され、前記ベースメタルの各層は、アルミニウムで構成され、ヒロック・フリーでありかつ800Å(オングストローム)以下の厚みを有し、前記バリアメタルの層は、前記ベースメタルの二つの層の間に挿入され、
    前記バリアメタルは、高融点メタル合金を備えている、
    ことを特徴とする薄膜構造。
  2. 製造工程によって組み立てられる薄膜構造であって、
    基板と、
    ベースメタル及びバリアメタルの複数の交互層とを備え、
    前記複数の層は、前記基板上に支持され、前記ベースメタルの各層は、アルミニウムで構成され、ヒロック・フリーでありかつ800Å(オングストローム)以下の厚みを有し、前記バリアメタルの層は、前記ベースメタルの二つの層の間に挿入され、
    前記バリアメタルは、複数のメタルの合金を備え、前記複数のメタルの少なくとも一つは、クロム、モリブデン、タンタル、及びタングステンから構成されている一群から選択される、
    ことを特徴とする薄膜構造。
JP2008290125A 1994-04-28 2008-11-12 多層メタル線を有する薄膜構造 Pending JP2009044194A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/234,897 US5518805A (en) 1994-04-28 1994-04-28 Hillock-free multilayer metal lines for high performance thin film structures

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP9523195A Division JPH07302792A (ja) 1994-04-28 1995-04-20 高性能薄膜構造用ヒロック・フリー多層メタル線

Publications (1)

Publication Number Publication Date
JP2009044194A true JP2009044194A (ja) 2009-02-26

Family

ID=22883263

Family Applications (2)

Application Number Title Priority Date Filing Date
JP9523195A Pending JPH07302792A (ja) 1994-04-28 1995-04-20 高性能薄膜構造用ヒロック・フリー多層メタル線
JP2008290125A Pending JP2009044194A (ja) 1994-04-28 2008-11-12 多層メタル線を有する薄膜構造

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP9523195A Pending JPH07302792A (ja) 1994-04-28 1995-04-20 高性能薄膜構造用ヒロック・フリー多層メタル線

Country Status (4)

Country Link
US (1) US5518805A (ja)
EP (1) EP0681328B1 (ja)
JP (2) JPH07302792A (ja)
DE (1) DE69525100T2 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5693983A (en) * 1994-04-28 1997-12-02 Xerox Corporation Thin-film structure with conductive molybdenum-chromium line
JPH0843860A (ja) * 1994-04-28 1996-02-16 Xerox Corp 低電圧駆動アクティブ・マトリックス液晶ディスプレイにおける電気的に分離されたピクセル・エレメント
JP3403812B2 (ja) * 1994-05-31 2003-05-06 株式会社半導体エネルギー研究所 薄膜トランジスタを用いた半導体装置の作製方法
US5608557A (en) * 1995-01-03 1997-03-04 Xerox Corporation Circuitry with gate line crossing semiconductor line at two or more channels
US5693567A (en) * 1995-06-07 1997-12-02 Xerox Corporation Separately etching insulating layer for contacts within array and for peripheral pads
US5648674A (en) * 1995-06-07 1997-07-15 Xerox Corporation Array circuitry with conductive lines, contact leads, and storage capacitor electrode all formed in layer that includes highly conductive metal
US5731216A (en) * 1996-03-27 1998-03-24 Image Quest Technologies, Inc. Method of making an active matrix display incorporating an improved TFT
JPH10163501A (ja) * 1996-11-29 1998-06-19 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型トランジスタ
FR2756572B1 (fr) 1996-12-04 1999-01-08 Pechiney Aluminium Alliages d'aluminium a temperature de recristallisation elevee utilisee dans les cibles de pulverisation cathodiques
KR100229613B1 (ko) * 1996-12-30 1999-11-15 구자홍 액정 표시 장치 및 제조 방법
US6154188A (en) * 1997-04-30 2000-11-28 Candescent Technologies Corporation Integrated metallization for displays
US5969423A (en) * 1997-07-15 1999-10-19 Micron Technology, Inc. Aluminum-containing films derived from using hydrogen and oxygen gas in sputter deposition
US6222271B1 (en) 1997-07-15 2001-04-24 Micron Technology, Inc. Method of using hydrogen gas in sputter deposition of aluminum-containing films and aluminum-containing films derived therefrom
US6149792A (en) * 1997-09-30 2000-11-21 Candescent Technologies Corporation Row electrode anodization
JPH11265938A (ja) * 1998-03-18 1999-09-28 Toshiba Corp 半導体装置及びその製造方法
US6057238A (en) * 1998-03-20 2000-05-02 Micron Technology, Inc. Method of using hydrogen and oxygen gas in sputter deposition of aluminum-containing films and aluminum-containing films derived therefrom
US6396147B1 (en) 1998-05-16 2002-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with metal-oxide conductors
US6380627B1 (en) * 1998-06-26 2002-04-30 The Regents Of The University Of California Low resistance barrier layer for isolating, adhering, and passivating copper metal in semiconductor fabrication
KR100361570B1 (ko) * 1999-12-23 2002-11-21 아남반도체 주식회사 반사형 마이크로 액정 표시 장치용 기판 제조 방법
US6780687B2 (en) * 2000-01-28 2004-08-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a heat absorbing layer
KR100507343B1 (ko) * 2001-11-28 2005-08-08 삼성에스디아이 주식회사 박막트랜지스터용 금속배선구조 및 그의 형성방법
US7723228B2 (en) * 2003-05-20 2010-05-25 Applied Materials, Inc. Reduction of hillocks prior to dielectric barrier deposition in Cu damascene
US7371427B2 (en) * 2003-05-20 2008-05-13 Applied Materials, Inc. Reduction of hillocks prior to dielectric barrier deposition in Cu damascene
JP4729661B2 (ja) * 2003-07-11 2011-07-20 奇美電子股▲ふん▼有限公司 ヒロックが無いアルミニウム層及びその形成方法
DE102004036140A1 (de) * 2004-07-26 2006-03-23 Infineon Technologies Ag Halbleiterbauelement
DE102004036142B4 (de) * 2004-07-26 2009-04-09 Infineon Technologies Ag Halbleiterbauelement mit einer Metallisierung mit mehreren durch zumindest eine Barriereschicht getrennten Metallisierungsschichten sowie Verfahren zu dessen Herstellung
US9024327B2 (en) * 2007-12-14 2015-05-05 Cree, Inc. Metallization structure for high power microelectronic devices
US8822336B2 (en) 2011-06-16 2014-09-02 United Microelectronics Corp. Through-silicon via forming method
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6329548A (ja) * 1986-07-09 1988-02-08 シ−メンス、アクチエンゲゼルシヤフト 集積回路の金属化部
JPS6343349A (ja) * 1986-08-08 1988-02-24 Matsushita Electric Ind Co Ltd 多層薄膜配線及びその形成方法
JPS63155743A (ja) * 1986-12-19 1988-06-28 Fujitsu Ltd 半導体装置
JPH03222333A (ja) * 1990-01-26 1991-10-01 Sanyo Electric Co Ltd 半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4522890A (en) * 1979-10-31 1985-06-11 Illinois Tool Works Inc. Multilayer high attenuation shielding structure
US4673623A (en) * 1985-05-06 1987-06-16 The Board Of Trustees Of The Leland Stanford Junior University Layered and homogeneous films of aluminum and aluminum/silicon with titanium and tungsten for multilevel interconnects
DE3783405T2 (de) * 1986-08-19 1993-08-05 Fujitsu Ltd Halbleiteranordnung mit einer duennschicht-verdrahtung und verfahren zum herstellen derselben.
US4980752A (en) * 1986-12-29 1990-12-25 Inmos Corporation Transition metal clad interconnect for integrated circuits
US4910580A (en) * 1987-08-27 1990-03-20 Siemens Aktiengesellschaft Method for manufacturing a low-impedance, planar metallization composed of aluminum or of an aluminum alloy
US5071714A (en) * 1989-04-17 1991-12-10 International Business Machines Corporation Multilayered intermetallic connection for semiconductor devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6329548A (ja) * 1986-07-09 1988-02-08 シ−メンス、アクチエンゲゼルシヤフト 集積回路の金属化部
JPS6343349A (ja) * 1986-08-08 1988-02-24 Matsushita Electric Ind Co Ltd 多層薄膜配線及びその形成方法
JPS63155743A (ja) * 1986-12-19 1988-06-28 Fujitsu Ltd 半導体装置
JPH03222333A (ja) * 1990-01-26 1991-10-01 Sanyo Electric Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH07302792A (ja) 1995-11-14
EP0681328A2 (en) 1995-11-08
DE69525100T2 (de) 2002-07-18
EP0681328B1 (en) 2002-01-23
US5518805A (en) 1996-05-21
EP0681328A3 (en) 1997-02-12
DE69525100D1 (de) 2002-03-14

Similar Documents

Publication Publication Date Title
JP2009044194A (ja) 多層メタル線を有する薄膜構造
JP3916334B2 (ja) 薄膜トランジスタ
JP3976770B2 (ja) 液晶表示装置の製造方法およびtft基板を有する液晶表示装置
US6528357B2 (en) Method of manufacturing array substrate
US7259035B2 (en) Methods of forming thin-film transistor display devices
US7981761B2 (en) Method of manufacturing semiconductor device having MIM capacitor
US7304339B2 (en) Passivation structure for ferroelectric thin-film devices
JP2004157554A (ja) 液晶表示装置の製造方法
JPH06188419A (ja) 薄膜トランジスタの製造方法
NO173037B (no) Fremgangsmaate for aa tilveiebringe passive tynnsjikt-kretser, og en passiv krets fremstilt ved fremgangsmaaten
US6140701A (en) Suppression of hillock formation in thin aluminum films
JP4808232B2 (ja) 金属絶縁体金属キャパシタの製造方法
KR100314865B1 (ko) 낮은저항알루미늄합금으로형성된도체를갖는기판
KR100208024B1 (ko) 힐락 억제를 위한 tft의 알루미늄 게이트 구조 및 그 제조방법
JPH04188770A (ja) 薄膜トランジスタ
US20030186074A1 (en) Metal electrode using molybdenum-tungsten alloy as barrier layers and the fabrication method of the same
JP2809153B2 (ja) 液晶表示装置及びその製造方法
JPH0547708A (ja) 半導体装置の製造方法
JPH07302893A (ja) 薄膜構造のメタル層におけるヒロック阻止用双対絶縁キャッピング層
JP2000147550A (ja) アクティブマトリクス基板
JPH0671082B2 (ja) 薄膜トランジスタ
JP3245613B2 (ja) 薄膜素子の製造方法
JP3149034B2 (ja) 薄膜トランジスタ
JP3257001B2 (ja) 多層配線板及び多層配線板の製造方法
JP2017092331A (ja) デバイス用配線膜、およびAl合金スパッタリングターゲット材料

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081212

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081212

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20090515

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111101

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120123

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120531

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120531

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120601

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120601