JPS6329548A - 集積回路の金属化部 - Google Patents

集積回路の金属化部

Info

Publication number
JPS6329548A
JPS6329548A JP17082987A JP17082987A JPS6329548A JP S6329548 A JPS6329548 A JP S6329548A JP 17082987 A JP17082987 A JP 17082987A JP 17082987 A JP17082987 A JP 17082987A JP S6329548 A JPS6329548 A JP S6329548A
Authority
JP
Japan
Prior art keywords
layer
titanium
aluminum
silicon
metallization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17082987A
Other languages
English (en)
Inventor
ハラルト、エガース
ウイルヘルム、アザム
エルケ、エクシユタイン
ワルター、プライス
デイートリツヒ、シユロス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPS6329548A publication Critical patent/JPS6329548A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は集積回路の配線、端子接続等に使用されるア
ルミニウム又はアルミニウム・シリコンから成る金属化
部に関するものである。
〔従来の技術〕
集積回路の導体路系として通常使用される金属化部は主
としてアルミニウム・シリコン系のものであり、これに
はアルミニウム又はアルミニウム・シリコンの外に合金
添加物例えばチタン、銅又はそれに類似した金属が含ま
れることがある。しかしこれらのAl−3i系は電流負
荷性能が限定され、これまで以上の電流密度の伝送に使
用できることは考えられない。高い電流密度は集積回路
の小形化に際して必要となるものである。
更にAl−3i系特にアルミニウムは予想されるl黒度
サイクルに際して高いヒルロックが形成され易い。更に
導体路構造の乾式エツチング等に際して腐食の発生が認
められる。アルミニウム・シリコン層がドープされたシ
リコンと非ドープシリコンのいずれかに対しても選択的
に乾式エツチングすることが不可能であり、シリコンと
の結合に使用される接触窓の上でAl−3i金罪化石の
充分な重なり合いが必要であるという事実により設計の
多様性と同時に集積回路の集債密変が?定される。
〔発明が解決しようとする問題点〕
この発明の目的は、合金添加物を含むかあるいは含まな
いアルミニウム・シリコン金属化部に比べて多くの利点
をもつS積回路用の金属化部を提供することである。
(問題点を解決するための手段〕 この目的は特許請求の範囲第1項に特徴として挙げた構
成とすることによって達成される。
この発明の種々の実施態様は特許請求の範囲第2項以下
に示されている。
〔実施例〕
図面に示した実施例についてこの発明を更に詳細に説明
する。
シリコン層Si内にそれよりも著しく高濃度にドープさ
れた鉢形の接触窓1が設けられている。
この発明による金属化部は白金シリサイドおよびアルミ
ニウム層またはアルミニウム・シリコン層によって互に
分離された複数のチタン、チタン・タングステン又は窒
化チタンの層から成るサンドイッチ層列となっている。
この1列では白金シリサイド層2は接触窓1の上だけに
あり、シリコン層Siと白金シリサイド層20表面から
始まってチタン層3、チタン・タングステン1′55お
よび窒化チタンFi7の三層で覆われる。これらの層は
アルミニウム層又はアルミニウム・シリコン層4と6に
よって互に分離されている。
この発明によれば少くとも2つのチタン層、チタン・タ
ングステン層又は窒化チタン層とそれに対応する数の上
記アルミニウム化合物から成る分離層が設けられる。
この発明によるサンドイッチ層り1農よ適当なスパッタ
リング法により1つの工程段で作ることができる。
サンドイッチ層列の各層の厚さは次のように選定される
。白金シリサイド層2に対しでは、既に構造化されてい
るシリコン層Siにおシするプロセス時間と寄生効果に
基づき60乃至70nmの厚さ;下方のチタン層、チタ
ン・タングステン層又は窒化チタン層3.5に対しては
40乃至600nm特に約1100nの厚さ;アルミニ
ウム層又はアルミニウム・シリコン層4.6に対しては
IQQnm乃至11000n特に400nm付近の厚さ
;上方のチタン層、チタン・タングステン1又は窒化チ
タン層7に対しては60乃至600nm、ただしその下
のチタン化合物層よりも薄い厚さ。各層の厚さは上方の
アルミニウム層又はアルミニウム・シリコン層6から下
方の15乃至3に向って低減させるのが有利である。
〔発明の効果〕
この発明による金τ化部の利点として;ま、例えば10
倍に達する高電流負荷性と並んで例えば電気泳動、腐食
、ノ品変係数の劣化等の寄生効果に基づくヒルロック形
成の、減少と導電路欠陥の発生傾向の低減が挙げられる
。更にこの発明のサンドイッチ金属化部は、シリコンE
Si上に設けられた層3乃至7のサンドイッチ構造を白
金シリサイド2の接触金属化部に対して選択的に乾式エ
ツチングすることを可能にする。これは下方のチタン、
チタン・タングステン又は窒化チタンの屓3が白金シリ
サイド2を全熱浸さないか僅か浸すだけであるエツチン
グ剤を用いて構造化可能であることに基づく。
この発明によるサンドインチ金属化部に対してはエツチ
ングにより傾斜した側面を作ることも可能である。これ
はチタン、チタン・タングステンまたは窒化チタンの最
上層が等方的にエツチング可能であり続くアルミニウム
とシリコンのエツチングに際して傾斜した側面となるこ
とによるものである。このようなエツチング過程後の9
+1面は全体が一様にpHしたものにはならず、小さな
段の集まりとなりその包絡面が1斜面となるのである。
このことから例えば酸化膜析出等により材料を追加して
付着させる場合には表面の平滑化が進められ、更に追加
された材料の収縮と張り出しが避けられる。
この発明による濱3乃至7のサンドイッチ金属化部は集
積回路の多層金泥化部においてノン・Zステッド・ヴイ
アホール(non nested viahole)と
よばれているものの形成を可能にする。この場合チタン
、チタン・タングステン又は窒化チタンとアルミニウム
又はアルミニウム・シリコンとの間のエツチングの選択
性に基づき集積回路の上部金属化面においてヴイアホー
ルの縁どりを必要としない。この事実に基づき多層金泥
化部を備える集積回路の実現に必要な面積を著しく低減
させることができる。
導体路金属化部として利用される屓3乃至7は必ずしも
第1図に示すようにシリコンI%l S +の上だけに
設けられるのではなく、その他の集積回路形成用の表面
例えば酸化シリコン又は窒化チタンの表面にも設けるこ
とができる。下方のチタン、チタン・タングステン又は
窒化チタンの層3によりそれぞれの基層への接着が常に
改善される。同時にこの下層3はアルミニウム層又はア
ルミニウム・シリコン層と白金シリサイド層2の間の拡
散隆璧となる。このそれ自体公知の接触金属化部は低い
抵抗と安定な接触形成によって広く知ら机でいるもので
ある。同時にこの接触金属化部は適当な基層と適当な工
程によりショットキー接触の形成ろこ使用される。 更
に上方のチタン、チタン・タングステン又は窒化チタン
の層3はアルミニウム・シリコン層のエツチングに際し
てエツチング1窒となり、この発明によるサンドイッチ
金属化部のフォト技術による構造化に際じて薄いフォト
レジスト層の使用を可能にし、t構造の微細化を更に進
めることができる。同時に屓7Iよフォトリソグラフィ
に際して反射防止5層となる。
【図面の簡単な説明】
図面はこの発明の1つの実施1夕11の断面構成を示す
もので、Siはシリコン基層、lは接触窓、2は白金シ
リサイド層、3と5と7はチタン又はチタン・タングス
テン又は窒化チタンの層、4と6はアルミニウム又はア
ルミニウム・シリコン層である。

Claims (1)

  1. 【特許請求の範囲】 1)白金シリサイド層(2)および合金添加物を含むか
    あるいは含まないアルミニウム層又はアルミニウム・シ
    リコン層(4、6)によって互に分離された複数のチタ
    ン層、チタン・タングステン層又は窒化チタン層(3、
    5、7)で構成されたサンドイッチ層列であることを特
    徴とする合金添加物を含むか含まないアルミニウム・シ
    リコンを使用する集積回路用の金属化部。 2)白金シリサイド層(2)が半導体接触面(1)上だ
    けに設けられることを特徴とする特許請求の範囲第1項
    記載の金属化部。 3)層の厚さが、上方のアルミニウム又はアルミニウム
    ・シリコン層から下方の層(5、4、3)に向って次第
    に低下することを特徴とする特許請求の範囲第1項また
    は第2項記載の金属化部。 4)白金シリサイド層(2)の厚さが60乃至70nm
    、下方のチタン層、チタン・タングステン層又は窒化チ
    タン層(3、5)の厚さが40乃至600nm、特に1
    00nm、合金添加物を含むかあるいは含まないアルミ
    ニウム層又はアルミニウム・シリコン層の厚さが100
    乃至1000nm特に約400nm、上方のチタン層、
    チタン・タングステン層又は窒化チタン層(7)の厚さ
    が60乃至600nmであることを特徴とする特許請求
    の範囲第1項乃至第3項のいずれか1項に記載の金属化
    部。 5)金属化部が1つの工程段階においてスパッタリング
    により形成されることを特徴とする特許請求の範囲第1
    項乃至第4項のいずれか1項に記載の金属化部。
JP17082987A 1986-07-09 1987-07-07 集積回路の金属化部 Pending JPS6329548A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3623137 1986-07-09
DE3623137.1 1986-07-09

Publications (1)

Publication Number Publication Date
JPS6329548A true JPS6329548A (ja) 1988-02-08

Family

ID=6304780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17082987A Pending JPS6329548A (ja) 1986-07-09 1987-07-07 集積回路の金属化部

Country Status (2)

Country Link
EP (1) EP0253299A1 (ja)
JP (1) JPS6329548A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009044194A (ja) * 1994-04-28 2009-02-26 Xerox Corp 多層メタル線を有する薄膜構造

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0256557B1 (en) * 1986-08-19 1993-01-07 Fujitsu Limited Semiconductor device having thin film wiring layer and method of forming thin wiring layer
US4782380A (en) * 1987-01-22 1988-11-01 Advanced Micro Devices, Inc. Multilayer interconnection for integrated circuit structure having two or more conductive metal layers
DE4017181C2 (de) * 1990-05-29 1998-08-27 Daimler Benz Aerospace Ag Elektrisches Bauelement
DE102004036142B4 (de) * 2004-07-26 2009-04-09 Infineon Technologies Ag Halbleiterbauelement mit einer Metallisierung mit mehreren durch zumindest eine Barriereschicht getrennten Metallisierungsschichten sowie Verfahren zu dessen Herstellung

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4206472A (en) * 1977-12-27 1980-06-03 International Business Machines Corporation Thin film structures and method for fabricating same
US4566026A (en) * 1984-04-25 1986-01-21 Honeywell Inc. Integrated circuit bimetal layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009044194A (ja) * 1994-04-28 2009-02-26 Xerox Corp 多層メタル線を有する薄膜構造

Also Published As

Publication number Publication date
EP0253299A1 (de) 1988-01-20

Similar Documents

Publication Publication Date Title
US5773899A (en) Bonding pad for a semiconductor chip
US3942187A (en) Semiconductor device with multi-layered metal interconnections
US6020640A (en) Thick plated interconnect and associated auxillary interconnect
US4531144A (en) Aluminum-refractory metal interconnect with anodized periphery
TW426980B (en) Wire bonding to copper
US6023086A (en) Semiconductor transistor with stabilizing gate electrode
JPH0883888A (ja) 集積回路チップ、集積回路チップの形成方法、電子モジュール、および電子モジュールの形成方法
JPH03220751A (ja) インターレベル・コンタクトを製造する方法、および半導体構造
JPS62154778A (ja) モノリシック集積回路の製造方法
GB2373923A (en) MIM capacitor for microwave ICs
JPS61152042A (ja) 半導体素子の金属化パターンおよびその方法
JPS6329548A (ja) 集積回路の金属化部
JPH04369861A (ja) 化合物半導体集積回路用容量素子の製造方法
EP2140481B1 (en) Method and structure for reducing cracks in a dielectric layer in contact with metal
JP3067135B2 (ja) 半導体装置の製造方法
JPS60227469A (ja) 半導体装置
JPH0212017B2 (ja)
JP2947800B2 (ja) 半導体装置
CN117690907A (zh) 半导体结构及其制备方法、半导体器件
JPH01233739A (ja) 半導体装置の製造方法
JPS58180052A (ja) 半導体集積回路
EP0471376A2 (en) Electrode structure of monolithically-formed heavy-current element and small signal element and method of manufacturing the same
JPS62237746A (ja) 半導体集積回路
JPH0817824A (ja) 半導体装置及びその製造方法
JP2003152160A (ja) 電子パワーデバイス及びその製作方法