JP2003152160A - 電子パワーデバイス及びその製作方法 - Google Patents

電子パワーデバイス及びその製作方法

Info

Publication number
JP2003152160A
JP2003152160A JP2002316673A JP2002316673A JP2003152160A JP 2003152160 A JP2003152160 A JP 2003152160A JP 2002316673 A JP2002316673 A JP 2002316673A JP 2002316673 A JP2002316673 A JP 2002316673A JP 2003152160 A JP2003152160 A JP 2003152160A
Authority
JP
Japan
Prior art keywords
layer
metal layer
electronic power
power device
gate finger
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002316673A
Other languages
English (en)
Other versions
JP2003152160A5 (ja
Inventor
Ferruccio Frisina
フリシナ フェルッチオ
Antonio Pinto
ピント アントニオ
Angelo Magli
マリア アンジェロ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of JP2003152160A publication Critical patent/JP2003152160A/ja
Publication of JP2003152160A5 publication Critical patent/JP2003152160A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/37166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】 【課題】 電子パワーデバイスとパッケージとの電気接
続を改善して、と、制御不能な化学組成領域の形成とを
回避する。 【解決手段】 改善された構造の電子パワーデバイス
（１）であって、少なくとも１つのゲートフィンガー領
域（３）と、この領域の両側に位置する関連のソース領
域（４）とを有するようにＭＯＳ技術を用いて製作され
た電子パワーデバイスにおいて、このデバイスが、ゲー
トフィンガー領域及びソース領域に別々に接触するよう
に配置された少なくとも１つの第１レベルの金属層
（３’，４’）と、ゲートフィンガー領域を被覆するよ
うに配置された保護用パッシベーション層（５）とを有
する。濡れる金属層（７）を、パッシベーション層と、
ソース領域を被覆する第１レベルの金属層（４’）との
上に堆積するのが有利である。このようにすることで、
追加の濡れる金属層が第２レベルの金属層として作用す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は概して、パッケージ
に電気接続された電子パワーデバイスに関するものであ
る。本発明は特に、少なくとも１つのゲートフィンガー
領域と、このゲートフィンガー領域の両側に位置する関
連のソース領域とを有するようにＭＯＳ技術を用いて製
作されたデバイスであって、このデバイスが更に、前記
ゲートフィンガー領域及び前記ソース領域に別々に接触
するように配置されている少なくとも１つの第１レベル
の金属層と、前記ゲートフィンガー領域の上部に配置さ
れている保護用パッシベーション層とを有する当該デバ
イスに関するものである。
【０００２】本発明は更に、パワーデバイスをパッケー
ジに電気接続するのに有利な方法に関するものである。
説明を容易にするため、以下では、個別のパワー素子に
関して言及する。
【０００３】
【従来の技術】周知のように、電子パワーデバイスの最
も重要な要素は、抵抗性の影響（Ｒｏｎ）を最小限にす
ることと、導電モード中、デバイスからの熱の消散を高
めることである。
【０００４】現在では、ボンディングワイヤが、適切な
形状の金属細条又は橋絡細条で置換えられる組立て技術
は双方の条件を満たしている。この技術は、バイポーラ
パワーデバイスの場合に確かめられている。欧州特許出
願公開第１７９７１４号明細書にも、1985年以来、既知
である混成ボンディング技術が記載され、この技術によ
ってボンディングワイヤが、図１に示すように橋絡細条
に沿って用いられている。
【０００５】最近では、混成ボンディング技術を小型パ
ッケージ、すなわち、小型集積回路を囲むパッケージに
まで広げる試みがなされており、この場合、パッドをチ
ップと接触させることは、許容し難い広い範囲の領域を
占めることになる。一例として、７ｍｍ2 のデバイスの
場合、ゲートの終端がチップによって接触されること
は、活性領域の約0.5ｍｍ2 すなわち７％を占めること
になる。これに反して、ゲートの終端が標準寸法のボン
ディングワイヤによって接触されると、パッドの大きさ
は５倍以下に減少する、すなわち、活性領域の１％未満
を占める。
【０００６】小型パッケージ又はマイクロパッケージの
場合、上記の混成技術によって生じる利点を以下に表で
表わす。
【表１】
【０００７】しかし、この混成ボンディング技術は、Ｍ
ＯＳデバイスを用いる場合、考慮すべきゲートフィンガ
ー及びソース金属ラインがデバイスの前面上に存在する
ので、ある制約を受ける。例えば図２に線図的に示すよ
うに、橋絡部分によってフィンガー構造体を結合するこ
とは一般に、濡れる（wettable）金属ラインを破損さ
せ、ゲートフィンガーの短絡を生じさせるおそれがあ
る。
【０００８】図２は、米国特許第6040626号明細書から
複製されたものであり、ゲートフィンガーを通る縦断面
図を示している。図中、各層はゲート金属層（19ａ）、
ソース金属層（18）、パッシベーション層（27）、濡れ
る金属層（25）、導電性接着剤（46）及びブリッジ層
（30）とする。ゲートフィンガー構造内で、特に、考慮
すべきフィンガー状になっている構造内で、濡れる金属
層が欠けているため、デバイスの出力抵抗に著しく影響
を及ぼす（Ｒｏｎ）接触領域にかなりの損失が生じる。
【０００９】ほとんどの用途を考慮して、今日、高周波
数動作では、極めて低いＲｏｎ及び高速の好ましいデバ
イスが要求され、フィンガー構造の条件と抵抗性の影響
とが対立しないようにすることが最も重要である。
【００１０】更に、ブリッジボンディング層の下に延在
する濡れる金属ラインが欠けている領域は不確かな接着
領域であって、この領域には軟質はんだから溶剤が流れ
込むおそれがある。このような領域での接着剤の構造及
び化学組成は、濡れる金属層を被覆している領域での接
着剤の構造及び化学組成とかなり異なるおそれがある。
【００１１】図３に、前記溶剤からの沈殿物の形成を線
図的に示し、図４に、従来技術の規則に従って形成され
た試作品の断面の写真を示す。
【００１２】互いに異なる化学組成を有する領域が存在
すると、特に、湿った環境で製作する場合、熱応力によ
って製品の信頼性を損ねるおそれがある。従って、上述
した従来技術は、金属化層がゲートフィンガー上に形成
されていない場合、ブリッジボンディング層に関して、
少なくとも２つの著しい欠点すなわち、 １）考慮すべきフィンガーデバイスの場合に重要性が増
す可能性がある接触領域の損失と、 ２）信頼性を損ねるおそれがある制御不可能な化学組成
領域とを有する。
【００１３】
【発明が解決しようとする課題】本発明の根本的な技術
上の問題は、電子パワーデバイスとパッケージとの電気
接続を改善して上述の２つの欠点を減少させるか、或い
は回避するか、或いはこれらの双方を行なう方法を提供
することにある。
【００１４】
【課題を解決するための手段】本発明による解決策は、
濡れる金属ラインをちょうど第２レベルの金属層である
ように用い、第１レベルの金属層をゲート金属層と、第
２レベルの金属層とデバイスのソース領域との間の接触
層との双方として用いるということである。このように
することで、２つの金属層をパッシベーション層によっ
て分離する。更に、もはや、濡れる金属ラインを破損
し、ゲートフィンガーの短絡を生じさせない。
【００１５】本発明の概念に基づいて、技術上の問題
を、改善された設計の電子パワーデバイスであって、こ
のデバイスが、少なくとも１つのゲートフィンガー領域
と、このゲートフィンガー領域の両側に位置する関連の
ソース領域と、前記ゲートフィンガー領域及び前記ソー
ス領域に別々に接触するように配置される少なくとも１
つの第１レベルの金属層と、前記ゲートフィンガー領域
を被覆する保護用パッシベーション層とを有する当該デ
バイスを、ＭＯＳ技術を用いて製作する製作方法におい
て、この製作方法が、前記第１レベルの金属層を前記ソ
ース領域及びゲートフィンガー領域上に形成する工程
と、前記パッシベーション層を、前記第１レベルの金属
層すなわちソース金属層に部分的に重なり合うように前
記ゲートフィンガー領域上に形成する工程と、濡れる金
属層を、前記パッシベーション層と、前記ソース領域上
に配置された前記第１レベルの金属層との上部に形成す
る工程とを有することを特徴とする製作方法によって解
決する。
【００１６】本発明は更に、上述したようなデバイスに
関するものであって、このデバイスは、前記パッシベー
ション層と、前記ソース領域を被覆している前記第１レ
ベルの金属層との上に堆積された濡れる金属層を含んで
いることを特徴とする。
【００１７】
【発明の実施の形態】本発明によるデバイス及びその製
作方法の特徴及び利点は、添付図面を参照して以下の本
発明の実施例の説明から明らかとなるであろう。本発明
の実施例は、例示であって、本発明の範囲を限定するも
のではない。図面特に、図５に示す実施例を参照する
に、符号１で示す電子パワーデバイスが概して線図的に
表わされ、このデバイスは、本発明の方法によって設置
された相互接続部を有する。
【００１８】デバイス１は、それ自体既知の配置で半導
体材料の基板２上に製作されている。言い換えれば、デ
バイス１は、ＭＯＳ技術を用いて製作されたパワーデバ
イスとすることができ、このデバイスは、中央のゲート
領域３と、このゲート領域３の両側に配置されたそれぞ
れのソース領域４とを有する。
【００１９】デバイス１は個別半導体素子であって、い
わゆるゲート“フィンガー”として形成されているゲー
ト領域３を有し、このゲート領域は細長状の平坦層であ
って、ゲート領域の長さの寸法がその交差方向の寸法よ
りも大きい。
【００２０】各領域３及び４は、第１レベルの金属層と
みなすことができるそれぞれの金属層によって接触され
ている。従って、ゲート金属層３’及びそれぞれのソー
ス金属層４’が用いられている。図５に最良に示すよう
に、パッシベーション層５は金属層３’を金属層４’か
ら分離している。
【００２１】各第１レベルの金属層３’及び４’の上部
には、金属層６より成る被覆層が設けられ、この金属層
を後続の処理工程中に濡らすことができ、この処理工程
は完成品のエレクトロニックデバイスで終了する。濡れ
る金属層６は第１レベルの金属層３’及び４’上に形成
され、パッシベーション層５の側面に、パッシベーショ
ン層とほぼ同一平面となるように形成されている。
【００２２】パッシベーション層の上部には、軟質はん
だ層９及び９’が、濡れる金属層６をも被覆するように
設けられている。しかし、図４の写真に表示したよう
に、濡れる金属層３’及び４’上のはんだ層９’は、パ
ッシベーション層５を被覆しているはんだ９とは異なる
粒状を成す。
【００２３】従来のデバイスの構造は、はんだ層９及び
９’上に延在する薄いブリッジ相互接続層８で完成され
る。従来技術とは異なり、本発明では、第１レベルの金
属層４’を被覆している金属層６に続いて、濡れる金属
層７がパッシベーション層５上に延在するのが有利であ
る。この金属層７はパッシベーション層５を完全に被覆
する。
【００２４】このようにすることで、濡れる金属層が破
損されず、ゲートフィンガーの短絡が生ぜず、濡らすこ
とができない領域が従来技術において沈殿物を形成する
という可能性を回避するという利点を有する。
【００２５】少なくとも２つのレベルの金属層と、濡れ
る最終表面とを有する個別型の電子パワーデバイス１を
形成する処理工程を以下に要約する。一例として、以下
の処理工程によって、例えばアルミニウム層をもって形
成された１〜５μｍ厚の第１金属層であって、珪素及び
銅の双方又はいずれか一方のような不純物で適切にドー
プされた第１金属層と、蒸着された酸化物の0.5〜１μ
ｍ厚のパッシベーション層と、例えば、チタン（〜1000
Ａ）、ニッケル（〜3000Ａ）及び金（〜500Ａ）より成
る積層構造体を有する三重層をもって形成された第２の
濡れる金属層とを得ることができる。
【００２６】上述した層は例示にすぎず、半導体業界で
既知であって、後に明記する特徴を呈する他のいかなる
層で、上述した層を置換えることも可能であると理解す
べきである。
【００２７】第１レベルの金属層すなわち、パッシベー
ション層及び第２レベルの金属層を形成する後続の工程
に適合する１つ又はそれ以上の導電層の場合、これら
は、デバイス１のソース及びゲート領域４及び３に良好
に接触するようにする必要がある。
【００２８】パッシベーション層すなわち、第２レベル
の金属層を形成する工程に適合する１つ又はそれ以上の
絶縁体層の場合、これら層の不完全性、保全性及び誘電
体の硬度はすべて、２つのレベルの金属層が相互に良好
に電気絶縁するように適合すべきである。
【００２９】第２レベルの金属層の場合、１つ又はそれ
以上の導電層は、第１金属層に良好に接触させ、混成ボ
ンディング方法で橋絡細条と共に用いるのに、はんだ付
けで濡れても良い表面を具えるのが有効である。
【００３０】本発明の主な概念は実質的に、濡れる金属
層をちょうど第２レベルの金属層として用い、第１レベ
ルの金属層をゲート金属層と、第２レベルの金属層とデ
バイスのソース領域との間の接触層とのように用いると
いうことである。２つの金属層は最終のパッシベーショ
ン層によって分離されている。このようにすることで、
図５に線図的に示すように、濡れる金属層は破損せず、
ゲートフィンガーの短絡が生じない。
【００３１】図５の実施例と図３の従来技術との比較か
ら、ゲート領域３でのパッシベーション層を被覆する領
域が、濡れる金属層で被覆されていること明らかであ
る。従って、本発明では、ゲートフィンガーの領域は接
点の接触領域として用いられ、濡らすことができない領
域が沈殿物を形成するという可能性を回避するという利
点を有する。更に、設けられた２つのレベルの金属層
３’及び７は、多数のゲートフィンガーが存在しても、
一定分布の電流を流すようにするという利点を有し、こ
のことは、硬度及び信頼性の観点の双方から極めて有利
である。
【００３２】しかも、本発明のこの第１実施例は、最終
のブリッジ層８が、デバイスの１つ又はそれ以上の電極
に電気接続される必要があるＩＣチップで置換えられる
場合に極めて有効である。この構造は、半導体業界では
“チップオンチップ”構造として既知であり、一般に、
導電性接着剤を使用することによって得られる。
【００３３】本発明の第２実施例を、図６を参照して説
明する。図中、図５に示す第１実施例の共働部分に構造
的にも機能的にも類似する共働部分には同一の符号を付
す。本発明の第２実施例では、ブリッジ層８は、ゲート
フィンガーと整列されるように形成され、特に、軟質は
んだがかなり薄く設けられた領域では、デバイス層上の
過度の圧力によって、パッシベーション層５を破壊し、
第１レベルの金属層３’及び４’と第２レベルの金属層
７とに亙って不所望な短絡を生じさせないようにする。
【００３４】ゲートフィンガーの横に位置するソース領
域４では、はんだ層９は、ブリッジ層８が一種の側部支
持脚10を形成するのに充分に深く延在できるように形成
されている。形成される深さはデバイス自体の不均等性
（１〜４μｍ）に依存し、その幅は、ゲートフィンガー
の幅と、デバイス１上のブリッジ層８に対する位置公差
と（50〜300μｍ）に依存する。
【００３５】この技術が、濡れる金属層７がゲートフィ
ンガー上に設けられているかどうかにかかわらず適用し
うること勿論である。しかし、信頼性の最大の利点は、
双方の技術を組み合わせることによって確実になるとい
うことである。その理由は、ゲートフィンガー上の濡れ
る金属層７が不所望な化合物の形成を防止し、側部支持
脚10を有するブリッジ層８が、ゲートフィンガー付近の
構造体上で過度の圧力に抗するからである。
【００３６】考慮すべきフィンガー領域を有するパワー
デバイスの場合、ブリッジ層８の形状は、複数のゲート
フィンガーが存在する領域のすべてに重なり合うように
延在する形状とすることができる。このようにすること
で、ブリッジ層８の機械的構造は簡単になる。図６に示
すように、各ゲートフィンガーの両側に位置する側部支
持脚10を形成する代わりに、図７に線図的に示すよう
に、更に広い（500〜2000μｍ）ブリッジ層は、複数の
ゲートフィンガーを被覆するように設けられる。図７の
例は、ブリッジ層８がデバイス１全体を被覆している極
端な場合であるとみなすことができる。支持脚20のた
め、機械的圧力は、フィンガー構造体が存在しない面領
域内に限定される。
【００３７】本発明のデバイスとその製作方法は、技術
上の問題を解決し、個別のパワーデバイス中に実際の第
２金属層を導入することと、適切な場合に、ブリッジ層
を適切な形状に形成することとによって多数の利点を得
る。
【図面の簡単な説明】
【図１】 混成ボンディング技術が相互接続に用いられ
ている電子パワーデバイスの線図的斜視図である。
【図２】 いわゆる相互接続ゲートフィンガーを有する
電子パワーデバイスの縦断面の線図的拡大図である。
【図３】 従来設計の電子パワーデバイスの縦断面の線
図的拡大図である。
【図４】 図３の電子パワーデバイスのゲートフィンガ
ーを通る縦断面の写真である。
【図５】 本発明によって形成された電子パワーデバイ
スの縦断面の線図的拡大図である。
【図６】 本発明による第２実施例の電子パワーデバイ
スの縦断面の線図的拡大図である。
【図７】 複数のゲートフィンガーを含む構造化を有す
る電子パワーデバイスの縦断面の線図的拡大図である。
【符号の説明】
１ 電子パワーデバイス ３ ゲート領域 ４ ソース領域 ３’、４’ 第１レベルの金属層 ５ パッシベーション層 濡れる金属層 ８ ブリッジ層 ９、９’ はんだ層 10 側部支持脚
フロントページの続き (72)発明者 フェルッチオ フリシナ イタリア国 カターニア 95030 サンタ アガタ リ バッティアティ ヴィア トレ トッリ 11 (72)発明者 アントニオ ピント イタリア国 95123 カターニア ヴィア サンタ ローザ ダ リマ 39 (72)発明者 アンジェロ マリア イタリア国 カターニア 95032 ベルパ ッソ ヴィア エッフェ カイロリ 28 ／ビ

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 改善された構造の電子パワーデバイス
    （１）であって、このデバイスが、少なくとも１つのゲ
    ートフィンガー領域（３）と、このゲートフィンガー領
    域の両側に位置するそれぞれのソース領域（４）と、前
    記ゲートフィンガー領域（３）及び前記ソース領域に別
    々に接触するように配置される少なくとも１つの第１レ
    ベルの金属層（３’，４’）と、前記ゲートフィンガー
    領域（３）を被覆する保護用パッシベーション層（５）
    とを有する当該デバイスを、ＭＯＳ技術を用いて製作す
    る製作方法において、この製作方法が、 前記第１レベルの金属層（３’，４’）を前記ソース領
    域（４）及びゲートフィンガー領域（３）上に形成する
    工程と、 前記パッシベーション層（５）を、前記第１レベルの金
    属層すなわちソース金属層（４’）に部分的に重なり合
    うように前記ゲートフィンガー領域（３）上に形成する
    工程と、 濡れる金属層（７）を、前記パッシベーション層（５）
    と、前記ソース領域（４）上に配置された前記第１レベ
    ルの金属層との上部に形成する工程とを有することを特
    徴とする製作方法。
  2. 【請求項２】 請求項１に記載の製作方法において、次
    に、前記濡れる金属層（７）をはんだ層（９）によって
    被覆し、その次に、薄いブリッジボンディング層（８）
    で被覆することを特徴とする製作方法。
  3. 【請求項３】 請求項１に記載の製作方法において、前
    記濡れる金属層（７）が、チタン、ニッケル及び金より
    成る積層構造体を有する三重層となるようにすることを
    特徴とする製作方法。
  4. 【請求項４】 請求項１に記載の製作方法において、次
    に、前記濡れる金属層（７）を、前記ゲートフィンガー
    層（３）の両側に位置する２つの減少領域によって形成
    されたはんだ層（９）によって被覆し、薄いブリッジボ
    ンディング層（８）を、前記ブリッジボンディング層か
    らの側部支持用足状突出部（10）を前記減少領域に適合
    するのように前記はんだ層（９）上に堆積することを特
    徴とする製作方法。
  5. 【請求項５】 少なくとも１つのゲートフィンガー領域
    （３）と、このゲートフィンガー領域（３）の両側に位
    置する関連のソース領域（４）とを有するようにＭＯＳ
    技術を用いて製作された改善された構造の電子パワーデ
    バイス（１）であって、このデバイスが更に、前記ゲー
    トフィンガー領域（３）及び前記ソース領域に別々に接
    触するように配置されている少なくとも１つの第１レベ
    ルの金属層（３’，４’）を有すると共に、前記ゲート
    フィンガー領域（３）を被覆するように配置されている
    保護用パッシベーション層（５）を有する当該デバイス
    において、このデバイスが、前記パッシベーション層
    （５）と、前記ソース領域（４）を被覆している前記第
    １レベルの金属層（４’）との上に堆積された濡れる金
    属層（７）を含んでいることを特徴とする電子パワーデ
    バイス。
  6. 【請求項６】 請求項５に記載の電子パワーデバイスに
    おいて、追加の前記濡れる金属層（７）が第２レベルの
    金属層になっていることを特徴とする電子パワーデバイ
    ス。
  7. 【請求項７】 請求項５に記載の電子パワーデバイスに
    おいて、前記濡れる金属層（７）がはんだ層（９）によ
    って被覆され、このはんだ層が、薄いブリッジボンディ
    ング層（８）によって被覆されていることを特徴とする
    電子パワーデバイス。
  8. 【請求項８】 請求項５に記載の電子パワーデバイスに
    おいて、前記濡れる金属層（７）が、チタン、ニッケル
    及び金より成る積層構造体を有する三重層となっている
    ことを特徴とする電子パワーデバイス。
  9. 【請求項９】 請求項７に記載の電子パワーデバイスに
    おいて、前記薄いブリッジボンディング層（８）が、下
    方に前記ソース領域（４）に達するように配置された側
    部支持用足状突出部（10）を有するように形成されてい
    ることを特徴とする電子パワーデバイス。
  10. 【請求項１０】 請求項７に記載の電子パワーデバイス
    において、前記薄いブリッジボンディング層（８）が、
    複数のゲートフィンガーによって占められた領域全体に
    重なり合うように延在し、前記ゲートフィンガー領域の
    両側に位置する前記ソース領域（４）に達するように配
    置された周辺支持用突出部（10）を有することを特徴と
    する電子パワーデバイス。
  11. 【請求項１１】 請求項５に記載の電子パワーデバイス
    において、前記濡れる金属層（７）がはんだ層（９）に
    よって被覆され、このはんだ層が、チップオンチップ構
    造の集積回路チップによって被覆されていることを特徴
    とする電子パワーデバイス。
JP2002316673A 2001-10-30 2002-10-30 電子パワーデバイス及びその製作方法 Pending JP2003152160A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT2001MI002284A ITMI20012284A1 (it) 2001-10-30 2001-10-30 Metodo per il perfezionamento della connessione elettrica tra un dispositivo elettronico di potenza ed il suo package
IT2001A002284 2001-10-30

Publications (2)

Publication Number Publication Date
JP2003152160A true JP2003152160A (ja) 2003-05-23
JP2003152160A5 JP2003152160A5 (ja) 2005-11-04

Family

ID=11448561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002316673A Pending JP2003152160A (ja) 2001-10-30 2002-10-30 電子パワーデバイス及びその製作方法

Country Status (4)

Country Link
US (1) US7126173B2 (ja)
EP (1) EP1310993A3 (ja)
JP (1) JP2003152160A (ja)
IT (1) ITMI20012284A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006025959B4 (de) * 2006-06-02 2010-03-04 Infineon Technologies Ag Leistungshalbleiteranordnung mit vorderseitig aufgelötetem Clip und Verfahren zur Herstellung einer solchen
US9589937B2 (en) * 2014-08-08 2017-03-07 Wuhan Xinxin Semiconductor Manufacturing Co., Ltd Semiconductor cooling method and method of heat dissipation

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4067041A (en) 1975-09-29 1978-01-03 Hutson Jearld L Semiconductor device package and method of making same
US4561468A (en) * 1982-04-19 1985-12-31 Valcor Engineering Corporation Valve for use in jet engine systems and the like
DE3224642A1 (de) * 1982-07-01 1984-01-05 Siemens AG, 1000 Berlin und 8000 München Igfet mit injektorzone
US4561168A (en) 1982-11-22 1985-12-31 Siliconix Incorporated Method of making shadow isolated metal DMOS FET device
DE3788470T2 (de) * 1986-08-08 1994-06-09 Philips Nv Verfahren zur Herstellung eines Feldeffekttransistors mit isoliertem Gate.
US4959705A (en) * 1988-10-17 1990-09-25 Ford Microelectronics, Inc. Three metal personalization of application specific monolithic microwave integrated circuit
US5404040A (en) * 1990-12-21 1995-04-04 Siliconix Incorporated Structure and fabrication of power MOSFETs, including termination structures
DE69434268T2 (de) * 1994-07-14 2006-01-12 Stmicroelectronics S.R.L., Agrate Brianza Intergrierte Struktur einer Hochgeschwindigkeits-MOS-Technologe-Leistungsvorrichtung und zugehöriges Herstellungsverfahren
US5767546A (en) * 1994-12-30 1998-06-16 Siliconix Incorporated Laternal power mosfet having metal strap layer to reduce distributed resistance
US5597765A (en) * 1995-01-10 1997-01-28 Siliconix Incorporated Method for making termination structure for power MOSFET
US5681761A (en) * 1995-12-28 1997-10-28 Philips Electronics North America Corporation Microwave power SOI-MOSFET with high conductivity metal gate
US6342715B1 (en) * 1997-06-27 2002-01-29 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
WO1999004433A2 (en) * 1997-07-19 1999-01-28 Koninklijke Philips Electronics N.V. Mcm semiconductor device assemblies and circuits
US6040626A (en) * 1998-09-25 2000-03-21 International Rectifier Corp. Semiconductor package
US6940142B2 (en) * 2001-07-02 2005-09-06 Xerox Corporation Low data line capacitance image sensor array using air-gap metal crossover
JP2004055812A (ja) * 2002-07-19 2004-02-19 Renesas Technology Corp 半導体装置
JP2006049341A (ja) * 2004-07-30 2006-02-16 Renesas Technology Corp 半導体装置およびその製造方法
US7274092B2 (en) * 2005-09-13 2007-09-25 Infineon Technologies, Ag Semiconductor component and method of assembling the same

Also Published As

Publication number Publication date
US7126173B2 (en) 2006-10-24
US20030100154A1 (en) 2003-05-29
EP1310993A2 (en) 2003-05-14
EP1310993A3 (en) 2003-07-16
ITMI20012284A1 (it) 2003-04-30

Similar Documents

Publication Publication Date Title
JP4308671B2 (ja) ワイヤボンドパッドを有する半導体装置とその製作方法
US7768075B2 (en) Semiconductor die packages using thin dies and metal substrates
US6028367A (en) Bonds pads equipped with heat dissipating rings and method for forming
JP5202151B2 (ja) パッド下側ｅｓｄ及びパッド下側アクティブボンディング用ボンドパッドスタック
JP2002164437A (ja) ボンディングおよび電流配分を分散したパワー集積回路および方法
KR20070104919A (ko) 플립 칩 장치를 제조하기 위한 구조 및 방법
JP2008182235A (ja) 側面パッドを備えるチップ、その製造方法及びそのチップを利用したパッケージ
JP2001085361A (ja) 半導体装置およびその製造方法
JP4703938B2 (ja) ウェーハレベルパッケージの空気パッドハンダ接合構造及びその製造方法
TWI405300B (zh) 半導體裝置及其製造方法
US20050110116A1 (en) Semiconductor device having SOI construction
US7045831B2 (en) Semiconductor device
JP4342892B2 (ja) 半導体装置およびその製造方法
JP4046568B2 (ja) 半導体装置、積層型半導体装置およびそれらの製造方法
US10340229B2 (en) Semiconductor device with superior crack resistivity in the metallization system
JP2007214238A (ja) 半導体装置およびその製造方法
US20070080449A1 (en) Interconnect substrate and electronic circuit device
JP2003152160A (ja) 電子パワーデバイス及びその製作方法
TWI409933B (zh) 晶片堆疊封裝結構及其製法
JP2003152160A5 (ja)
US8809695B2 (en) Contact structure for an electronic circuit substrate and electronic circuit comprising said contact structure
CN213401191U (zh) 封装结构
CN117080163B (zh) 一种芯片结构及其形成方法、芯片封装结构及其形成方法
CN101088152A (zh) 半导体芯片及其制造方法、半导体芯片的电极结构及其形成方法以及半导体装置
JP2005064193A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050909

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081111

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090407